JP5388673B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP5388673B2
JP5388673B2 JP2009104586A JP2009104586A JP5388673B2 JP 5388673 B2 JP5388673 B2 JP 5388673B2 JP 2009104586 A JP2009104586 A JP 2009104586A JP 2009104586 A JP2009104586 A JP 2009104586A JP 5388673 B2 JP5388673 B2 JP 5388673B2
Authority
JP
Japan
Prior art keywords
sealing resin
semiconductor chip
wire
component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009104586A
Other languages
English (en)
Other versions
JP2009295964A (ja
Inventor
誠 今西
善広 戸村
謙太郎 熊澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009104586A priority Critical patent/JP5388673B2/ja
Publication of JP2009295964A publication Critical patent/JP2009295964A/ja
Application granted granted Critical
Publication of JP5388673B2 publication Critical patent/JP5388673B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns

Description

本発明は、樹脂パッケージした電子部品に関するものである。
近年、電子部品のパッケージは、薄型化の方向に開発がすすんでいる。例えば、メモリーカードに用いられる基板などは、製品の厚さ寸法の制約から薄型化が必須となっている。そのため、製品の構成要素である基板、電子部品、ワイヤ、樹脂、カバー等のそれぞれの厚さを薄くすることが要求されている。
このような背景の中で、ワイヤと部品の端部とが接触した場合、部品の上の導体膜を介して、隣り合うワイヤどうしがショートしたり、ワイヤを流れる信号が部品にリークして電子部品が動作不良になったりする問題がある。
この問題を解決するため、特許文献１では図１０に示す方法が考えられている。
図１０では、部品２Ａの外周の端部Ｅと部品２Ａの上に形成されたバンプ１４の端部Ｈとを結ぶ直線Ｅ−Ｈと、部品２Ａの表面Ｆとのなす角度θが、３０°以上となるようにバンプ１４の位置を決定し、ワイヤ５が部品２Ａの端部Ｅとの間でショートさせないようにした技術が記載されている。
特開平４−３５６９３６号公報
しかし特許文献１では、部品２Ａの端部Ｅとバンプの端部Ｈとの距離が離れている場合には、前記角度θとして３０°以上を確保するためにはバンプ１４の高さが高くなり実装構造全体の高さが高くなる。具体的には、端部Ｅと端部Ｈの間の距離０．２ｍｍの時、バンプ１４の高さは０．１ｍｍ以上になる。バンプ１４の高さが高くなった場合には、ワイヤ５のワイヤリングループ自体の高さ形状ばらつきは大きく、樹脂パッケージする前にワイヤ５の垂れ下がりが発生した場合には、ワイヤ５が部品２Ａの端部Ｅに接触することがある。
図１１は図１０に示したワイヤリングが完了してから封止樹脂３０によって樹脂パッケージした状態を示しており、部品２Ａの外周に対応する部位に盛り上がり１２を確認した。この封止樹脂３０の盛り上がり１２のために封止高さが高くなり、電子部品の全体高さを低くできないという課題がある。封止樹脂３０としては粘度３５．０Ｐａ・ｓ（Ａｔ．２５℃）、弾性率７．８Ｇｐａ程度のナミックス（株）製の絶縁材料のチップコート（ＣＨＩＰＣＯＡＴ）品番８４０８などが使用されている。
本発明では、かかる点に鑑みてなされたものであり、電子部品の全体の高さを低く抑えることのできる電子部品と電子部品の樹脂パッケージ方法を提供することを目的とする。
本発明の電子部品は、基板と、前記基板の上に取り付けられた部品と、前記部品の上面を覆う第２封止樹脂と、前記基板の上で、前記部品と前記第２封止樹脂との外周部を取り囲む第１封止樹脂と、前記第１封止樹脂と前記第２封止樹脂中に渡って、前記部品の上面と前記基板の上面とを電気接続するワイヤと、を有し、前記第２封止樹脂は前記第１封止樹脂よりも軟らかく、前記第２封止樹脂と前記第１封止樹脂との境界面と、前記部品の外周部側面とは同一面であり、前記部品の外周のエッジ部分は、前記ワイヤが近傍を通過する辺の一部または全部が面取りされた傾斜面に形成されており、前記ワイヤが前記傾斜面に沿って前記基板に延設されていることを特徴とする。
この構成によると、部品の外周部を取り囲む第１封止樹脂よりも、その内側に第１封止樹脂よりも軟らかい第２封止樹脂が位置しているため、前記部品の外周のエッジ部分に対応する盛り上がりを低減できる。さらに、前記部品の外周のエッジ部分のうちの前記ワイヤが近傍を通過する辺の一部または全部が面取りされるとともに、前記ワイヤが前記面取りされた傾斜面に沿って基板に延設されていることによって、前記盛り上がりをより一層に低減でき、電子部品の全体の高さを抑制できる。
また、基板の上に取り付けられた前記部品を樹脂によって封止するに際し、前記部品の外周部を取り囲むように第１封止樹脂を供給して硬化させてから、その内側に第１粘度よりも粘度の低い第２封止樹脂を充填して硬化させるので、第２封止樹脂が硬化したときの部品の外周のエッジ部分に対応する盛り上がりを低減でき、電子部品の全体の高さを抑制できる。
また、基板の上に取り付けられた部品を樹脂封止するに際し、前記基板の上に前記部品の外周部を取り囲むように第１粘度の第１封止樹脂を供給する工程と、前記部品を覆うように前記第１封止樹脂の内側に前記第１粘度よりも粘度の低い第２封止樹脂を充填する工程と、前記第１封止樹脂と前記第２封止樹脂を一括して硬化させるので、第２封止樹脂が硬化したときの部品の外周のエッジ部分に対応する盛り上がりを低減でき、電子部品の全体の高さを抑制できる。
さらに、ワイヤと部品の面取りされた傾斜面との間に電気絶縁物質が介在していることによって、ワイヤと部品との電気的な誤った通電を防止できる。
本発明の実施の形態１の電子部品の断面図 同実施の形態の半導体チップの外周のエッジ部分を示す断面図 同実施の形態の半導体チップの外周のエッジ部分を加工する工程図 同実施の形態の半導体チップの外周のエッジ部分を加工する工程図 半導体チップ２の側にカーブがつくような先形状のカッター刃９ｃの説明図 カッター刃先を２段構成にした場合の説明図 本発明の実施の形態２の半導体チップの端部を加工する工程の断面図 同実施の形態の半導体チップの端部を加工する工程の断面図 同実施の形態のカッター刃先の断面図 本発明の実施の形態３によるプロセスの図 同実施の形態によるプロセスの図 同実施の形態によるプロセスの図 同実施の形態によるプロセスの図 同実施の形態で作製された半導体チップの断面図 本発明の実施の形態４による電子部品の断面図 同実施の形態による電気的絶縁物質の塗布方法の概略図 本発明の実施の形態５の電子部品の断面図 従来例の樹脂封止前の電子部品の拡大断面図 同従来例の樹脂封止後の電子部品の拡大断面図 本発明の実施の形態の要部を示す断面図 本発明の実施の形態の要部を示す側面図 本発明の実施の形態の要部を示す側面図
（実施の形態１）
図１Ａ，図１Ｂ〜図４は本発明の実施の形態１を示す。
図１Ａは本発明の電子部品を示す。
この電子部品は、部品としての半導体チップ２は、基板１の上面にダイアタッチフィルム７を介してダイボンディングされ、半導体チップ２の電極と基板１の電極とがワイヤ５で接続されている。
基板１の上面で半導体チップ２の外周部を取り囲むように第１封止樹脂４を供給して硬化させ、その後に半導体チップ２を覆うように第１封止樹脂４の内側に第２封止樹脂３を充填して硬化させて樹脂パッケージされている。
第２封止樹脂３の充填時の粘度は、第１封止樹脂４の充填時の粘度よりも低いものが使用されており、第２封止樹脂３の硬化後の弾性率は第１封止樹脂４の硬化後の弾性率よりも小さく、硬化後の第２封止樹脂３は硬化後の第１封止樹脂４よりも軟らかい状態である。
半導体チップ２の表面に第２封止樹脂３を塗布する際には、濡れ広がりを良くするために粘度の低いものを用いるとともに、濡れ性を良くするために塗布前に大気圧プラズマをかける。
具体的には、半導体チップ２は８ｍｍ×１１ｍｍ、厚さ０．０８５ｍｍの半導体チップ２のものを使用し、ワイヤ５には直径０．０２５ｍｍの金線を使用した。第１封止樹脂４には、ナミックス（株）製の絶縁材料のチップコート（ＣＨＩＰＣＯＡＴ）品番８４０８（粘度３５．０〔Ｐａ・ｓ〕（ａｔ．２５℃））を使用した。第２封止樹脂３には、ナミックス（株）製の絶縁材料のチップコート（ＣＨＩＰＣＯＡＴ）品番８４２０（粘度６．０〔Ｐａ・ｓ〕（ａｔ．２５℃））を使用した。
半導体チップ２の外周のエッジ部分のうちのワイヤ５が近傍を通過する辺は角度θに面取りして傾斜面３１に加工されている。
半導体チップ２に前記傾斜面３１を加工する工程を図２Ａと図２Ｂに示す。
図２Ａでは、ウエハ状態の半導体チップ１０をシート８に貼り付けた状態にして、上部よりカッター刃９ａによって深さＬ１の切れ目を半導体チップ１０に入れる。次いで図２Ｂに示すようにカッター刃９ａよりも刃厚が薄いカッター刃９ｂによってシート８に達するまで切断する。
なお、切断対象は切り口を見せるために断面図、回転体のカッター刃は断面表示にはしていない。
この斜め加工は、ウエハ状態から半導体チップ２にダイシングする時に、図２Ａに示すように、カッター９ａの刃先を半導体チップ２の加工部分の角度と同様の角度がついた形状に作製し、そのカッター刃先を用いてダイシングすることで作製できる。その後、通常の角度のついていないカッター刃先を用いてダイシングする。
なお、ウエハ状態から半導体チップ２にダイシングする際に、チッピングを防止するためのべベルカットを用いると同様な斜め部分が形成されるが、この実施の形態１においては、斜め部分を積極的に形成する所がべベルカットと異なる。
べベルカットは、刃先の広がりの角度が１２０°程度のカッター刃先を用いて微小な加工（４μｍ程度）を形成するが、図２Ａにおいてはθ１＝９０°のカッター刃９ａの先を用いて半導体チップ１０に４５°の加工を形成し、幅方向には０．０４ｍｍ加工し、積極的に大きな加工を形成して本発明の目的を達成している。更に、幅においては、特にワイヤ５が長い場合など、カッター刃９ｂを用いることで、半導体チップ２のスクライブラインより内側にまで加工することもある。
なお、角度θは３０°から７５°が可能である。この角度θは、図１Ｂに示すように、基板１の面と平行な面方向を０°として定義した。３０°以下にすると半導体チップ２が欠けやすくなり、一方、７５°以上になると、コーナー部を斜めにしている効果がでない。好ましくは、４０°から５５°である。ワイヤ５は図１Ａからわかるように、傾斜面３１に沿って延びて半導体チップ２と基板１とを電気接続している。
また、図１Ａは、半導体チップ２と基板１とを電気接続しているワイヤ５がある半導体チップ２の辺と交差する方向の断面図のみであるが、ワイヤ５が存在しない半導体チップ２の辺には前記傾斜面３１を設けていない方が、半導体チップ２が安定する。
また、柔らかい材質の半導体チップ２の場合、角部の欠けが懸念されるが、その場合、図３に示すように、半導体チップ２の側にカーブがつくような先形状のカッター刃９ｃを使用して、丸みを持たせることができる。丸みがあることで欠けにくくなる。
また、カッター刃先を、図４に示すような２段構成のカッター刃９ｄに構成すれば、ダイシング工程は１回で完了するので簡便である。
このように加工された半導体チップ２を用いることにより、ワイヤ５が半導体チップ２の外周のエッジ部分に接触することが無くなる。また、表面張力により半導体チップ２の外周に対応する部分の第２封止樹脂３が盛り上がることもないので、電子部品の全体の高さを低く抑えることができる。
従来の場合、ワイヤ５の高さの最高点を半導体チップ２の表面から測定すると、ワイヤリングの高さばらつきを考慮して平均値０．０７ｍｍとするのが限界であったが、この実施の形態１の場合、０．０５ｍｍまで下げることができる。また半導体チップ２の外周に対応する部分の封止樹脂の盛り上がりも、従来の場合には半導体チップ２の上の封止樹脂表面から、０．０２ｍｍあったが、この実施の形態１の場合では０．００５ｍｍ程度に抑えることができる。
ワイヤ５は、半導体チップ２の上を１点目、基板１バンプの上を２点目（打下げワイヤ）としたが、半導体チップ２の上にバンプを形成し、基板１の上を１点目、半導体チップ２の上を２点目とした（打上げワイヤ）とした時でも同様の効果が得られる。
また、この方法は、加工したくない辺が半導体チップ２に存在する場合、加工を選択的に行うことができるので、ワイヤ５がある辺のみ加工する、或いはワイヤ５がある複数の辺の一部のみ加工することも可能である。
この実施の形態１では、部品として半導体チップ２の場合を説明したが、その他の電子部品にも同様に応用できる。
さらに、理想的な形として、図１Ｂの傾斜面３１の下側の位置が、半導体チップ１０の厚みの半分程度の部分に位置することがよい。つまり、傾斜面３１の下側の位置を半導体チップ１０の厚みの半分よりも下の位置すると、半導体チップ１０の加工時、実装時に破損してしまう確率が高い。逆に、傾斜面３１の下側の位置を半導体チップ１０の厚みの半分よりも上に位置すると、ワイヤ５と接触してしまう。
これは、特に、半導体チップ２の厚みが０．１ｍｍ以下のときに有効である。半導体チップ２が薄くなると、欠け、歪による不良が発生しやすいためである。
（実施の形態２）
図５Ａ，図５Ｂ，図５Ｃは本発明の実施の形態２を示す。
実施の形態１と異なる点は、ウエハ状態から半導体チップ２にダイシングする時に、刃先の角度の異なる２種類のカッター刃９ｃ，９ｆを用い、最初に刃先角度の大きなカッター刃９ｃを用いて１段目の加工を行い（図５Ａ）、次に刃先角度の小さなカッター刃９ｆを用いて２段目の加工を行う（図５Ｂ）ことによって、２段加工形状を形成する点である。具体的には、カッター刃９ｃの刃先角度を１３５°とし、カッター刃９ｆの刃先角度を９０°とした。
図１に示すように、基板１側の電極が半導体チップ２の外周に接近している時、ワイヤ５が２回折れ曲がる形状になることがあり、このような場合、傾斜面３１の傾きが途中で変化する２段加工をすることによってワイヤ５の高さを更に低くできる。具体的には、図２Ａに示した９０°の刃先による１段加工に比べて、ワイヤ５の高さを０．００５ｍｍ程度低く抑えることができる。
なお、カッター刃先を、図５Ｃに示すように構成すれば、ダイシング工程は１回で完了するので簡便である。
なお、２段加工により、実施の形態１で示したワイヤ５に沿う形状にすれば、さらによいし、２段の凸部を結んだラインの角度が３０°から７５°でもさらによい。また、各段に丸みを持たせてもよい。２段でなくとも、階段状の多段でもよい。
（実施の形態３）
図６Ａ〜図６Ｅは本発明の実施の形態３を示す。
実施の形態１、実施の形態２では、ウエハ状態から半導体チップ２を作製する時に、カッター刃を使用したが、この実施の形態ではエッチングを用いる点が異なっている。
図６Ａに示すように、ウエハ状態の半導体チップ１０をシート８に貼り付けた状態にして、第１のレジスト２０を半導体チップ１０の表面に形成する。開口部２２をエッチング液でエッチングする。エッチングレートの高い液を使用してＳＮがよい穴、つまり、穴径に対して、深さが深い穴を開口する（図６Ｂ）。
その後、図６Ｃに示すように、第１のレジスト２０を除去し、第２のレジスト２１を形成する。開口部２２よりも大きな開口部２３を形成する。そして、エッチング液にてエッチングする（図６Ｄ）。エッチング液はエッチングレートの低いものを用いて、浅くエッチングする。
その結果、図６Ｅに示すように前記傾斜面３１の形状が２段形状の半導体チップ２を作製できる。エッチング処理しているので、実施の形態１、実施の形態２より丸みを帯びる。
エッチング液は、通常のエッチング液を選択できる。レジスト膜も通常のレジスト膜を選択できる。
レジストはポリイミド系の樹脂を用い、レジスト膜を剥離し除去する液も使用必要である。エッチング液としては、混酸系エッチング液を使用できる。これらの材料は、各種メーカーから販売されている。エッチングを早くするには、液の濃度を上げることで可能である。また、処理温度を上げることでもできる。これらの必要な材料は、関東化学株式会社、東京応化工業株式会社、林純薬工業株式会社、和光純薬工業株式会社などから入手できる。プロセス条件などは、それぞれの材料の標準の仕様を実施するだけでよい。
（実施の形態４）
図７と図８は本発明の実施の形態４を示す。
上記の各実施の形態では、ワイヤ５で半導体チップ２と基板１とを接続し、ワイヤ５の中間部が浮いている状態で第２封止樹脂３を充填したが、この実施の形態４では、図７に示すようにワイヤ５と前記傾斜面３１の間に電気的絶縁物質１１が挟まれている点が異なっている。
隣り合うワイヤ５同士が半導体チップ２の上の導体膜を介してショートしたり、ワイヤ５を流れる信号が半導体チップ２にリークして半導体チップ２が動作不良になったりする問題がある。
これに対してこの実施の形態４では、前記傾斜面３１に電気的絶縁物質１１を塗布することによってこの問題は解決される。電気的絶縁物質１１は、具体的にはポリイミドで、その厚さを０．００５ｍｍとした。この電気的絶縁物質１１の塗布には、図８に示すような一般的な塗布シリンジ１３を用いたアンダーフィル塗布方法を用いるとよい。
この場合のワイヤ５は、一端が半導体チップ２にボンディングされて基板１に向かって延ばして基板１にボンディングする際に、塗布して硬化した電気的絶縁物質１１にワイヤ５の途中が接触し、半導体チップ２傾斜面３１とワイヤ５との間に電気的絶縁物質１１が挟まれるようにワイヤ５が張られている。
電気的絶縁物質１１はポリイミドを使用したが、光硬化系の電気的絶縁樹脂１１を使えば、前記傾斜面３１から電気的絶縁樹脂１１がだれる前に光硬化させることもできるので、無駄な電気的絶縁樹脂の使用を抑制できる。
（実施の形態５）
図９は本発明の実施の形態５を示す。
上記の各実施の形態では半導体チップ２の外周のエッジ部を面取りして傾斜面３１を形成すると共に、ワイヤ５で接続し、粘度が異なる第１封止樹脂４と第２封止樹脂３を充填して封止したが、この実施の形態５では半導体チップ２の外周のエッジ部は面取りされていない点が異なっている。
このように半導体チップ２の外周のエッジ部が面取りされていない半導体チップ２の外周部を第１封止樹脂４によって取り囲み、第１封止樹脂４の内側に、充填時の第１封止樹脂４の粘度よりも低粘度の第２封止樹脂３を充填して硬化させるだけであっても、半導体チップ２の外周に対応する部分に、従来のような大きな盛り上がりは発生しなかった。
また、上記の各実施の形態では半導体チップ２の外周に第１封止樹脂４が接していたが、図１２図に示したように第１封止樹脂４が半導体チップ２の外周から離れている場合であっても、半導体チップ２の外周に第１封止樹脂４が接している場合であっても良好な結果が得られた。
上記の各実施の形態の傾斜面３１は、図１３Ａに示すように半導体チップ２のワイヤ５が引き出される辺の全部に形成したが、図１３Ｂに示すように半導体チップ２のワイヤ５が引き出される辺の一部にワイヤ５の通過する部分に対応して傾斜面３１を形成するように構成することもできる。
上記の各実施の形態では第１封止樹脂４と第２封止樹脂３の組成は同じ材料であっても異なっていても良い。具体的には、第１封止樹脂４と第２封止樹脂３の組成が異なる材料の例としては、第１封止樹脂４としてナミックス（株）製のチップコート品番８４０８、粘度３５．０〔Ｐａ・ｓ〕（ａｔ．２５℃）を使用し、第２封止樹脂３としてナミックス（株）製のチップコート品番８４２０、粘度６．０〔Ｐａ・ｓ〕（ａｔ．２５℃）を使用できる。
第１封止樹脂４と第２封止樹脂３の組成が同じ材料の例としては、第１封止樹脂４と第２封止樹脂３としてナミックス（株）製のチップコート品番８４０８を使用し、第１封止樹脂４として充填する際にはその温度を２５℃にして粘度３５．０〔Ｐａ・ｓ〕の状態で充填し、第２封止樹脂３として充填する際にはその温度を４０℃にして粘度５．０〔Ｐａ・ｓ〕の状態で充填して硬化させることによって、半導体チップ２の外周に対応する部分に、従来のような大きな盛り上がりは発生しない良好な電子部品を得ることができる。
上記の各実施の形態では、基板１の上に半導体チップ２の外周部を取り囲むように第１粘度の第１封止樹脂４を供給して硬化させる工程と、半導体チップ２を覆うように第１封止樹脂４の内側に第１粘度よりも粘度の低い第２封止樹脂３を充填して硬化させる工程を有していたが、第１封止樹脂４を硬化させてから第２封止樹脂３を充填するのではなくて、基板１の上に半導体チップ２の外周部を取り囲むように第１粘度の第１封止樹脂４を供給する工程と、半導体チップ２を覆うように第１封止樹脂４の内側に前記第１粘度よりも粘度の低い第２封止樹脂３を充填する工程と、第１封止樹脂４と第２封止樹脂３を一括して硬化させる工程とによって実現することもできる。
本発明は、メモリーカードなどの各種の電子部品の薄型化と信頼性の向上に寄与する。
１ 基板
２ 半導体チップ
３ 第２封止樹脂
４ 第１封止樹脂
５ ワイヤ
Ｅ 端部
７ ダイアタッチフィルム
８ シート
９ａ〜９ｆ カッター刃
１０ ウエハ状態の半導体チップ
１１ 電気的絶縁物質
１２ 封止樹脂の盛り上がり部分
１３ 塗布シリンジ
２０ 第１のレジスト
２１ 第２のレジスト
２２ 開口部
２３ 開口部
３１ 傾斜面

Claims (4)

  1. 基板と、
    前記基板の上に取り付けられた部品と、
    前記部品の上面を覆う第２封止樹脂と、
    前記基板の上で、前記部品と前記第２封止樹脂との外周部を取り囲む第１封止樹脂と、
    前記第１封止樹脂と前記第２封止樹脂中に渡って、前記部品の上面と前記基板の上面とを電気接続するワイヤと、を有し、
    前記第２封止樹脂は前記第１封止樹脂よりも軟らかく、
    前記第２封止樹脂と前記第１封止樹脂との境界面と、前記部品の外周部側面とは同一面であり、
    前記部品の外周のエッジ部分は、前記ワイヤが近傍を通過する辺の一部または全部が面取りされた傾斜面に形成されており、
    前記ワイヤが前記傾斜面に沿って前記基板に延設されている
    電子部品。
  2. 前記第２封止樹脂と前記第１封止樹脂との上面は、同一平面を形成している
    請求項１記載の電子部品。
  3. 前記部品の外周のエッジ部分のうちの前記ワイヤが近傍を通過する辺の部分のみが面取りされた傾斜面に形成された
    請求項１または２記載の電子部品。
  4. 前記ワイヤと前記部品の面取りされた前記傾斜面との間に電気絶縁物質が介在している
    請求項１から３のいずれか１項に記載の電子部品。
JP2009104586A 2008-05-07 2009-04-23 電子部品 Active JP5388673B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009104586A JP5388673B2 (ja) 2008-05-07 2009-04-23 電子部品

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008121166 2008-05-07
JP2008121166 2008-05-07
JP2009104586A JP5388673B2 (ja) 2008-05-07 2009-04-23 電子部品

Publications (2)

Publication Number Publication Date
JP2009295964A JP2009295964A (ja) 2009-12-17
JP5388673B2 true JP5388673B2 (ja) 2014-01-15

Family

ID=41266214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009104586A Active JP5388673B2 (ja) 2008-05-07 2009-04-23 電子部品

Country Status (3)

Country Link
US (1) US8358018B2 (ja)
JP (1) JP5388673B2 (ja)
CN (1) CN101577258B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143102B2 (en) * 2007-10-04 2012-03-27 Stats Chippac Ltd. Integrated circuit package system including die having relieved active region
EP2450960A1 (en) * 2009-06-29 2012-05-09 Kyocera Corporation Method for manufacturing photoelectric conversion elements, device for manufacturing photoelectric conversion elements, and photoelectric conversion element
JP2013029722A (ja) * 2011-07-29 2013-02-07 Sony Corp 表示装置および電子機器
US9521737B2 (en) * 2012-11-28 2016-12-13 Mitsubishi Electric Corporation Power module
US9443807B2 (en) * 2013-09-06 2016-09-13 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
CN104575584B (zh) * 2013-10-23 2018-11-30 钰创科技股份有限公司 具有嵌入式内存的系统级封装内存模块
JP6402935B2 (ja) * 2015-05-29 2018-10-10 日亜化学工業株式会社 半導体装置
JP6955918B2 (ja) * 2017-07-03 2021-10-27 株式会社ディスコ 基板の加工方法
JP2020113584A (ja) * 2019-01-08 2020-07-27 豊田合成株式会社 発光素子の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63111653A (ja) 1986-10-30 1988-05-16 Sony Corp 半導体装置
JPS63300508A (ja) 1987-05-29 1988-12-07 Nec Corp 樹脂封止型半導体装置
JPS645449A (en) 1987-06-30 1989-01-10 Ulvac Corp Method for retaining freshness of vegetable, fruit, flowering plant or the like
JPH0225015A (ja) 1988-07-13 1990-01-26 Hitachi Ltd 樹脂封止型半導体装置
JPH04356936A (ja) 1991-05-31 1992-12-10 Mitsubishi Electric Corp 半導体装置
JP3683597B2 (ja) * 1994-02-08 2005-08-17 東レ・ダウコーニング株式会社 樹脂封止半導体装置
NL9400766A (nl) * 1994-05-09 1995-12-01 Euratec Bv Werkwijze voor het inkapselen van een geintegreerde halfgeleiderschakeling.
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
JPH1064854A (ja) 1996-07-18 1998-03-06 Hewlett Packard Co <Hp> ウェーハのカット方法
JPH1064855A (ja) 1996-08-14 1998-03-06 Toshiba Corp 半導体装置の製造方法
JP2000306932A (ja) * 1999-04-21 2000-11-02 Denso Corp 半導体装置の製造方法
JP3406270B2 (ja) * 2000-02-17 2003-05-12 沖電気工業株式会社 半導体装置及びその製造方法
DE10024336A1 (de) * 2000-05-17 2001-11-22 Heidenhain Gmbh Dr Johannes Bauelementanordnung und Verfahren zur Herstellung einer Bauelementanordnung
JP2002222914A (ja) * 2001-01-26 2002-08-09 Sony Corp 半導体装置及びその製造方法
TW502408B (en) 2001-03-09 2002-09-11 Advanced Semiconductor Eng Chip with chamfer
US20030006493A1 (en) * 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
JP2003031604A (ja) * 2001-07-16 2003-01-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20040026768A1 (en) * 2002-08-08 2004-02-12 Taar Reginald T. Semiconductor dice with edge cavities
US6791197B1 (en) 2002-08-26 2004-09-14 Integrated Device Technology, Inc. Reducing layer separation and cracking in semiconductor devices
JP4093018B2 (ja) * 2002-11-08 2008-05-28 沖電気工業株式会社 半導体装置及びその製造方法
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP2004281563A (ja) 2003-03-13 2004-10-07 Alps Electric Co Ltd 電子回路ユニット、及びその製造方法
US7064452B2 (en) * 2003-11-04 2006-06-20 Tai-Saw Technology Co., Ltd. Package structure with a retarding structure and method of making same
US7145253B1 (en) * 2004-06-09 2006-12-05 Amkor Technology, Inc. Encapsulated sensor device
DE102004039693B4 (de) * 2004-08-16 2009-06-10 Infineon Technologies Ag Vergussmasse, Chipmodul und Verfahren zur Herstellung eines Chipmoduls
US7148560B2 (en) * 2005-01-25 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. IC chip package structure and underfill process
TWI261898B (en) 2005-08-18 2006-09-11 Advanced Semiconductor Eng Chip package structure

Also Published As

Publication number Publication date
CN101577258A (zh) 2009-11-11
US8358018B2 (en) 2013-01-22
US20090278265A1 (en) 2009-11-12
JP2009295964A (ja) 2009-12-17
CN101577258B (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
JP5388673B2 (ja) 電子部品
US6841854B2 (en) Semiconductor device
US7851264B2 (en) Semiconductor device singulation method
KR102287698B1 (ko) 반도체 장치 및 그 제조 방법
CN104051353B (zh) 半导体装置
JP2005252078A (ja) 半導体装置及びその製造方法
US8178977B2 (en) Semiconductor device and method of manufacturing the same
CN108962764B (zh) 半导体结构的形成方法、半导体芯片、封装方法及结构
JP2007329445A (ja) 樹脂封止型半導体装置の製造方法およびそのための配線基板
US9812379B1 (en) Semiconductor package and manufacturing method
CN101471307B (zh) 半导体封装体及其制造方法
US10707154B2 (en) Semiconductor device and method for manufacturing the same
JP5352220B2 (ja) 半導体装置の製造方法
US20110241187A1 (en) Lead frame with recessed die bond area
WO2009113267A1 (ja) 半導体装置および半導体装置の製造方法
JP2010034519A (ja) 半導体装置
JP2006245459A (ja) 半導体装置の製造方法
JP2009182004A (ja) 半導体装置
TWI417039B (zh) 增進電磁遮蔽層接地連接之半導體封裝構造
JP2010147348A (ja) 電子部品及びその製造方法
JP4522213B2 (ja) 半導体装置の製造方法
US20230197666A1 (en) Chip packaging structure and method for preparing the same, and method for packaging semiconductor structure
KR100388288B1 (ko) 반도체패키지의 제조 방법
JP2007042702A (ja) 半導体装置
KR100728956B1 (ko) 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131008

R150 Certificate of patent or registration of utility model

Ref document number: 5388673

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150