JP2004319530A - 光半導体装置およびその製造方法 - Google Patents

光半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004319530A
JP2004319530A JP2003086383A JP2003086383A JP2004319530A JP 2004319530 A JP2004319530 A JP 2004319530A JP 2003086383 A JP2003086383 A JP 2003086383A JP 2003086383 A JP2003086383 A JP 2003086383A JP 2004319530 A JP2004319530 A JP 2004319530A
Authority
JP
Japan
Prior art keywords
optical semiconductor
semiconductor device
semiconductor element
coating layer
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003086383A
Other languages
English (en)
Inventor
Kojiro Kameyama
工次郎 亀山
Kiyoshi Mita
清志 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2003086383A priority Critical patent/JP2004319530A/ja
Priority to TW093103018A priority patent/TWI233191B/zh
Priority to KR1020040011369A priority patent/KR100810313B1/ko
Priority to US10/787,614 priority patent/US7183589B2/en
Priority to CNB2004100072063A priority patent/CN100423276C/zh
Publication of JP2004319530A publication Critical patent/JP2004319530A/ja
Priority to US11/549,528 priority patent/US7566588B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】薄型及び小型であり且つ機械的強度および耐湿性に優れた光半導体装置を提供する。
【解決手段】光半導体装置１０Ａは、受光部または発光部を有する光半導体素子１４が封止樹脂１３により封止された光半導体装置１０Ａに於いて、光半導体素子１４の表面を被覆する透明な材料からなる被覆層１２が封止樹脂１３の表面から露出する構成と成っている。従って、透明樹脂により全体が封止されていた従来例と比較すると、封止樹脂１３は薄く形成することが可能であり、装置全体の厚みを薄くすることができる。更に、フィラーが混入された封止樹脂を用いて光半導体装置１０Ａは構成されている。このことにより、機械的強度および耐湿性に優れた光半導体装置を構成することができる。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、受光素子または発光素子が内蔵された光半導体装置に関する。
【０００２】
【従来の技術】
図２９を参照して、従来型の光半導体装置１００の構成を説明する（例えば特許文献１を参照）。図２９（Ａ）は半導体装置１００の平面図であり、図２９（Ｂ）は半導体装置１００の断面図である。
【０００３】
図２９（Ａ）および図２９（Ｂ）を参照して、光半導体素子１０３は、銅等の導電部材より成るランド１０２上に固着されている。ここで光半導体素子１０３としては、ＣＣＤ（Ｃｈａｒｇｅｄ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサ等の受光素子や、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子がその表面に形成された半導体素子を採用することができる。ランド１０２に接近して多数個のリード１０１が設けられており、光半導体素子１０３の周囲に設けた電極とリード１０１とは、金属細線１０４を介して電気的に接続されている。
【０００４】
透明樹脂１０５は、光半導体素子１０３、ランド１０２、金属細線１０４およびリード１０１を封止している。透明樹脂１０５は、光学的に透明な熱硬化性樹脂または熱可塑性樹脂からなる。従って、光半導体素子１０３は、その上部を被覆する透明樹脂１０５を介して、外部との光信号の入出力を行っている。
【０００５】
【特許文献１】
特開平５−１０２４４９号公報（第３頁、第１図）
【０００６】
【発明が解決しようとする課題】
しかしながら、従来型の光半導体装置１００に用いた透明樹脂１０５は、その透明さを保つためにフィラーが添加されていなかった。このことから、光半導体素子１０３から発生する熱の放熱性に問題がり、使用状況下の温度変化によって透明樹脂１０５に亀裂が入ってしまう問題があった。更に、透明樹脂１０５は耐湿性、機械的強度および導電部材との密着性にも問題があった。このことも光半導体装置１００の信頼性の低下を招いていた。
【０００７】
また、樹脂封止を行うモールド金型と透明樹脂１０５との過度の密着を防止するために、透明樹脂１０５には離形剤等の添加物が混入されていた。従って、これらの添加物により透明樹脂１０５の透明度が充分でない問題があった。更に、透明樹脂１０５自身も樹脂であることから、ガラス等と比較すると透明度が劣る。このことから、光半導体素子１０３がＣＣＤである場合は、外部から入射する光が透明樹脂１０５で減衰・反射してしまい、ＣＣＤの性能を充分に発揮できない問題があった。
【０００８】
また、透明樹脂１０５は、光半導体素子１０３の表面のみならず、金属細線１０４の頂部も被覆するように厚く形成されていた。このことから、光半導体素子１０３全体の厚みが増加してしまい、小型化および薄型化に限界がある問題があった。
【０００９】
本発明は上記した問題点を鑑みて成されたものであり、本発明の主な目的は、耐湿性および機械的強度に優れ且つ薄型の光半導体装置およびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の光半導体装置は、受光部または発光部を有する光半導体素子が封止樹脂により封止された光半導体装置に於いて、前記光半導体素子の表面を被覆する被覆層が前記封止樹脂の表面から露出することを特徴とする。
【００１１】
更に、本発明の光半導体装置は、受光部または発光部を有する光半導体素子と、前記光半導体素子の表面を被覆する被覆層と、前記光半導体素子が固着されるランドと、金属細線を介して前記光半導体素子と電気的に接続され外部電極を形成するリードと、前記光半導体素子、前記金属細線、前記ランドおよび前記リードを封止する封止樹脂とを具備し、前記被覆層が前記封止樹脂から露出することを特徴とする。
【００１２】
更に、本発明の光半導体装置は、受光部または発光部を有する光半導体素子と、前記光半導体素子の表面を被覆する被覆層と、表面に導電路が形成され且つ前記光半導体素子が載置される実装基板と、前記光半導体素子と前記導電路とを電気的に接続する金属細線と、前記光半導体素子および前記金属細線を封止する封止樹脂とを具備し、前記被覆層が前記封止樹脂から露出することを特徴とする。
【００１３】
更に、本発明の光半導体装置は、受光部または発光部を有する光半導体素子と、前記光半導体素子の表面を被覆する被覆層と、分離溝により離間され且つ前記光半導体素子が上部に固着された導電パターンと、前記導電パターンの裏面を露出させて前記光半導体素子および前記導電パターンを被覆し且つ前記分離溝に充填された封止樹脂とを具備し、前記被覆層が前記封止樹脂から露出することを特徴とする。
【００１４】
更に、本発明の光半導体装置は、受光部または発光部を有する光半導体素子と、前記光半導体素子の下方に設けられ且つ前記光半導体素子と金属細線を介して接続された外部電極と、透明な材料から成る被覆層が上部に設けられ且つ内部に前記光半導体素子および前記金属細線が収納される筐体と、前記筐体の内部と前記光半導体素子との間の間隙に充填された透明樹脂とを具備することを特徴とする。
【００１５】
本発明の光半導体装置の製造方法は、受光部または発光部を有する光半導体素子を封止樹脂で封止する工程を具備する光半導体装置の製造方法に於いて、前記光半導体素子の表面を被覆する被覆層の上面をシートで保護してから、前記封止樹脂の封止を行うことで、前記被覆層を前記封止樹脂から露出させることを特徴とする。
【００１６】
更に、本発明の光半導体装置の製造方法は、導電部材から成る基板を加工し、前記基板にランドおよびリードを設ける工程と、前記基板の下面を第１のシートに貼り付ける工程と、光半導体素子の表面を被覆層でカバーする行程と、前記光半導体素子を前記基板の前記ランドに固着する工程と、前記被覆層の上面を第２のシートで保護する工程と、前記基板の前記ランド、前記リードおよび前記光半導体素子を封止樹脂により封止する工程とを具備することを特徴とする。
【００１７】
更に、本発明の光半導体装置の製造方法は、導電箔の導電パターンとなる箇所を除いた領域に分離溝を形成することで導電パターンを形成する工程と、光半導体素子の表面を被覆層でカバーする行程と、前記光半導体素子を前記導電パターン上に固着する工程と、前記被覆層の上面をシートで保護する工程と、前記光半導体素子を被覆して前記分離溝に充填されるように封止樹脂を形成する工程と、前記各導電パターンを電気的に分離する工程とを具備することを特徴とする。
【００１８】
更に、本発明の光半導体装置の製造方法は、透明な材料から成る被覆層が上部に設けられた筐体を用意する工程と、光半導体素子の裏面に外部電極を形成して前記光半導体素子と前記外部電極とを金属細線で電気的に接続する工程と、透明樹脂で前記光半導体素子および前記金属細線を封止することにより、前記透明樹脂の外形を前記筐体の内部に即した形状にする工程と、前記透明樹脂を前記筐体の内部に嵌合させる工程とを具備することを特徴とする。
【００１９】
更に、本発明の光半導体装置は、受光部または発光部を有する光半導体素子と、前記光半導体素子の表面を被覆する被覆層と、前記光半導体素子と電気的に接続された半導体素子と、前記半導体素子と電気的に接続されて外部との電気信号の入出力を行う外部電極と、前記光半導体素子および前記半導体素子を封止する封止樹脂とを具備し、前記被覆層が前記封止樹脂から露出することを特徴とする。
【００２０】
【発明の実施の形態】
（第１の実施の形態）
図１から図７を参照して、本実施の形態に係る半導体装置１０Ａの構成および製造方法を説明する。先ず、図１から図３を参照して、光半導体装置１０Ａの構成を説明する。図１（Ａ）は光半導体装置１０Ａの斜視図であり、図１（Ｂ）はその裏面図である。図２（Ａ）（Ｂ）および図３（Ａ）（Ｂ）は、図１（Ａ）のＸ−Ｘ線に於ける断面図である。
【００２１】
光半導体装置１０Ａは、受光部または発光部を有する光半導体素子１４が封止樹脂１３により封止された光半導体装置１０Ａに於いて、光半導体素子１４の表面を被覆する被覆層１２が封止樹脂１３の表面から露出する構成と成っている。更に詳述すると、本実施の形態に係る光半導体装置１０Ａは、受光部または発光部を有する光半導体素子１４と、光半導体素子１４の表面を被覆する被覆層１２と、光半導体素子１４が固着されるランド１６と、金属細線１５を介して光半導体素子１４と電気的に接続され外部電極を形成するリード１１と、光半導体素子１４、金属細線１５、ランド１６およびリード１１を封止する封止樹脂１３とを具備し、被覆層１２が封止樹脂１３から露出する構成と成っている。このような構成を以下にて説明する。
【００２２】
図１（Ａ）を参照して、被覆層１２は、封止樹脂１３の表面から露出する構成と成っている。ここでは、光半導体装置１０Ａの中央部付近に光半導体素子１４が配置され、その表面を被覆する被覆層１２が封止樹脂１３から露出している。被覆層１２の材料としては、光半導体素子１４に入力される光または光半導体素子１４から出力される光に対して透明なものが用いられる。例えば、光半導体素子１４が可視光線を感知する素子であれば、可視光線に対して透明性を有する材料が被覆層１２として採用される。具体的には、ガラスまたはアクリル板等を被覆層１２として用いることができる。更に、光半導体素子１４がＣＣＤイメージセンサ等の撮像素子である場合は、フィルタ等が付加される。
【００２３】
図１（Ｂ）を参照して、光半導体装置１０Ａの裏面の周辺部には、部分的に露出したリード１１が外部電極を形成している。即ち、光半導体装置１０Ａの表面に被覆層１２が露出し、裏面にリード１１から成る外部電極端子が露出している。
【００２４】
図２（Ａ）を参照して、光半導体素子１４はランド１６上に固着されている。光半導体素子１４とリード１１とは、金属細線１５を介して電気的に接続されている。ここで、光半導体素子１４としては、受光素子または発光素子を採用することができる。受光素子としては、ＣＣＤ（Ｃｈａｒｇｅｄ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサやＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等の固体撮像素子や、フォトダイオードやフォトトランジスタ等のフォトセンサを光半導体素子１４として採用することができる。発光素子としては、発光ダイオードまたは半導体レーザーを光半導体素子１４として採用することができる。更には、光半導体素子１４に替えてＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）を用いることも可能である。
【００２５】
窪み部１４Ａは、光半導体素子１４の周辺部を一様に窪ませた領域であり、その表面には、メッキ膜等から成るメタル配線１４Ｂが形成されている。窪み部１４Ａの表面は、メタル配線１４Ｂから成るボンディングパッドが形成され、このボンディングパッドに金属細線１５が接続されている。窪み部１４Ａを設けることの利点を説明する。本発明では、光半導体素子１４を被覆する被覆層１２は封止樹脂１３の表面から露出する。従って、光半導体素子１４の上面から封止樹脂１３の表面までの距離は、被覆層１２の厚み（ｄ１）と同等になる。このことから、金属細線１５の盛り上がりの高さ（ｄ２）が、被覆層１２の厚み（ｄ１）よりも高い場合は、ｄ２の高さをどのように確保するかが問題となる。ここでは、上記した窪み部１４Ａを設けて、この窪み部１４Ａに金属細線１５をワイヤボンディングすることにより、この問題を解決している。即ち、被覆層１２の厚み（ｄ１）と窪み部１４Ａの深さとを加算した長さを、金属細線１５の盛り上がりの高さ（ｄ２）よりも長く設定することで、金属細線１５の形成領域を確保している。また、金属細線１５の盛り上がりの高さ（ｄ２）よりも、被覆層１２の厚さ（ｄ１）が厚く形成された場合には、窪み部１４Ａを省いた構成にすることも可能である。
【００２６】
また、被覆層１２の側面を傾斜の付いた構造にすることも可能であり、この場合は、アンカー効果により、被覆層１２と封止樹脂１３との密着を向上させることができる。
【００２７】
ランド１６は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした金属、Ａｌを主材料とした金属またはＦｅ−Ｎｉ等の合金から成る。ここでは、ランド１６は、光半導体装置１０Ａの中央部に配置され、その表面には接着剤を介して、光半導体素子１４が固着されている。そして、ランド１６の裏面は封止樹脂１３により被覆されることで装置の耐湿性が向上されている。また、ランド１６の裏面を封止樹脂１３から露出させることもできる。このことにより、光半導体素子１４から発せられる熱の高熱性を向上させることができる。
【００２８】
リード１１は、ランド１６を囲むように複数個が設けられ、個々がランド１６の近傍から光半導体装置１０Ａの周辺部まで延在している。ランド１６に近接する方のリード１１の端部は、金属細線１５を介して光半導体素子１４と電気的に接続している。また、リード１１の他端付近の裏面は、封止樹脂１３から露出して、外部電極を形成している。ここでは、リード１１は、ガルウイング形状に成型されている。
【００２９】
封止樹脂１３は、被覆層１２の表面を露出させて、ランド１６、リード１１、金属細線１５、光半導体素子１４および被覆層１２を封止している。また、封止樹脂１３は、機械的強度の向上および耐湿性の向上のために、無機フィラーが混入されて遮光性のものとなっている。無機フィラーとしては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物、および、ケイ素化合物を採用することができる。また、封止樹脂１３に用いる樹脂としては、熱可塑性樹脂または熱硬化性樹脂の両方を全般的に採用することができる。本発明に適用可能な熱可塑性樹脂としては、例えば、ＡＢＳ樹脂、ポリプロピレン、ポリエチレン、ポリスチレン、アクリル、ポリエチレンテレフタレート、ポリフェニレンエーテル、ナイロン、ポリアミド、ポリカーボネイト、ポリアセタール、ポリブチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ウレタン樹脂およびエラストマーが挙げられる。また、本発明に適用可能な熱硬化性樹脂としては、例えば、ユリア、フェノール、メラミン、フラン、アルキド、不飽和ポリエステル、ジアリルフタレート、エポキシ、ケイ素樹脂およびポリウレタンを挙げることができる。
【００３０】
図２（Ｂ）を参照して、他の形態の半導体装置１０Ａの構成を説明する。同図に示した光半導体装置１０Ａの基本的な構成は上述したものと同様であり、相違点は、半導体素子１７を有していることにある。この相違点の詳細を以下にて説明する。
【００３１】
半導体素子１７は、ランド１６上に固着されており、更にこの半導体素子１７の上部に光半導体素子１４が設けられている。そして、半導体素子１７とリード１１とは、金属細線１５を介して電気的に接続されている。従って、半導体素子１７と光半導体素子１４とは、金属細線１５およびリード１１を介して電気的に接続することができる。半導体素子１７としては、光半導体素子１４の制御または半導体素子１７から出力された電気信号の処理を行う素子を採用することができる。
【００３２】
光半導体素子１４がＣＣＤイメージセンサやＣＭＯＳイメージセンサである場合は、ＣＣＤを駆動させるためのドライバー回路や、Ａ／Ｄコンバータ、信号処理回路等を半導体素子１７に形成することができる。更には、画像圧縮機能や色素補正機能を有する回路を、半導体素子１７に形成することも可能である。また、光半導体素子１４が発光ダイオード等の発光素子である場合は、この発光素子を制御する回路を、半導体素子１７に形成することが可能である。このような半導体素子１７を、光半導体素子１４に加えて半導体装置１０Ａに内蔵させることにより、光半導体装置１０Ａの付加価値を向上させることができる。
【００３３】
図２（Ｃ）を参照して、ここでは、金属細線１５が接続する箇所のリード１１が封止樹脂１３に埋め込まれ、封止樹脂１３の側部からリード１１が導出している。 図３を参照して、他の形態の光半導体装置１０Ａの構成を説明する。同図に示す光半導体装置１０Ａの基本的な構成は、図１を参照して説明したものと同一であり、相違点はリード１１が平坦に形成されている点にある。図３（Ａ）では、光半導体素子１４のみが光半導体装置１０Ａに内蔵され、図３（Ｂ）では、光半導体素子１４に加えて半導体素子１４が内蔵されている。
【００３４】
図３（Ｃ）を参照して、ここでは金属細線１５により光半導体素子１４とパッド１１Ａが接続され、パッド１１Ａの裏面が封止樹脂１３の裏面から露出することで外部電極を形成している。
【００３５】
次に図４から図７を参照して、本実施の形態の光半導体装置１０Ａの製造方法を説明する。光半導体装置１０Ａは、受光部または発光部を有する光半導体素子１４を封止樹脂１３で封止する工程を具備する光半導体装置の製造方法に於いて、前記光半導体素子の表面を被覆する被覆層の上面をシートで保護してから、前記封止樹脂の封止を行うことで、前記被覆層を前記封止樹脂から露出させることにより製造される。更に詳しくは、光半導体装置１０Ａの製造方法は、導電部材から成る基板４１を加工し、基板上にランド１６およびリード１１を設ける工程と、基板４１全体の下面を第１のシート５１Ａに貼り付ける工程と、表面に被覆層１２を有する光半導体素子１４を基板４１のランド１６に固着する工程と、被覆層１２の上面を第２のシート５１Ｂで保護する工程と、基板４１のランド１６、リード１１および光半導体素子１４を封止樹脂１３により封止する工程とを具備する。以下にて図を参照しつつ上記工程の詳細を説明する。
【００３６】
図４を参照して、先ず、導電部材から成る基板４１を加工し、基板４１上にランド１６およびリード１１を設ける。基板４１は、例えば、厚さが約１００〜２５０μｍの銅を主体とする板状体から成る。しかし、Ｆｅ−Ｎｉを主体とした金属を用いても良いし、他の金属材料も採用可能である。そして、基板４１上には、一点鎖線で示した一つの光半導体装置に対応するユニットを示す搭載部４２が、マトリックス状に複数個形成されている。同図では、４個の搭載部が設けられているが、少なくとも１つが配置されれば良い。この搭載部４２は、紙面に対して左右方向に延在する一対の第１の連結条体４３と、紙面に対して上下方向に延在する一対の第２の連結条体４４とにより囲まれている。そして、この第１および第２の連結条体４３、４４により、１枚の基板４１上に複数個の搭載部４２が設けられている。
【００３７】
図５（Ａ）は、図４で示した搭載部４２の拡大図である。図示の如く、搭載部４２は、主に、ランド１６とランド１６を支持する吊りリード１６Ａと、複数のリード１１とを有する。ここで、リード１１は、ランド１６の４側辺の近傍に一端が位置し、この４側辺を囲み第１および第２の連結条体４３、４４へと他端が延在される。
【００３８】
次に、図５（Ｂ）を参照して、基板４１全体の下面を第１のシート５１Ａに貼り付ける。第１のシート５１Ａは、機械的力および熱に対して伸縮性の低い素材から採用される。例えば、本実施の形態では、ＰＥＴ（ポリエチレンテレフタレート）材を用いるが、上記の上面を満たすものであれば、他の材料を用いることもできる。
【００３９】
次に、図６を参照して、表面に被覆層１２を有する光半導体素子１４を基板４１のランド１６に固着する。図６（Ａ）は本工程における１つの搭載部４２の平面図であり、図６（Ｂ）はその断面図である。
【００４０】
表面に被覆層１２が設けられた光半導体素子１４は、接着剤を介してランド１６の上部に固着される。そして、光半導体素子１４とリード１１とは、金属細線１５により電気的に接続される。光半導体素子１４の周辺部には、窪み部１４Ａが設けられており、この窪み部１４Ａに金属細線１５が接続するボンディングパッドが形成されている。
【００４１】
次に、図７を参照して、被覆層１２の上面を第２のシート５１Ｂで保護した後に、基板４１のランド１６、リード１１および光半導体素子１４を封止樹脂１３により封止する。図７（Ａ）は本工程を説明する断面図であり、図７（Ｂ）は他の形態の本工程を説明する断面図である。
【００４２】
図７（Ａ）を参照して、本工程では、上金型５０Ａおよび下金型５０Ｂよりなるモールド金型を用いて樹脂封止を行う。封止方法としては、熱硬化性樹脂を用いるトランスファーモールドまたは、熱可塑性樹脂を用いるインジェクションモールド等を採用することができる。基板４１の下面に貼り付けられた第１のシート５１Ａは、下金型５０Ｂに当接している。また、第１のシート５１Ａの平坦性を維持するために、下金型５０Ｂ設けた吸引手段にて、第１のシート５１Ａを固定しても良い。
【００４３】
第２のシート５１Ｂは、被覆層１２の上面が封止樹脂１３により被覆されないように保護する役割を有する。ここでは、上金型５０Ａの内壁の殆どが、第２のシート５１Ｂの上面により被覆される。更に、被覆層１２の上面には第２のシート５１Ｂの下面が当接している。この状態で、金型に設けたゲートから、封止樹脂１３を封入することにより、封止の工程が行われる。封止の工程が終了した後に、第１のシート５１Ａおよび第２のシート５１Ｂは剥離される。
【００４４】
第２のシート５１Ｂとしては、上述した第１のシートと同様のものを用いることができるが、耐熱性等を満たすものであれば他の材料を用いることもできる。また、被覆層１２と当接する第２のシート５１Ｂの面に接着剤を塗布すると、第２のシート５１Ｂと被覆層１２との接着性が向上され、両者の界面に封止樹脂１３が侵入するのを防止することができる。また、上金型５０Ａの内壁と第２のシート５１Ｂとの接着力を向上させるために、上金型５０Ａに吸引手段を設けて、この吸引手段により、第２のシート５１Ｂを保持することが可能である。
【００４５】
図７（Ｂ）を参照して、他の形態の封止方法を説明する。ここでは、被覆層１２の上面に対応する箇所のみに、第２のシート５１Ｂが設けられている。従って、樹脂封止の工程が終了した後に、第２のシート５１Ｂを剥離すると、第２のシート５１Ｂが設けられた箇所が凹状になる。
【００４６】
上記の説明では各搭載部４２毎に個別のキャビティで樹脂封止を行ったが、複数個の搭載部４２を１つのキャビティで樹脂封止を行い、その後にダイシング等により個々の搭載部４２に分割することも可能である。この様な工程は一般的にＭＡＰ（Ｍｕｌｔｉ Ａｒｅａ Ｐａｃｋａｇｅ）と呼ばれている。
【００４７】
上記した工程の後に、樹脂を硬化させるモールドキュアの工程、外部に露出したリード１１をメッキ膜により被覆するメッキの工程、各搭載部４２を分離するダイシングの工程、電気的特性および良否判定を行う測定の工程を経て、光半導体装置１０Ａが製造される。
【００４８】
本発明の特徴は、図１を参照して、光半導体素子１４の上面を被覆する被覆層１２が、封止樹脂１３から露出することにある。換言すると、被覆層１２を介して光半導体素子１４が、封止樹脂１３から露出している。従って、透明樹脂により全体が封止されていた従来例と比較すると、封止樹脂１３は薄く形成することが可能であり、装置全体の厚みを薄くすることができる。更に、被覆層１２を介して光半導体素子１４が外部に露出していることから、光半導体素子１４が受光素子である場合は、外部から入力する光信号の減衰を抑止して受光することができる。また、光半導体素子１４が発光素子である場合は、発光する光信号の減衰を抑止することができる。
【００４９】
更に、本発明の特徴は、フィラーが混入された封止樹脂を用いて光半導体装置１０を構成することにある。このことにより、機械的強度および耐湿性に優れた光半導体装置を構成することができる。
【００５０】
（第２の実施の形態）
図８から図１０を参照して、本実施の形態に係る半導体装置１０Ｂの構成および製造方法を説明する。先ず、図８および図９を参照して、本実施の形態に係る光半導体装置１０Ｂの構成を説明する。
【００５１】
図８（Ａ）は光半導体装置１０Ｂの斜視図であり、図８（Ｂ）はその裏面図である。同図から明らかなように、光半導体装置１０Ｂの基本的な構成は、第１の実施の形態で説明した光半導体装置１０Ａと同様であり、相違点は、光半導体装置１０Ｂの裏面に被覆層１２が露出することにある。具体的には、リード１１が露出して外部電極を構成する面の封止樹脂１３から、被覆層１２が露出している。
【００５２】
図９を参照して光半導体装置１０Ｂの断面構造に関して説明する。図９（Ａ）および図９（Ｂ）は図８（Ａ）のＸ−Ｘ線に於ける断面図である。
【００５３】
図９（Ａ）を参照して、ランド１６の下面に光半導体素子１４が固着されている。光半導体素子１４とリード１１とは金属細線１５により接続されており、ここでは、金属細線１５の一端はリード１１の下面に接続されている。また、金属細線１５の他端は、半導体素子１４の周囲に設けた窪み部１４Ａのメタル配線１４Ｂに接続されている。
【００５４】
図９（Ｂ）を参照して、ここでは、光半導体素子１４に加えて半導体素子１４も光半導体装置１０Ｂに内蔵されている。半導体素子１７に形成される回路の種類および半導体素子１７を内蔵することによる効果は、第１の実施の形態と同様である。
【００５５】
図９（Ｃ）を参照して、上述した光半導体装置１０Ｂの実装構造を説明する。光半導体装置１０Ｂは、半田等のロウ材を介して、基板５２上に固着される。具体的には、基板５２に設けられた導電路とリード１１の露出部をロウ材で接続する。また、光半導体素子１４と外部との光の入出力を可能にするために、基板５２には、光半導体素子１４の位置および大きさに対応した開口部５３が設けられている。
【００５６】
図１０を参照して、上述した光半導体装置１０Ｂの製造方法を説明する。ここで、第１の実施の形態で説明した光半導体装置１０Ａの製造方法と重複する工程に関しては、その説明を割愛する。具体的には、導電性の基板４１にランド１６およびリード１１を形成する工程、基板４１に第１のシートを貼り付ける工程、光半導体素子１４の固着および金属細線１５のワイヤボンディングの工程に関しては、第１の実施の形態と基本的には同じである。なお、ここでは、光半導体素子１４の固着およびワイヤボンディングを行った後に、シート５１の貼り付けを行っている。更に、第１の実施の形態では、第１のシート５１Ａおよび第２のシート５１Ｂの２枚のシートを用いてモールド封止の工程を行っていたが、ここでは、１枚のシート５１を用いて、モールド封止の工程を行っている。
【００５７】
図１０を参照して、モールド封止の工程を説明する。外部に露出する部分のリード１１の下面はシート５１に貼り付けられている。そして、シート５１は下金型５０Ｂにより支持されている。更に、半導体素子１４を被覆する被覆層１２も、シート５１に貼り付けられている。従って、本工程では、リード１１およびランド１６が形成された基板４１が貼り付けられるシート５１に、被覆層１２も貼り付けられている。この状態で封止樹脂１３の封入を行っている。従って、１枚のシートを用いたモールド封止の工程を実現できる。
【００５８】
上記した工程の後に、樹脂を硬化させるモールドキュアの工程、外部に露出したリード１１をメッキ膜により被覆するメッキの工程、各搭載部４２を分離するダイシングの工程、電気的特性および良否判定を行う測定の工程を経て、光半導体装置１０Ｂが製造される。
【００５９】
（第３の実施の形態）
図１１および図１２を参照して、本実施の形態に係る半導体装置１０Ｃの構成および製造方法を説明する。先ず、図１１を参照して、本実施の形態に係る光半導体装置１０Ｃの構成を説明する。
【００６０】
図１１を参照して、光半導体装置１０Ｃは、受光部または発光部を有する光半導体素子１４と、光半導体素子１４の表面を被覆する被覆層１２と、表面に導電路２０が形成され且つ光半導体素子１４が載置される実装基板１８と、光半導体素子１４と導電路２０とを電気的に接続する金属細線１５と、光半導体素子１４および金属細線１５を封止する封止樹脂１３とを具備し、被覆層１２が封止樹脂１３から露出する構成と成っている。
【００６１】
上記したように、本実施の形態に係る光半導体装置１０Ｃの基本的な構成は、第１および第２の実施の形態で説明したものと同様であり、相違点は、実装基板１８を基板（インターポーザ）として用いる点にある。
【００６２】
図１１（Ａ）を参照して、光半導体素子１４は、接着剤を介して、実装基板１８の上面に固着されている。実装基板１８の表面には、ボンディングパッド等を構成する導電路２０が設けられ、実装基板１８を貫通させて外部電極１９が下面に露出している。また、絶縁部材を介して積層された複数層の配線を設けることも可能である。
【００６３】
図１１（Ｂ）を参照して、ここでは、光半導体素子１４に加えて半導体素子１７が、光半導体装置１０Ｃに内蔵されている。
【００６４】
次に、図１２を参照して、光半導体装置１０Ｃの製造方法を説明する。図１２（Ａ）を参照して、実装基板１８上には光半導体素子１４が固着され、金属細線１５介して導電路２０と光半導体素子１４とが接続される。その後に、光半導体素子１４が固着された実装基板１８は、下金型５０Ｂにセットされる。シート５１の上面は、上金型５０Ａの内壁の殆どの領域に当接しており、シート５１Ｂの下面は被覆層１２に当接している。この状態で、封止樹脂１３の封入を行う。下金型５０Ｂには、実装基板１８が全面的に当接しているので、ここでは１枚のシート５１を用いてモールド封止の工程が行われる。
【００６５】
図１２（Ｂ）を参照して、ここでは、被覆層１２と同程度の大きさのシート５１を用いて、被覆層１２を保護している。封止樹脂１３の封入を行った後に、シート５１が剥離される。従って、露出する被覆層１２の上面は、封止樹脂１３から成る上面よりも、シート５１の厚みだけ内側に窪んだ形状になる。
【００６６】
上記した工程の後に、樹脂を硬化させるモールドキュアの工程、電気的特性および良否判定を行う測定の工程を経て、光半導体装置１０Ｃが製造される。
【００６７】
（第４の実施の形態）
図１３から図１６を参照して、本実施の形態に係る半導体装置１０Ｄの構成および製造方法を説明する。先ず、図１３を参照して、本実施の形態に係る光半導体装置１０Ｄの構成を説明する。
【００６８】
図１３（Ａ）を参照して、光半導体装置１０Ｄは、受光部または発光部を有する光半導体素子１４と、光半導体素子１４の表面を被覆する被覆層１２と、分離溝２４により離間され且つ光半導体素子１４が上部に固着された導電パターン２１と、導電パターン２１の裏面を露出させて光半導体素子１４および導電パターンを被覆し且つ分離溝２４に充填された封止樹脂１３とを具備し、被覆層１２が封止樹脂１３から露出する構成と成っている。これらの構成要素を以下にて説明する。
【００６９】
導電パターン２１は、第１の導電パターン２１Ａおよび第２の導電パターン２１Ｂとから成る。第１の導電パターン２１Ａはランド状に形成され、その上部には、光半導体素子１４が実装されている。第２の導電パターン２１Ｂは、第１の導電パターン２１Ａに接近した箇所に設けられ、ボンディングパッドの役割を有する。また、第２の導電パターン２１Ｂの裏面には、半田等のロウ材から成る外部電極２３が設けられる。
【００７０】
第１の導電パターン２１Ａおよび第２の導電パターン２１Ｂの側面は、内側に湾曲した形状に成る。従って、導電パターン２１の湾曲した側面部と封止樹脂１３が嵌合することにより、両者の結合力は強固になっている。
【００７１】
封止樹脂１３としては、第１の実施の形態で述べたものと同一の樹脂を採用することができる。ここでは、導電パターン２１が封止樹脂１３に埋め込まれた構造に成っている。従って、光半導体装置１０Ｄは、封止樹脂１３の剛性により全体が支持されている。
【００７２】
光半導体素子１４、被覆層１２、金属細線等の他の構成要素に関しては、上述した第１の実施の形態と同様であるので、その説明は割愛する。
【００７３】
図１３（Ｂ）を参照して、ここでは、光半導体素子１４に加えて半導体素子１７が、光半導体装置１０Ｄに内蔵されている。
【００７４】
次に、図１４から図１６を参照して、光半導体装置１０Ｄの製造方法を説明する。光半導体装置１０Ｄの製造方法は、導電箔４０の導電パターン２１となる箇所を除いた領域に分離溝２４を形成することで導電パターン２１を形成する工程と、表面に被覆層１２を有する光半導体素子１４を導電パターン２１上に固着する工程と、被覆層１２の上面をシート５１で保護する工程と、光半導体素子１４を被覆して分離溝２４に充填されるように封止樹脂１３を形成する工程と、各導電パターン２１を電気的に分離する工程とから成る。これらの工程を以下にて説明する。
【００７５】
図１４（Ａ）を参照して、銅またはアルミニウムを主成分とする導電箔４０を用意して、分離溝２４を設けることにより、導電パターン２１を形成する。具体的には、導電箔４０の導電パターン２１が形成される箇所の表面をエッチング用のレジストＲにて被覆して、ウェットエッチングを行うことで分離溝２４を形成する。エッチングにより成る分離溝２４の側面は湾曲し、更に粗面に成るので、封止樹脂１３との密着は強固になる。分離溝２４が形成された後に、レジストＲは剥離して除去する。また、導電パターン２１の表面には、メッキ膜が形成される。
【００７６】
図１４（Ｂ）を参照して、導電パターン２１に光半導体素子１４を実装する。ここでは、光半導体素子１４を第１の導電パターン２１Ａに固着し、金属細線１５により光半導体素子１４と第２の導電パターン２１Ｂとを電気的に接続している。
【００７７】
次に、図１５を参照して、被覆層の上面を第２のシートで保護し、光半導体素子１４を被覆して分離溝２４に充填されるように封止樹脂を形成する。本工程を以下にて説明する。
【００７８】
図１５（Ａ）を参照して、光半導体素子１４が表面に固着された導電箔４０を下金型５０Ｂに載置する。上金型５０Ａの内壁の殆どにはシート５１の上面が当接し、シート５１の下面は被覆層１２の上面に当接している。この状態で、光半導体素子１４および金属細線１５を被覆して、分離溝２４に充填されるように封止樹脂１３を形成する。
【００７９】
図１５（Ｂ）では、被覆層１２と同程度の大きさのシート５１を用いて、被覆層１２を保護している。この方法でも、被覆層１２の上面を保護できる。
【００８０】
次に、図１６を参照して、各導電パターン２１を電気的に分離する工程を説明する。
【００８１】
図１６（Ａ）を参照して、導電箔４０を裏面から全面的に除去することにより、各導電パターン２１を電気的に分離する。具体的には、導電箔４０の裏面を全面的にエッチングを行うことにより、各導電パターン２１を電気的に分離することができる。従って、分離溝２４に充填された封止樹脂１３が導電パターン２１から露出する構造となる。同図では、一点鎖線で示した箇所まで導電箔４０を裏面からエッチングすることにより、本工程が行われる。
【００８２】
図１６（Ｂ）は、本工程により、各導電パターン２１が電気的に分離された状態を示している。
【００８３】
図１６（Ｃ）を参照して、裏面に露出した導電パターン２１を被覆樹脂２２で被覆する。そして、被覆樹脂２２の所望の箇所に開口部を設けて、外部電極２３を形成する。最後に、マトリックス状に形成された各回路装置を、封止樹脂２３をダイシングすることで、個別の光半導体装置１０Ｄに分割する。
【００８４】
本工程の利点は、封止樹脂１３を被覆するまでは、導電パターン２１となる導電箔４０が支持基板となることである。本発明では、支持基板となる導電箔４０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００８５】
（第５の実施の形態）
図１７から図２０を参照して、本実施の形態に係る光半導体装置１０Ｅの構成および製造方法を説明する。先ず、図１７および図１８を参照して、本実施の形態に係る光半導体装置１０Ｅの構成を説明する。
【００８６】
図１７（Ａ）は光半導体装置１０Ｅの斜視図であり、図１７（Ｂ）および図１７（Ｃ）はその断面図である。同図を参照して光半導体装置１０Ｅは、受光部または発光部を有する光半導体素子１４と、光半導体素子の下方に設けられ且つ前記光半導体素子と金属細線１５を介して接続された外部電極と、透明な材料から成る被覆層１２が上部に設けられ且つ内部に光半導体素子１４および金属細線１５が収納される筐体と、前記筐体の内部と前記光半導体素子との間の間隙に充填された透明樹脂とを具備する構成となっている。各要素の詳細を以下にて説明する。
【００８７】
図１７（Ａ）および図１７（Ｂ）を参照して、筐体２５は、光半導体装置１０Ｅの外形を成しており、その上部には、透明な材料から成る被覆層１２が設けられている。筐体２５の内部は空洞部となっており、この空洞部の大きさはそこに内蔵される光半導体素子１４の大きさ以上に形成される。筐体２５の材料としては、上述した封止樹脂１３の材料と同じ樹脂を採用することができる。即ち、遮光性の樹脂を、筐体２５の材料として採用することができる。更には、セラミックや金属等を筐体２５の材料として採用することも可能である。
【００８８】
光半導体素子１４は、第１の実施の形態で説明したものと同様の素子を採用することができる。光半導体素子１４とリード１１とは金属細線１５を介して接続される。ここでも、半導体素子１７の周辺部には窪み部１４Ａが設けられ、この窪み部１４Ａに金属細線１５がボンディングされている。従って、透明樹脂２６の厚みを薄くすることが可能となり、光半導体装置１０Ｅ全体の薄型化を実現することができる。
【００８９】
リード１１は、半導体素子１７の下方に形成され、その表面は金属細線１５が接続されるボンディングパッドとなり、その裏面は部分的に露出して外部電極を形成する。また、リード１１は、外部電極となる箇所を除いて、被覆樹脂２２で被覆されても良い。
【００９０】
透明樹脂２６は、光半導体素子１４と金属細線１５とを封止するように、筐体２５の空洞部に充填されている。透明樹脂２６としては、被覆層１２と同等以上の透明を有する樹脂を採用することができる。
【００９１】
図１７（Ｃ）を参照して、ここでは、光半導体素子１４の下方に半導体素子１７が載置されている。半導体素子１７としては、前述した第１の実施の形態と同様のものを採用することができる。
【００９２】
図１８を参照して、他の形態の光半導体装置１０Ｅの構成を説明する。図１８（Ａ）を参照して、同図に示す光半導体装置１０Ｅの基本的な構成は、図１７にしめしたものと同様であり、相違点は、実装基板１８を有している点にある。具体的には、実装基板１８の表面には導電路２０が形成され、実装基板１８を貫通させて導電路２０と電気的に接続された外部電極１９が設けられている。ここで、外部電極１９は、銀または銅等の金属から成る。また、図１８（Ｂ）を参照して、光半導体装置１０Ｅに加えて、半導体素子１７を光半導体装置１０Ｅに内蔵させることも可能である。
【００９３】
次に、図１９および図２０を参照して、光半導体装置１０Ｅの製造方法を説明する。光半導体装置１０Ｅの製造方法は、透明な材料から成る被覆層１２が上部に設けられた筐体２５を用意する工程と、光半導体素子１４の裏面に外部電極を形成して光半導体素子１４と外部電極とを金属細線１５で電気的に接続する工程と、透明樹脂２６で光半導体素子１４および金属細線１５を封止することにより透明樹脂２６の外形を筐体２５の内部に即した形状にする工程と、透明樹脂２６を筐体２５の内部に嵌合させる工程とから成る。このような各工程を以下にて説明する。
【００９４】
先ず、図１９を参照して、透明な材料から成る被覆層１２が上部に設けられた筐体２５を用意する。筐体２５は内部に空洞部２７を有するケースの如き形状であり、内蔵される光半導体素子１４が光信号のやり取りを行うための被覆層１２が、上部に設けられている。空洞部２７の大きさは、そこに内蔵される光半導体素子１４およびその接続領域が確保されるように、光半導体素子１４よりも若干大きいスペースと成っている。
【００９５】
次に、図２０（Ａ）を参照して、光半導体素子１４の下方にリード１１を設け、リード１１の表面と光半導体素子１４とを金属細線１５にて電気的に接続する。金属細線１５は、光半導体素子１４の窪み部１４Ａにボンディングされることから、金属細線１５の最頂部の高さを極力低くすることができる。
【００９６】
次に、図２０（Ｂ）を参照して、透明樹脂２６で光半導体素子１４および金属細線１５を封止することにより透明樹脂２６の外形を筐体２５の内部に即した形状にする。本工程は、熱硬化性樹脂を用いたトランスファーモールドまたは熱可塑性樹脂を用いたインジェクションモールドにより行うことができる。また、上述したように、窪み部１４Ａを設けることにより、金属細線１５の最頂部の位置は極力低く成っている。従って、光半導体素子１４の表面を被覆する透明樹脂２６を薄くすることができる。
【００９７】
次に、図２０（Ｃ）を参照して、接着剤により透明樹脂２６を筐体２５の内部に嵌合させる。このことにより、光半導体素子１４は筐体２５内部に収納される。また、透明樹脂２６を筐体２５内部に嵌合させるために使用する接着剤としては、透明性を有するものを用いる。
【００９８】
最後に、図２０（Ｄ）を参照して、光半導体装置１０Ｅの裏面を被覆樹脂２２で被覆する。被覆樹脂２２として遮光性の樹脂を用いることにより、光半導体装置１０Ｅ内部に裏面からノイズが侵入することを防止することができる。
【００９９】
（第６の実施の形態）
図２１から図２５を参照して、上記各実施の形態に於いて、光半導体装置１０に内蔵される光半導体素子１４の構成およびその製造方法に関して説明する。先ず、本実施の形態に係る半導体装置１０Ｅの構成および製造方法を説明する。
【０１００】
先ず、図２１（Ａ）を参照して、本実施の形態に係る光半導体素子１４の構成を説明する。光半導体素子１４は、その表面に受光素子または発光素子を有し、周辺部には、一様に窪ませた窪み部１４Ａが設けられている。また、素子の表面には被覆層１２が設けられている。
【０１０１】
光半導体素子１４の表面に形成される受光素子としては、ＣＣＤ（Ｃｈａｒｇｅｄ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサやＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等の固体撮像素子や、フォトダイオードやフォトトランジスタ等のフォトセンサを光半導体素子１４として採用することができる。また、発光素子としては、発光ダイオードまたは半導体レーザーを光半導体素子１４として採用することができる。更には、光半導体素子１４に替えてＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）を用いることも可能である。
【０１０２】
被覆層１２の材料としては、光半導体素子１４に入力される光または光半導体素子１４から出力される光に対して透明なものが用いられる。例えば、光半導体素子１４が可視光線を感知する素子であれば、可視光線に対して透明性を有する材料が被覆層１２として採用される。具体的には、ガラスまたはアクリル板を被覆層１２として用いることができる。更に、光半導体素子１４がＣＣＤイメージセンサ等の撮像素子である場合は、フィルタ等が付加される。
【０１０３】
窪み部１４Ａは、光半導体素子１４の周辺部を一様に窪ませた領域であり、その表面には、メッキ膜等から成るメタル配線１４Ｂが形成されている。この窪み部１４Ａの表面は、メタル配線１４Ｂから成るボンディングパッドが形成され、このボンディングパッドに金属細線が接続される。窪み部１４Ａを設けることにより、そこにボンディングされる金属細線１５の最頂部の高さを、光半導体素子１４に対して低くすることができる。また、ここでは、窪み部１４Ａの側面は、光半導体素子１４の面方向に対して垂直に成っている。また、メタル配線１４Ｂは、半導体基板１４Ｃの表面に形成された回路を、周辺部に設けた窪み部１４Ａまで再配線させる働きを有する。
【０１０４】
図２１（Ｂ）を参照して、同図に示す光半導体素子１４では、窪み部１４Ａの側面に傾斜が付いた形状と成っている。このことにより、角部１４Ｄの角度αは鈍角となり、メッキ法等によりメタル配線１４Ｂをパターニングする工程に於いて、この角部１４Ｄで断線等が発生するのを防止することができる。
【０１０５】
図２１（Ｃ）に示す光半導体素子１４では、窪み部１４Ａの断面は曲面となる。従って、メッキ法等によりメタル配線１４Ｂをパターニングする工程に於いて、この角部１４Ｄで断線等が発生するのを防止することができる。
【０１０６】
次に図２２から図２５を参照して、光半導体素子１４の製造方法を説明する。
【０１０７】
図２２を参照して、先ずダイシングソー４６を用いてハーフスクライブを行うことにより、窪み部１４Ａを形成する。図２２（Ａ）は本工程の概要を示す斜視図であり、図２２（Ｂ）（Ｃ）（Ｄ）は刃先の形状が異なるダイシングソー４６を用いてハーフスクライブを行う状態を示す断面図である。
【０１０８】
図２２（Ａ）を参照して、本工程に投入されたウェハ４５には、受光素子または発光素子を含む個々の回路がマトリックス状に形成されえおり、各回路の境界に対応するダイシングラインＤに沿ってハーフスクライブを行う。
【０１０９】
図２２（Ｂ）を参照して、ここでは、平坦な刃先を有するダイシングソー４６Ａを用いてハーフスクライブを行っている。従って、窪み部１４Ａの断面形状は、同図右側に示すように、側面が直角に成る。
【０１１０】
図２２（Ｃ）を参照して、ここでは、刃先の両端に傾斜部を有するダイシングソー４６Ａを用いてハーフスクライブを行っている。従って、窪み部１４Ａの断面形状は、同図右側に示すように、側面が傾斜に形成される。
【０１１１】
図２２（Ｄ）を参照して、ここでは、刃先の両端が曲線形状を有するダイシングソー４６Ａを用いてハーフスクライブを行っている。従って、窪み部１４Ａの断面形状は、同図右側に示すように、曲線を描くように成る。
【０１１２】
次に、図２３を参照して、ウェハ４５の表面に形成された回路と電気的に接続されたメタル配線１４Ｂを、窪み部１４Ａに設ける。メタル配線１４Ｂの材料としては、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、電界メッキ、無電界メッキまたは焼結等により被覆される
次に、図２４を参照して、ウェハ４５の表面に形成された各回路を保護するために、各回路の上部に被覆層１２を張り合わせる。被覆層１２のメタル配線１４Ｂに対応する箇所は、メタル配線１４Ｂと干渉しないように加工が施されている。また、被覆層１２の張り合わせは、エポキシ樹脂等の接着剤を用いて行われる。
【０１１３】
次に、図２５を参照して、ダイシングソー４７を用いて全体スクライブを行うことにより、各光半導体素子１４を分離する。ここでは、窪み部１４Ａの中央部の、ウェハ４５の残りの厚み部分およびメタル配線１４Ｂを、ダイシングソー４７により切断している。ここで用いるダイシングソー４７は、先述したダイシングソー４６よりも幅が狭いものが用いられる。上記の工程により、本実施の形態に係る光半導体素子１４が製造される。
【０１１４】
（第７の実施の形態）
図２６および図２７を参照して、本実施の形態に係る光半導体装置１０Ｆの構成および製造方法を説明する。光半導体装置１０Ｆは、受光部または発光部を有する光半導体素子１４と、光半導体素子１４の表面を被覆する被覆層１２と、光半導体素子１４と電気的に接続された半導体素子１７と、半導体素子１７と電気的に接続されて外部との電気信号の入出力を行う外部電極と、光半導体素子１４および半導体素子１７を封止する封止樹脂１３とを具備し、被覆層１２が封止樹脂１３から露出する構成と成っている。外部電極としては、例えば、一端が封止樹脂１７から露出するリード等を外部電極として採用することができる。
【０１１５】
上記したように、本実施の形態に係る光半導体装置１０Ｆの基本的な構成は、第１の実施の形態で説明したものと同様であり、相違点は、光半導体素子１４と電気的に接続された半導体素子１７を有することにある。更に、貫通電極１４Ｅを介して両者の電気的接続は行われている。
【０１１６】
図２６（Ａ）を参照して、光半導体素子１４は、その表面から裏面まで貫通するように形成された貫通電極１４Ｅを有し、貫通電極１４Ｅを介して半導体素子１７と電気的に接続されている。
【０１１７】
貫通電極１４Ｅは、光半導体素子１４の表面に形成された電気回路と電気的に接続されており、貫通孔に銅等の金属が埋め込まれることにより形成されている。ここでは、光半導体素子１４の表面の中央部付近に受光素子または発光素子を含む電気回路が構成され、この電気回路と接続された貫通電極１４Ｅが周辺部に形成されている。そして、光半導体素子１４の裏面に露出する貫通電極１４Ｅには、バンプ電極１４Ｆが形成されている。
【０１１８】
半導体素子１７は、その上部に光半導体素子１４が固着されている。そして、光半導体素子１４が有する貫通電極１４Ｅに対応した箇所に、第１のパッド１７Ａが設けられている。第１のパッド１７Ａは半導体素子１７の表面に形成された電気回路と接続されている。また、外部との接続を行う第２のパッド１７Ｂが、半導体素子１１表面の周辺部に設けられている。ここでは、外部電極を構成するリード１１と第２のパッド１７Ｂとが、金属細線１５を介して電気的に接続されている。半導体素子１７に構成される電気回路としては、第１の実施の形態で説明したように、光半導体素子１４により得られる信号の処理等を行う回路を採用することができる。また、半導体素子１７は、ランド１６上に固着されている。
【０１１９】
図２６（Ｂ）を参照して、ここでは、リード１１と半導体素子１７とが直に接続されている。リード１１の一端は、封止樹脂１３の裏面から露出して外部電極を形成している。そして、リード１１の他端は、半導体素子１７の周辺部に設けた第２のパッド１７Ｂに半田等のロウ材を介して直に接続されている。この様なリード１１の接続構造により、半導体素子１７は機械的にリード１１に固着されている。従って、ランド１６を省いて全体の装置を構成することも可能である。
【０１２０】
図２７を参照して、ここでは、半導体素子１７の周辺部に設けた第２のパッド１７Ｂが、基板５２に接続されている。具体的には、光半導体素子１４が収納できる程度以上の大きさの開口部５３が基板５２に設けられている。開口部５３の周辺部には、第２のパッド１７Ｂの位置に対応した導電路５２Ａのパッド部が備えられている。そして、半導体素子１７の第２のパッド１７Ｂと導電路５２Ａとが半田等のロウ材により接続されている。半導体素子１７と光半導体素子１４との接続構造は、図２６に示したものと同様である。また、導電路５２Ａは、基板５２を貫通してその反対面まで延在しても良い。
【０１２１】
充填樹脂１３Ａは、光半導体素子１４と開口部５３との間隙や、半導体素子１７と光半導体素子１４との間隙に充填されている。更に、被覆層１２の側面部を保護するように充填樹脂１３Ａが形成されても良い。また、封止樹脂１３は、半導体素子１７を被覆するように形成されている。
【０１２２】
図２８を参照して、他の形態の光半導体装置１０Ｆの構成を説明する。同図に示す光半導体装置１０Ｆの基本的な構成は、図２６に示したものと同様であり、主な相違点は、リード１１に替えて導電パターン２１を有していることにある。この相違点を中心に光半導体装置１０Ｆの構成を以下に詳述する。
【０１２３】
上部に光半導体素子１４が載置された半導体素子１７は、ランド状の第１の導電パターン２１Ａに固着されている。また、第１の導電パターン２１Ａを囲むように、第２の導電パターン２１Ｂが形成されており、第１の導電パターン２１Ａと第２の導電パターン２１Ｂとは金属細線１５により接続されている。封止樹脂３１が充填された分離溝２４により、各導電パターン２１は電気的に分離されている。
【０１２４】
封止樹脂１３により、光半導体素子１４、半導体素子１７、導電パターン２１および金属細線１５が封止されている。そして、導電パターン２１の裏面は封止樹脂１３から露出している。また、外部電極２３が形成される箇所以外の光半導体装置１０Ｆの裏面は、被覆樹脂２２により被覆されている。更にまた、外部電極２３が形成される面に対向する面の封止樹脂１３から、被覆層１２が露出している。
【０１２５】
上記した光半導体装置１０Ｆでは、光半導体素子１４に設けた貫通電極１４Ｅにより、光半導体素子１４と半導体素子１７とが電気的に接続されていることから、金属細線で両者が接続された場合と比較すると高速で動作することができる。
【０１２６】
上記の説明では、本発明に斯かる光半導体装置およびその製造方法ついて説明を行ったが、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。具体的には、図２等を参照して、光半導体素子１４とリード１１とは金属細線１５を介して接続されているが、バンプ等の他の接続手段で両者を接続することも可能である。即ち、ＩＬＢ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）を用いて、光半導体素子１４とリード１１との接続を行うことができる。
【０１２７】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【０１２８】
本発明の光半導体装置によれば、光半導体素子１４の上面を被覆する被覆層１２を、封止樹脂１３から露出させることができる。従って、透明樹脂により全体が封止されていた従来例と比較すると、封止樹脂１３は薄く形成することが可能であり、装置全体の厚みを薄くすることができる。更に、被覆層１２を介して光半導体素子１４が外部に露出していることから、光半導体素子１４が受光素子である場合は、外部から入力する光信号の減衰を抑止して受光することができる。また、光半導体素子１４が発光素子である場合は、発光する光信号の減衰を抑止することができる。
【０１２９】
更に、フィラーが混入された遮光性の封止樹脂を用いて光半導体装置１０は構成されている。このことにより、機械的強度および耐湿性に優れた光半導体装置を構成することができる。
【０１３０】
本発明の光半導体装置の製造方法によれば、被覆層１２の上部をシート５１でカバーした後に、封止樹脂１３による封止を行っている。また、接着剤によりシート５１は被覆層１２に貼り付けられている。従って、モールド封止の工程で、被覆層１２の表面に封止樹脂１３が付着するのを防止することができる。
【図面の簡単な説明】
【図１】本発明の光半導体装置を説明する斜視図（Ａ）、裏面図（Ｂ）である。
【図２】本発明の光半導体装置を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図３】本発明の光半導体装置を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図４】本発明の光半導体装置の製造方法を説明する平面図である。
【図５】本発明の光半導体装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。
【図６】本発明の光半導体装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。
【図７】本発明の光半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図８】本発明の光半導体装置を説明する斜視図（Ａ）、裏面図（Ｂ）である。
【図９】本発明の光半導体装置を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図１０】本発明の光半導体装置の製造方法を説明する断面図である。
【図１１】本発明の光半導体装置を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１２】本発明の光半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１３】本発明の光半導体装置を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１４】本発明の光半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１５】本発明の光半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１６】本発明の光半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図１７】本発明の光半導体装置を説明する斜視図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図１８】本発明の光半導体装置を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１９】本発明の光半導体装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。
【図２０】本発明の光半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）、断面図（Ｄ）である。
【図２１】本発明の光半導体装置に内蔵される光半導体素子を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図２２】本発明の光半導体装置に内蔵される光半導体素子の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）、断面図（Ｃ）、断面図（Ｄ）である。
【図２３】本発明の光半導体装置に内蔵される光半導体素子の製造方法を説明する断面図である。
【図２４】本発明の光半導体装置に内蔵される光半導体素子の製造方法を説明する断面図である。
【図２５】本発明の光半導体装置に内蔵される光半導体素子の製造方法を説明する断面図である。
【図２６】本発明の光半導体装置を説明する断面図（Ａ）、断面図（Ｂ）である。
【図２７】本発明の光半導体装置を説明する断面図である。
【図２８】本発明の光半導体装置を説明する断面図である。
【図２９】従来の光半導体装置を説明する平面図（Ａ）、断面図（Ｂ）である。
【符号の説明】
１０Ａ〜１０Ｆ 光半導体装置
１１ リード
１２ 被覆層
１３ 封止樹脂
１４ 光半導体素子
１５ 金属細線
１６ ランド
１７ 半導体素子
１８ 被覆樹脂
１９ 外部電極
２０ 導電路
２１Ａ、２１Ｂ 導電パターン
２２ 被覆樹脂
２３ 外部電極
２４ 分離溝
２５ 筐体
２６ 透明樹脂
２７ 空洞部

Claims (35)

  1. 受光部または発光部を有する光半導体素子が封止樹脂により封止された光半導体装置に於いて、
    前記光半導体素子の表面を被覆する被覆層が前記封止樹脂の表面から露出することを特徴とする光半導体装置。
  2. 前記被覆層は、透明な部材から成ることを特徴とする請求項１記載の光半導体装置。
  3. 外部との電気信号の入出力を行う外部電極を具備し、前記外部電極は前記被覆層が露出する面に対向する面に設けられることを特徴とする請求項１記載の光半導体装置。
  4. 外部との電気信号の入出力を行う外部電極を具備し、前記外部電極は前記被覆層が露出する面と同一の面に設けられることを特徴とする請求項１記載の光半導体装置。
  5. 前記封止樹脂は、遮光性の樹脂であることを特徴とする請求項１記載の光半導体装置。
  6. 受光部または発光部を有する光半導体素子と、前記光半導体素子の表面を被覆する被覆層と、前記光半導体素子が固着されるランドと、金属細線を介して前記光半導体素子と電気的に接続され外部電極を形成するリードと、前記光半導体素子、前記金属細線、前記ランドおよび前記リードを封止する封止樹脂とを具備し、
    前記被覆層が前記封止樹脂から露出することを特徴とする光半導体装置。
  7. 前記外部電極は、前記被覆層が露出する面に対向する面に設けられることを特徴とする請求項６記載の光半導体装置。
  8. 前記外部電極は、前記被覆層が露出する面と同一の面に設けられることを特徴とする請求項６記載の光半導体装置。
  9. 前記封止樹脂は、遮光性の樹脂であることを特徴とする請求項６記載の光半導体装置。
  10. 前記光半導体素子の周辺部には窪み部が設けられ、前記窪み部に前記金属細線が接続されることを特徴とする請求項６記載の光半導体装置。
  11. 前記被覆層は、透明な部材から成ることを特徴とする請求項１記載の光半導体装置。
  12. 受光部または発光部を有する光半導体素子と、前記光半導体素子の表面を被覆する被覆層と、表面に導電路が形成され且つ前記光半導体素子が載置される実装基板と、前記光半導体素子と前記導電路とを電気的に接続する金属細線と、前記光半導体素子および前記金属細線を封止する封止樹脂とを具備し、
    前記被覆層が前記封止樹脂から露出することを特徴とする光半導体装置。
  13. 前記封止樹脂は、遮光性の樹脂であることを特徴とする請求項１２記載の光半導体装置。
  14. 前記光半導体素子の周辺部には窪み部が設けられ、前記窪み部に前記金属細線が接続されることを特徴とする請求項１２記載の光半導体装置。
  15. 前記被覆層は、透明な部材から成ることを特徴とする請求項１２記載の光半導体装置。
  16. 受光部または発光部を有する光半導体素子と、前記光半導体素子の表面を被覆する被覆層と、分離溝により離間され且つ前記光半導体素子が上部に固着された導電パターンと、前記導電パターンの裏面を露出させて前記光半導体素子および前記導電パターンを被覆し且つ前記分離溝に充填された封止樹脂とを具備し、
    前記被覆層が前記封止樹脂から露出することを特徴とする光半導体装置。
  17. 前記導電パターンは、前記被覆層が露出する面に対向する面に露出することを特徴とする請求項１６記載の光半導体装置。
  18. 前記封止樹脂は、遮光性の樹脂であることを特徴とする請求項１６記載の光半導体装置。
  19. 前記光半導体素子の周辺部には窪み部が設けられ、前記窪み部に前記金属細線が接続されることを特徴とする請求項１６記載の光半導体装置。
  20. 前記被覆層は、透明な部材から成ることを特徴とする請求項１６記載の光半導体装置。
  21. 受光部または発光部を有する光半導体素子と、
    前記光半導体素子の下方に設けられ且つ前記光半導体素子と金属細線を介して接続された外部電極と、
    透明な材料から成る被覆層が上部に設けられ且つ内部に前記光半導体素子および前記金属細線が収納される筐体と、
    前記筐体の内部と前記光半導体素子との間の間隙に充填された透明樹脂とを具備することを特徴とする光半導体装置。
  22. 前記被覆層の平面的な大きさは、前記光半導体素子と同等に形成されることを特徴とする請求項２１記載の光半導体装置。
  23. 受光部または発光部を有する光半導体素子を封止樹脂で封止する工程を具備する光半導体装置の製造方法に於いて、
    前記光半導体素子の表面を被覆する被覆層の上面をシートで保護してから、前記封止樹脂の封止を行うことで、前記被覆層を前記封止樹脂から露出させることを特徴とする光半導体装置の製造方法。
  24. 前記封止の工程はモールド金型を用いて行い、前記シートの一方の面は前記被覆層に当接し、前記シートの他方の面は前記モールド金型の内壁に当接することを特徴とする請求項２３記載の光半導体装置の製造方法。
  25. 前記モールド金型は上金型および下金型からなり、前記上金型または前記下金型のどちらかの内壁の殆どに前記シートを貼り付けて、前記封止の工程を行うことを特徴とする請求項２４記載の光半導体装置の製造方法。
  26. 導電部材から成る基板を加工し、前記基板にランドおよびリードを設ける工程と、
    前記基板の下面を第１のシートに貼り付ける工程と、
    光半導体素子の表面を被覆層でカバーする行程と、
    前記光半導体素子を前記基板の前記ランドに固着する工程と、
    前記被覆層の上面を第２のシートで保護する工程と、
    前記基板の前記ランド、前記リードおよび前記光半導体素子を封止樹脂により封止する工程とを具備することを特徴とする光半導体装置の製造方法。
  27. 前記封止の工程はモールド金型を用いて行い、前記第２のシートの一方の面は前記被覆層に当接し、前記第２のシートの他方の面は前記モールド金型の内壁に当接することを特徴とする請求項２６記載の光半導体装置の製造方法。
  28. 前記モールド金型は上金型および下金型からなり、前記上金型または前記下金型のどちらかの内壁の殆どに前記第２のシートを貼り付けて、前記封止の工程を行うことを特徴とする請求項２７記載の光半導体装置の製造方法。
  29. 導電箔の導電パターンとなる箇所を除いた領域に分離溝を形成することで導電パターンを形成する工程と、
    光半導体素子の表面を被覆層でカバーする行程と、
    前記光半導体素子を前記導電パターン上に固着する工程と、
    前記被覆層の上面をシートで保護する工程と、
    前記光半導体素子を被覆して前記分離溝に充填されるように封止樹脂を形成する工程と、
    前記各導電パターンを電気的に分離する工程とを具備することを特徴とする光半導体装置の製造方法。
  30. 前記封止の工程はモールド金型を用いて行い、前記シートの一方の面は前記被覆層に当接し、前記シートの他方の面は前記モールド金型の内壁に当接することを特徴とする請求項２９記載の光半導体装置の製造方法。
  31. 前記モールド金型は上金型および下金型からなり、前記上金型または前記下金型のどちらかの内壁の殆どに前記シートを貼り付けて、前記封止の工程を行うことを特徴とする請求項３０記載の光半導体装置の製造方法。
  32. 透明な材料から成る被覆層が上部に設けられた筐体を用意する工程と、
    光半導体素子の裏面に外部電極を形成して前記光半導体素子と前記外部電極とを金属細線で電気的に接続する工程と、
    透明樹脂で前記光半導体素子および前記金属細線を封止することにより、前記透明樹脂の外形を前記筐体の内部に即した形状にする工程と、
    前記透明樹脂を前記筐体の内部に嵌合させる工程とを具備することを特徴とする光半導体装置の製造方法。
  33. 受光部または発光部を有する光半導体素子と、前記光半導体素子の表面を被覆する被覆層と、前記光半導体素子と電気的に接続された半導体素子と、前記半導体素子と電気的に接続されて外部との電気信号の入出力を行う外部電極と、前記光半導体素子および前記半導体素子を封止する封止樹脂とを具備し、
    前記被覆層が前記封止樹脂から露出することを特徴とする光半導体装置。
  34. 前記光半導体素子は、その表面から裏面まで貫通するように形成された貫通電極を有し、前記貫通電極を介して前記半導体素子と電気的に接続されることを特徴とする請求項３３記載の光半導体装置。
  35. 前記半導体素子は、前記貫通電極と接続される第１のパッドを有し、前記第１のパッドよりも周辺部に前記外部電極と接続される第２のパッドを有することを特徴とする請求項３４記載の光半導体装置。
JP2003086383A 2003-02-28 2003-03-26 光半導体装置およびその製造方法 Pending JP2004319530A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003086383A JP2004319530A (ja) 2003-02-28 2003-03-26 光半導体装置およびその製造方法
TW093103018A TWI233191B (en) 2003-02-28 2004-02-10 Semiconductor device and method for preparing the same
KR1020040011369A KR100810313B1 (ko) 2003-02-28 2004-02-20 반도체 장치 및 그 제조 방법
US10/787,614 US7183589B2 (en) 2003-02-28 2004-02-26 Semiconductor device with a resin-sealed optical semiconductor element
CNB2004100072063A CN100423276C (zh) 2003-02-28 2004-02-27 半导体装置及其制造方法
US11/549,528 US7566588B2 (en) 2003-02-28 2006-10-13 Semiconductor device with a resin-sealed optical semiconductor element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003052319 2003-02-28
JP2003086383A JP2004319530A (ja) 2003-02-28 2003-03-26 光半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009279617A Division JP2010093285A (ja) 2003-02-28 2009-12-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004319530A true JP2004319530A (ja) 2004-11-11

Family

ID=32992922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003086383A Pending JP2004319530A (ja) 2003-02-28 2003-03-26 光半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US7183589B2 (ja)
JP (1) JP2004319530A (ja)
KR (1) KR100810313B1 (ja)
CN (1) CN100423276C (ja)
TW (1) TWI233191B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179718A (ja) * 2004-12-22 2006-07-06 Sony Corp 青色光学素子パッケージ及び光学素子パッケージの製造方法
JP2009094246A (ja) * 2007-10-05 2009-04-30 Rohm Co Ltd 半導体装置
US7638887B2 (en) 2005-01-07 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and fabrication method thereof
JP2011049253A (ja) * 2009-08-25 2011-03-10 Stanley Electric Co Ltd Ｌｅｄユニット及びその製造方法
JP2012104542A (ja) * 2010-11-08 2012-05-31 Toppan Printing Co Ltd Ｌｅｄ発光素子用リードフレーム及びそれを用いたｌｅｄパッケージ、およびその製造方法
JP2016115870A (ja) * 2014-12-17 2016-06-23 新光電気工業株式会社 半導体装置及びその製造方法
JP2017103302A (ja) * 2015-11-30 2017-06-08 Ｓｈマテリアル株式会社 多列型ｌｅｄ用リードフレーム、並びにｌｅｄパッケージ及び多列型ｌｅｄ用リードフレームの製造方法
JP2020021856A (ja) * 2018-08-02 2020-02-06 日亜化学工業株式会社 発光装置の製造方法及び発光装置
JP2020031212A (ja) * 2018-08-23 2020-02-27 弘凱光電（深セン）有限公司 発光モジュール及び発光ストリング装置

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US20060091126A1 (en) * 2001-01-31 2006-05-04 Baird Brian W Ultraviolet laser ablative patterning of microstructures in semiconductors
US6995462B2 (en) * 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
JP2005159296A (ja) * 2003-11-06 2005-06-16 Sharp Corp オプトデバイスのパッケージ構造
DE10353679A1 (de) * 2003-11-17 2005-06-02 Siemens Ag Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
US6905910B1 (en) * 2004-01-06 2005-06-14 Freescale Semiconductor, Inc. Method of packaging an optical sensor
US20090026567A1 (en) * 2004-07-28 2009-01-29 Industrial Technology Research Institute Image sensor package structure and method for fabricating the same
US7593683B2 (en) * 2004-10-12 2009-09-22 Samsung Electronics Co., Ltd. Paper arranging device, and electrophotographic image forming apparatus with the same
GB0504379D0 (en) * 2005-03-03 2005-04-06 Melexis Nv Low profile overmoulded semiconductor package with transparent lid
WO2006101270A1 (en) * 2005-03-25 2006-09-28 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
EP1861880B1 (en) * 2005-03-25 2012-06-20 FUJIFILM Corporation Method of manufacturing solid state imaging device
TWI281240B (en) * 2005-05-13 2007-05-11 Advanced Semiconductor Eng A method and package for packaging an image sensor
JP4890804B2 (ja) * 2005-07-19 2012-03-07 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4762627B2 (ja) * 2005-07-25 2011-08-31 オリンパス株式会社 撮像装置および撮像装置の製造方法
JP4890819B2 (ja) * 2005-09-02 2012-03-07 富士通セミコンダクター株式会社 半導体装置の製造方法およびウェハ
JP2007142042A (ja) * 2005-11-16 2007-06-07 Sharp Corp 半導体パッケージとその製造方法，半導体モジュール，および電子機器
CN100468665C (zh) * 2005-12-02 2009-03-11 鸿富锦精密工业（深圳）有限公司 影像感测晶片封装制程
CN100562068C (zh) * 2005-12-02 2009-11-18 鸿富锦精密工业（深圳）有限公司 数码相机模组制作方法
JP2007188909A (ja) * 2005-12-14 2007-07-26 Fujifilm Corp 固体撮像装置及びその製造方法
JP5010244B2 (ja) 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2007165696A (ja) 2005-12-15 2007-06-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR101210090B1 (ko) * 2006-03-03 2012-12-07 엘지이노텍 주식회사 금속 코어 인쇄회로기판 및 이를 이용한 발광 다이오드패키징 방법
US7494900B2 (en) * 2006-05-25 2009-02-24 Electro Scientific Industries, Inc. Back side wafer dicing
US7468556B2 (en) * 2006-06-19 2008-12-23 Lv Sensors, Inc. Packaging of hybrid integrated circuits
KR100785744B1 (ko) * 2006-10-23 2007-12-18 크루셜텍 (주) 광 포인팅 장치의 이미지 센서 패키징 방법
CN101536201A (zh) * 2006-11-17 2009-09-16 3M创新有限公司 具有光学提取器的平面化发光二极管
CN101536202A (zh) * 2006-11-17 2009-09-16 3M创新有限公司 高效发光制品以及形成该高效发光制品的方法
JP5077342B2 (ja) * 2007-03-16 2012-11-21 オムロン株式会社 光伝送路パッケージ、光伝送モジュール、電子機器、および、光伝送モジュールの製造方法
US7675131B2 (en) * 2007-04-05 2010-03-09 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabricating the same
CN101286520A (zh) * 2007-04-10 2008-10-15 鸿富锦精密工业（深圳）有限公司 影像感测晶片封装结构及其封装方法
JP5301108B2 (ja) 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
KR20100028555A (ko) * 2007-07-03 2010-03-12 코니카 미놀타 옵토 인코포레이티드 촬상 장치의 제조 방법, 촬상 장치 및 광학 소자
JP2009032929A (ja) 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8270177B2 (en) * 2007-07-27 2012-09-18 Renesas Electronics Corporation Electronic device and method for manufacturing electronic device
DE102008011153B4 (de) 2007-11-27 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Anordnung mit mindestens zwei lichtemittierenden Halbleiterbauelementen
JP5393107B2 (ja) * 2007-12-25 2014-01-22 日東電工株式会社 シリコーン樹脂組成物
EP2075277A3 (en) * 2007-12-25 2012-11-07 Nitto Denko Corporation Silicone resin composition
DE102008014927A1 (de) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von strahlungsemittierenden Bauelementen und strahlungsemittierendes Bauelement
JP2009245893A (ja) * 2008-03-31 2009-10-22 Toshiba Corp 発光装置封止構造及びその製造方法
JP5388673B2 (ja) * 2008-05-07 2014-01-15 パナソニック株式会社 電子部品
JP2009302221A (ja) * 2008-06-12 2009-12-24 Nec Electronics Corp 電子装置及びその製造方法
JP2010062232A (ja) * 2008-09-02 2010-03-18 Nec Electronics Corp 素子の機能部を露出させた半導体装置の製造方法
JP2010166021A (ja) * 2008-12-18 2010-07-29 Panasonic Corp 半導体装置及びその製造方法
US8329290B2 (en) * 2008-12-22 2012-12-11 Nitto Denko Corporation Silicone resin composition
DE102009022901A1 (de) * 2009-05-27 2010-12-02 Osram Opto Semiconductors Gmbh Optoelektronisches Modul und Verfahren zur Herstellung eines optoelektronischen Moduls
JP2011205068A (ja) * 2010-03-01 2011-10-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2011210808A (ja) * 2010-03-29 2011-10-20 Casio Computer Co Ltd 半導体構成体及び半導体装置
JP5620698B2 (ja) * 2010-03-29 2014-11-05 株式会社テラプローブ 半導体構成体及び半導体構成体の製造方法
DE102010024864B4 (de) 2010-06-24 2021-01-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
TWI508545B (zh) * 2010-08-13 2015-11-11 Hon Hai Prec Ind Co Ltd 影像感測模組及相機模組
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
JP2013118230A (ja) * 2011-12-01 2013-06-13 Canon Inc 固体撮像装置
DE102011056810B4 (de) * 2011-12-21 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement
DE102012102421A1 (de) * 2012-03-21 2013-09-26 Osram Opto Semiconductors Gmbh Deckplatte, optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US9266192B2 (en) 2012-05-29 2016-02-23 Electro Scientific Industries, Inc. Method and apparatus for processing workpieces
JP5941787B2 (ja) * 2012-08-09 2016-06-29 日立オートモティブシステムズ株式会社 パワーモジュールおよびパワーモジュールの製造方法
TWI540709B (zh) * 2012-12-28 2016-07-01 群豐科技股份有限公司 光電封裝體及其製造方法
KR20140096722A (ko) * 2013-01-29 2014-08-06 엘지이노텍 주식회사 램프 유닛
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9368423B2 (en) * 2013-06-28 2016-06-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using substrate with conductive posts and protective layers to form embedded sensor die package
DE102013215246A1 (de) * 2013-08-02 2015-02-05 Robert Bosch Gmbh Elektronikmodul mit Leiterplatten und anspritzbarem Kunststoff-Dichtring, insbesondere für ein Kfz-Getriebesteuergerät, und Verfahren zum Fertigen desselben
JP6116437B2 (ja) * 2013-08-13 2017-04-19 オリンパス株式会社 固体撮像装置およびその製造方法、ならびに撮像装置
DE102014111945A1 (de) * 2014-05-19 2015-11-19 Zentrum Mikroelektronik Dresden Ag Funktionseinheit mit strahlungsundurchlässigen Mitteln
CN105468179A (zh) * 2014-08-12 2016-04-06 深圳莱宝高科技股份有限公司 一种面板装置
US10243165B2 (en) * 2014-11-28 2019-03-26 Pioneer Corporation Light-emitting device
TWI531980B (zh) * 2015-01-19 2016-05-01 致伸科技股份有限公司 感測裝置之製造方法
KR102515285B1 (ko) * 2017-12-27 2023-03-30 삼성전자주식회사 디스플레이 장치
US10418294B1 (en) * 2018-05-15 2019-09-17 Texas Instruments Incorporated Semiconductor device package with a cap to selectively exclude contact with mold compound
KR20210098452A (ko) * 2018-12-04 2021-08-10 하리마카세이 가부시기가이샤 하드 코트층 부가 몰드 수지 및 그의 제조 방법
US20210050459A1 (en) * 2019-08-13 2021-02-18 Texas Instruments Incorporated Integrated filter optical package
KR102531703B1 (ko) * 2021-09-15 2023-05-12 해성디에스 주식회사 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법, 반도체 패키지
CN114864568A (zh) * 2022-04-24 2022-08-05 弘凯光电(江苏)有限公司 封装结构及显示装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62102548A (ja) * 1985-10-30 1987-05-13 Toshiba Corp 樹脂封止型半導体装置の製造方法
JPH0321859U (ja) * 1989-07-12 1991-03-05
JPH05198722A (ja) * 1992-01-21 1993-08-06 Mitsubishi Electric Corp 半導体装置
JP2000156460A (ja) * 1998-11-20 2000-06-06 Mitsui High Tec Inc 半導体装置
JP2000164803A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2000252311A (ja) * 1999-03-04 2000-09-14 Apic Yamada Corp 樹脂封止装置
JP2001009863A (ja) * 1999-06-30 2001-01-16 Rhythm Watch Co Ltd Ｉｃ及びｃｏｂの２色樹脂封止方法
JP2001308258A (ja) * 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
JP2001351997A (ja) * 2000-06-09 2001-12-21 Canon Inc 受光センサーの実装構造体およびその使用方法
JP2002151747A (ja) * 2001-09-03 2002-05-24 Nichia Chem Ind Ltd 発光ダイオード及びその形成方法
JP2002158326A (ja) * 2000-11-08 2002-05-31 Apack Technologies Inc 半導体装置、及び製造方法
JP2002198470A (ja) * 2000-12-05 2002-07-12 Greatek Electronics Inc Ｉｃパッケージング構造
JP2002280403A (ja) * 2001-03-19 2002-09-27 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264393A (en) * 1988-11-25 1993-11-23 Fuji Photo Film Co., Ltd. Solid state image pickup device and method of manufacturing the same
US5122861A (en) * 1988-11-25 1992-06-16 Fuji Photo Film Co., Ltd. Solid state image pickup device having particular package structure
EP0645950B1 (en) * 1993-09-21 1998-09-02 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
NL9400766A (nl) * 1994-05-09 1995-12-01 Euratec Bv Werkwijze voor het inkapselen van een geintegreerde halfgeleiderschakeling.
US5846477A (en) * 1994-12-08 1998-12-08 Nitto Denko Corporation Production method for encapsulating a semiconductor device
KR0148733B1 (ko) * 1995-04-27 1998-08-01 문정환 고체 촬상 소자용 패키지 및 그 제조방법
KR19990036077A (ko) * 1995-08-02 1999-05-25 모리 가즈히로 고체 촬상 장치 및 그 제조 방법
JP4024335B2 (ja) * 1996-01-26 2007-12-19 ハリス コーポレイション 集積回路のダイを露出させる開口部を有する集積回路装置とその製造方法
US5956415A (en) * 1996-01-26 1999-09-21 Harris Corporation Enhanced security fingerprint sensor package and related methods
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
JPH10256473A (ja) * 1997-03-10 1998-09-25 Sanyo Electric Co Ltd 半導体装置
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
JP3548023B2 (ja) * 1998-12-03 2004-07-28 三洋電機株式会社 半導体装置
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
EP1240808B1 (en) 1999-12-17 2003-05-21 Osram Opto Semiconductors GmbH Encapsulation for organic led device
US6492699B1 (en) * 2000-05-22 2002-12-10 Amkor Technology, Inc. Image sensor package having sealed cavity over active area
US6503780B1 (en) * 2000-07-05 2003-01-07 Amkor Technology, Inc. Wafer scale image sensor package fabrication method
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US6635941B2 (en) * 2001-03-21 2003-10-21 Canon Kabushiki Kaisha Structure of semiconductor device with improved reliability
KR100784103B1 (ko) * 2001-04-28 2007-12-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US20030034124A1 (en) * 2001-06-19 2003-02-20 Yasuhiro Sugaya Dielectric resonator, dielectric filter and method of producing the same, filter device combined to a transmit-receive antenna and communication apparatus using the same
US6900531B2 (en) * 2002-10-25 2005-05-31 Freescale Semiconductor, Inc. Image sensor device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62102548A (ja) * 1985-10-30 1987-05-13 Toshiba Corp 樹脂封止型半導体装置の製造方法
JPH0321859U (ja) * 1989-07-12 1991-03-05
JPH05198722A (ja) * 1992-01-21 1993-08-06 Mitsubishi Electric Corp 半導体装置
JP2000156460A (ja) * 1998-11-20 2000-06-06 Mitsui High Tec Inc 半導体装置
JP2000164803A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2000252311A (ja) * 1999-03-04 2000-09-14 Apic Yamada Corp 樹脂封止装置
JP2001009863A (ja) * 1999-06-30 2001-01-16 Rhythm Watch Co Ltd Ｉｃ及びｃｏｂの２色樹脂封止方法
JP2001308258A (ja) * 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
JP2001351997A (ja) * 2000-06-09 2001-12-21 Canon Inc 受光センサーの実装構造体およびその使用方法
JP2002158326A (ja) * 2000-11-08 2002-05-31 Apack Technologies Inc 半導体装置、及び製造方法
JP2002198470A (ja) * 2000-12-05 2002-07-12 Greatek Electronics Inc Ｉｃパッケージング構造
JP2002280403A (ja) * 2001-03-19 2002-09-27 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP2002151747A (ja) * 2001-09-03 2002-05-24 Nichia Chem Ind Ltd 発光ダイオード及びその形成方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179718A (ja) * 2004-12-22 2006-07-06 Sony Corp 青色光学素子パッケージ及び光学素子パッケージの製造方法
US7638887B2 (en) 2005-01-07 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and fabrication method thereof
US8685834B2 (en) 2005-01-07 2014-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Fabrication method of package structure with simplified encapsulation structure and simplified wiring
JP2009094246A (ja) * 2007-10-05 2009-04-30 Rohm Co Ltd 半導体装置
JP2011049253A (ja) * 2009-08-25 2011-03-10 Stanley Electric Co Ltd Ｌｅｄユニット及びその製造方法
JP2012104542A (ja) * 2010-11-08 2012-05-31 Toppan Printing Co Ltd Ｌｅｄ発光素子用リードフレーム及びそれを用いたｌｅｄパッケージ、およびその製造方法
JP2016115870A (ja) * 2014-12-17 2016-06-23 新光電気工業株式会社 半導体装置及びその製造方法
JP2017103302A (ja) * 2015-11-30 2017-06-08 Ｓｈマテリアル株式会社 多列型ｌｅｄ用リードフレーム、並びにｌｅｄパッケージ及び多列型ｌｅｄ用リードフレームの製造方法
JP2020021856A (ja) * 2018-08-02 2020-02-06 日亜化学工業株式会社 発光装置の製造方法及び発光装置
JP2020031212A (ja) * 2018-08-23 2020-02-27 弘凱光電（深セン）有限公司 発光モジュール及び発光ストリング装置

Also Published As

Publication number Publication date
KR100810313B1 (ko) 2008-03-04
TWI233191B (en) 2005-05-21
KR20040077472A (ko) 2004-09-04
US7566588B2 (en) 2009-07-28
US7183589B2 (en) 2007-02-27
CN1532938A (zh) 2004-09-29
CN100423276C (zh) 2008-10-01
US20070069232A1 (en) 2007-03-29
TW200425435A (en) 2004-11-16
US20040188699A1 (en) 2004-09-30

Similar Documents

Publication Publication Date Title
JP2004319530A (ja) 光半導体装置およびその製造方法
KR102472566B1 (ko) 반도체 패키지
CN109246348B (zh) 镜头模组及其封装方法、电子设备
US8194162B2 (en) Imaging device
EP1473776A2 (en) Solid-state imaging device and method for producing the same
JP2009099680A (ja) 光学デバイスおよびその製造方法
CN101159279A (zh) 半导体摄像元件及其制法、半导体摄像元件模块及装置
TWI605280B (zh) Electronic module
JP2005079536A (ja) 固体撮像装置の製造方法
JP2004363400A (ja) 半導体装置およびその製造方法
JP2019067872A (ja) 回路基板及び回路モジュール
CN111477693A (zh) 光学芯片封装结构及其封装方法、光电装置
CN112020771A (zh) 电子元件安装用基板、电子装置以及电子模块
US20110083322A1 (en) Optical device and method for manufacturing the same
JP2010093285A (ja) 半導体装置の製造方法
JP2009111334A (ja) 光学デバイスおよびその製造方法、並びに半導体デバイス
JP3193780B2 (ja) 反射型光結合装置の製造方法
JP4196937B2 (ja) 光学装置
JP4292383B2 (ja) 光デバイスの製造方法
JP4147171B2 (ja) 固体撮像装置およびその製造方法
TWI785195B (zh) 半導體裝置
JP2019040903A (ja) 回路基板及び半導体モジュール
CN212434647U (zh) 光学芯片封装结构及光电装置
JP2019129224A (ja) パッケージおよび電子装置
JP2006005612A (ja) 撮像モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100316