JP2019067872A - 回路基板及び回路モジュール - Google Patents

回路基板及び回路モジュール Download PDF

Info

Publication number
JP2019067872A
JP2019067872A JP2017190593A JP2017190593A JP2019067872A JP 2019067872 A JP2019067872 A JP 2019067872A JP 2017190593 A JP2017190593 A JP 2017190593A JP 2017190593 A JP2017190593 A JP 2017190593A JP 2019067872 A JP2019067872 A JP 2019067872A
Authority
JP
Japan
Prior art keywords
reinforcing member
circuit board
substrate
main surface
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017190593A
Other languages
English (en)
Other versions
JP6800125B2 (ja
Inventor
杉山　裕一
Yuichi Sugiyama
裕一 杉山
宮崎　政志
Masashi Miyazaki
政志 宮崎
豊 秦
Yutaka Hata
豊 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017190593A priority Critical patent/JP6800125B2/ja
Priority to US16/143,356 priority patent/US10742855B2/en
Priority to CN201811153115.9A priority patent/CN109587929A/zh
Publication of JP2019067872A publication Critical patent/JP2019067872A/ja
Application granted granted Critical
Publication of JP6800125B2 publication Critical patent/JP6800125B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Die Bonding (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

【課題】素子が搭載される領域の平坦性を向上させた回路基板及び回路モジュールを提供する。【解決手段】本発明の一形態に係る回路基板は、可撓性配線基材と、補強部材と、第１多層配線層とを具備する。上記可撓性配線基材は、厚さ方向に直交する第１主面及び第２主面を有する第１端部と、上記第１端部とは反対側の第２の端部とを有する。上記補強部材は、板状であり、上記第１端部に埋設される。上記第１多層配線層は、上記第１端部の上記第１主面に設けられ、上記補強部材を露出させ素子を収容することが可能な凹部を有する。【選択図】図１

Description

本発明は、フレキシブル部とリジッド部とを有する回路基板及び回路モジュールに関する。
カメラ機能等を備えたモバイル機器のモジュール基板は、部品の多機能化、薄型化を実現するために、より一層の薄型化が求められている。中でも、メイン基板とモジュールとの接続にフレキシブル基板等を用いる場合、コネクタを用いる手法、モジュール基板とフレキシブル基板とを貼り合わせる手法が知られているが、実装面積の低下、モジュール全体の厚みが増すことが課題となっている。そのため、フレキシブル基板にリジッド部を設けた複合回路基板（リジッド−フレキシブル基板）の採用が進んでいる。
例えば、変形可能なフレキシブル部と、絶縁基材及び絶縁基材に形成された電気回路を含み、フレキシブル部が接続されたリジッド部と、絶縁基材の周縁部に形成され、絶縁基材に内部応力を加えると共に、絶縁基材よりも剛性の高い絶縁性樹脂から形成された補強部材とを備えた回路基板が開示されている（例えば、特許文献１参照）。
特開２０１１−１０８９２９号公報
しかしながら、リジッド部に、固体撮像素子等の半導体素子が搭載された場合、素子が搭載される領域の平坦性が良好でないと、例えば、固体撮像素子の光学的な調整が難しくなり、固体撮像素子を備えた回路基板の取り扱いが複雑になってしまう。
以上のような事情に鑑み、本発明の目的は、素子が搭載される領域の平坦性を向上させた回路基板及び回路モジュールを提供することにある。
上記目的を達成するため、本発明の一形態に係る回路基板は、可撓性配線基材と、補強部材と、第１多層配線層とを具備する。上記可撓性配線基材は、厚さ方向に直交する第１主面及び第２主面を有する第１端部と、上記第１端部とは反対側の第２の端部とを有する。上記補強部材は、板状であり、上記第１端部に埋設される。上記第１多層配線層は、上記第１端部の上記第１主面に設けられ、上記補強部材を露出させ素子を収容することが可能な凹部を有する。
このような回路基板であれば、可撓性配線基材の第１端部に板状の補強部材が埋設され、第１端部に補強部が形成される。第１多層配線層は、第１端部の第１主面に設けられる。第１多層配線層は、補強部材を露出させ素子を収容することが可能な凹部を有する。露出された補強部材が素子の下地となるため、素子が搭載される領域の平坦性に優れる。
上記の回路基板は、上記第１端部の上記第２主面に第２多層配線層をさらに具備してもよい。
このような回路基板であれば、第１端部の第２主面に第２多層配線層が設けられているため、補強部の強度がさらに増加する。また、配線数が増加する。
上記の回路基板においては、上記第１多層配線層は、上記補強部材の直上に配置されたボンディングパッドを含んでもよい。
このような回路基板であれば、ボンディングパッドが補強部材の直上に配置されているため、ボンディングパッドの下地の剛性が増している。これにより、ボンディングパッドにワイヤボンディングを施しても、ボンディングパッドが沈んだり、ずれたりしにくくなる。
上記の回路基板においては、上記凹部で露出された上記補強部材は、素子を搭載可能な平坦面を有してもよい。
このような回路基板であれば、補強部材が素子を搭載することが可能な平坦面を有しているため、素子が搭載される領域の平坦性に優れる。
上記の回路基板においては、上記凹部で露出された上記補強部材の表面に、導電性の層が形成されてもよい。
このような回路基板であれば、補強部材の表面に導電性層が形成されているために、補強部材が凹部で露出されても補強部材の表面が酸化しにくくなる。
上記目的を達成するため、本発明の一形態に係る回路モジュールは、上記回路基板と、半導体素子とを具備する。上記半導体素子は、上記凹部に収容され、上記補強部材にフェイスアップ方式で実装される。
このような回路モジュールであれば、可撓性配線基材の第１端部に板状の補強部材が埋設され、第１端部に補強部が形成される。第１多層配線層は、第１端部の第１主面に設けられる。第１多層配線層は、補強部材を露出させ素子を収容することが可能な凹部を有する。露出された補強部材が素子の下地となるため、素子が搭載される領域の平坦性に優れる。このため、補強部材に実装された半導体素子の光学的な精度が良好になる。
上記の回路モジュールにおいては、上記半導体素子は、導電性接合部材を介して上記補強部材上に実装されてもよい。
このような回路モジュールであれば、半導体素子が導電性接合部材を介して補強部材上に実装されているため、半導体素子の放熱性が増加する。
上記の回路モジュールにおいては、上記半導体素子は、固体撮像素子であってもよい。
このような回路モジュールであれば、半導体素子が固体撮像素子であるため、該回路モジュールが撮像モジュールとして機能する。
以上述べたように、本発明によれば、素子が搭載される領域の平坦性を向上させた回路基板及び回路モジュールが提供される。
第１実施形態に係る回路基板の構成を示す概略平面図である。 図（ａ）は、図１におけるＡ−Ａ線方向に沿った断面図である。図（ｂ）は、図１におけるＢ−Ｂ線方向に沿った断面図である。 回路基板の製造方法を説明する概略断面図である。 回路基板の製造方法を説明する概略断面図である。 回路基板の製造方法を説明する概略断面図である。 第２実施形態に係る回路基板の構成を示す概略平面図である。 第３実施形態に係る回路基板の構成を示す概略断面図である。
以下、図面を参照しながら、本発明の実施形態を説明する。各図面には、ＸＹＺ軸座標が導入される場合がある。各図においてＸ軸、Ｙ軸、及びＺ軸は、相互に直交する３軸方向を示しており、Ｚ軸方向は、回路基板の厚み方向に相当する。
（第１実施形態）
図１は、第１実施形態に係る回路基板の構成を示す概略平面図である。図２（ａ）は、図１におけるＡ−Ａ線方向に沿った断面図である。図２（ｂ）は、図１におけるＢ−Ｂ線方向に沿った断面図である。
［回路基板］
図１に示すように、回路基板１は、第１基板本体１０と、第２基板本体２０とを有する。第２基板本体２０は、第１基板本体１０を介して制御基板３０に接続されている。図１に例示される回路基板１は、第１基板本体１０、第２基板本体２０及び制御基板３０が一体的に構成されるが、第１基板本体１０及び第２基板本体２０と、制御基板３０とは別部品として構成されてもよい。
（第１基板本体）
第１基板本体１０は、可撓性配線基材１１の第２端部１１ｂを含む。ここで、第１基板本体１０のみを構成するのではなく、第２基板本体２０及び制御基板３０のそれぞれにも組み込まれた可撓性配線基材１１の構成について説明する。
可撓性配線基材１１は、例えば、Ｘ軸方向を長手方向とし、Ｙ軸方向を短手方向（幅方向）とする。可撓性配線基材１１は、第１端部１１ａと、第１端部１１ａに接続され、第１端部１１ａとは反対側の第２の端部１１ｂとを有する。第１端部１１ａは、主面１１ｕ（第１主面）及び主面１１ｄ（第２主面）を有する。第１端部１１ａは、主面１１ｕは、可撓性配線基材１１の上面であり、主面１１ｄは、可撓性配線基材１１の下面である。主面１１ｕ、１１ｄのそれぞれは、厚さ方向（Ｚ軸方向）に直交する。
可撓性配線基材１１は、積層体であって、樹脂コア１１０と、樹脂コア１１０の両面に設けられた配線層１１１、１１２と、配線層１１１、１１２を被覆する絶縁層１１３、１１４とを有する。
樹脂コア１１０は、例えば、ポリイミド、ポリエチレンテレフタレート等の単層又は多層の可撓性プラスチックフィルムで構成される。配線層１１１、１１２は、例えば、銅、アルミニウム等の金属材料で構成される。また、絶縁層１１３、１１４は、接着層を有するポリイミド等の可撓性プラスチックフィルムで構成される。
配線層１１１は、樹脂コア１１０の適宜の位置に設けられたスルーホールあるいはビアを介して配線層１１２に電気的に接続される。可撓性配線基材１１の配線層は、図示する２層に限られず、１層または３層以上であってもよい。
可撓性配線基材１１の第２端部１１ｂは、第１基板本体１０の一部となし、制御基板３０に組み込まれる。可撓性配線基材１１の第１端部１１ａは、第２基板本体２０に組み込まれる。第１基板本体１０は、回路基板１におけるフレキシブル部を構成する。すなわち、第１基板本体１０が第２基板本体２０と制御基板３０との間に介在することで、第２基板本体２０と制御基板３０との相対距離、制御基板３０に対する第２基板本体２０の角度等を所定の範囲で変えることができる。
（第２基板本体）
第２基板本体２０は、可撓性配線基材１１の第１端部１１ａと、板状の補強部材２３と、多層配線層２８１（第１多層配線層）と、多層配線層２８２（第２多層配線層）とを有する。可撓性配線基材１１の第１端部１１ａは、補強部材２３とともに第２基板本体２０の芯材（コア）を構成する。回路基板１においては、多層配線層２８１、２８２及び補強部材２３によって補強部１２が構成される。補強部１２は、回路基板１におけるリジッド部である。第１端部１１ａの双方の主面１１ｕ、１１ｄに多層配線層が設けられているため、強い機械的強度を持った補強部１２が形成される。また、配線数も増加する。
第２基板本体２０において、第１端部１１ａの主面１１ｕには、凹部２８ｈが設けられる。凹部２８ｈには、半導体素子２７１が収容されている。半導体素子２７１は、ボンディングワイヤ２６５を介してボンディングパッド２６１に電気的に接続されている。半導体素子２７１の厚みは、特に限定されず、例えば、１５０μｍとされる。
半導体素子２７１は、例えば、ＣＣＤ（Charge Coupled Device）、ＣＭＯＳ（Complementary MOS）等の固体撮像素子（光学センサ）である。回路基板１と半導体素子２７１とを含めて、回路モジュールとすることができる。半導体素子が固体撮像素子であるときは、この回路モジュールは、撮像モジュールとして機能する。なお、半導体素子２７１としては、圧力センサ、加速度センサ等のＭＥＭＳ（Micro Electro Mechanical Systems）センサ等が採用されてもよい。
半導体素子２７１の下方には、補強部材２３が配置されている。半導体素子２７１は、半導体素子２７１の撮像面２７１ａと、補強部材２３の主面２３ｕ（または、主面２３ｄ）が相互に平行となるように第２基板本体２０上に搭載される。ここで、主面２３ｕは、補強部材２３の上面であり、主面２３ｄは、補強部材２３の下面である。
凹部２８ｈの平面形状は、特に限定されず、補強部材２３の平面形状に応じて設定される。例えば、凹部２８ｈ及び補強部材２３のそれぞれを補強部１２の厚み方向（Ｚ軸方向）に投影した場合、凹部２８ｈは、補強部材２３の領域内に包含されている。例えば、凹部２８ｈの平面形状は、補強部材２３の内部に収容可能な大きさの矩形状に形成される。凹部２８ｈの平面形状の大きさは、特に限定されず、例えば、各辺の長さが５ｍｍ以上２０ｍｍ以下に設定される。凹部２８ｈの深さは、特に限定されず、例えば、１３０μｍ以上１５０μｍ以下に設定される。
多層配線層２８１は、絶縁層２１１と、配線２２１と、絶縁層２５１と、ボンディングパッド２６１とを含む。多層配線層２８２は、絶縁層２１２と、配線２２２と、絶縁層２５２とを含む。多層配線層２８１は、第１端部１１ａの主面１１ｕ及び補強部材２３の主面２３ｕに設けられている。多層配線層２８２は、第１端部１１ａの主面１１ｄ及び補強部材２３の主面２３ｄに設けられている。多層配線層２８１には、補強部材２３を露出させ、半導体素子２７１を収容することが可能な凹部２８ｈが設けられている。
多層配線層２８１、２８２において、絶縁層２１１は、補強部材２３の主面２３ｕ及び第１端部１１ａの主面１１ｕに配置され、絶縁層２１２は、補強部材２３の主面２３ｄ及び第１端部１１ａの主面１１ｄに配置される。
配線２２１は、絶縁層２１１の表面に設けられ、その一部は、絶縁層２１１の適宜の位置に形成されたビアを介して補強部材２３に電気的に接続される。配線２２２は、絶縁層２１２の表面に設けられ、その一部は、絶縁層２１２の適宜の位置に形成されたビアを介して補強部材２３に電気的に接続される。配線２２１、２２２は、いわゆる導体パターンである。
配線２２１と、配線２２２との間は、層間接続部２２３によって電気的に接続されている。また、配線２２１、２２２は、第１基板本体１０を構成する可撓性配線基材１１に電気的に接続される。さらに、配線２２１、２２２は、第２基板本体２０の表面に配置されたボンディングパッド２６１に電気的に接続されたり、半導体素子２７１を可撓性配線基材１１に電気的に接続する再配線層等を構成したりする。
配線２２１、２２２は、単層構造に限られず、多層構造であってもよい。また、配線２２１、２２２の双方が設けられる場合に限られず、いずれか一方のみが設けられてもよい。
絶縁層２５１は、絶縁層２１１及び配線２２１を被覆する。絶縁層２５２は、絶縁層２１２及び配線２２２を被覆する。絶縁層２５１、２５２のそれぞれは、適宜の位置に配線２２１、２２２の表面の一部が露出する開口部（不図示）を有してもよい。
ボンディングパッド２６１は、補強部材２３の主面２３ｕ上の多層配線層２８１に配置されている。例えば、ボンディングパッド２６１は、絶縁層２５１上に配置され、補強部材２３の直上に配置されている。ボンディングパッド２６１は、例えば、ワイヤボンディング用のボンディングパッドである。
回路基板１においては、多層配線層２８１、２８２によって、第２基板本体２０の外形が構成される。多層配線層２８１、２８２の平面形状は、例えば、図１に示すようにＸ軸方向に長手の矩形状に形成される。多層配線層２８１、２８２の平面形状の大きさは、特に限定されない。例えば、多層配線層２８１、２８２の平面形状において、長辺は、１０ｍｍ以上３０ｍｍ以下、短辺は、１０ｍｍ以上２０ｍｍ以下、厚みは、０．２ｍｍ以上０．５ｍｍ以下とされる。第１端部１１ａは、図１に示すように、第２基板本体２０と同一の形状、大きさに形成されるが、これに限られず、第２基板本体２０よりも大きく、または小さく構成されてもよい。
絶縁層２１１、２１２、２５１、２５２は、合成樹脂材料によって構成される。合成樹脂材料としては、例えば、エポキシ樹脂、フェノール樹脂、ＢＴレジン等の汎用の熱硬化性樹脂材料が用いられる。これらの合成樹脂材料には、所望とする機械的強度を付与するために、例えば、ガラス繊維、ガラスクロス、酸化物粒子等のフィラー（充填材）が含有されてもよい。絶縁層２１１、２１２、２５１、２５２は、それぞれ同一の樹脂材料で構成されてもよいし、相互に異なる樹脂材料で構成されてもよい。
配線２２１、２２２は、例えば、銅、アルミニウム等の金属材料あるいは金属ペーストの硬化物で構成される。
補強部材２３は、第１端部１１ａに埋設されている。補強部材２３は、主面２３ｕと、主面２３ｕとは反対側の主面２３ｄとを有する。補強部材２３は、第２基板本体２０に所望の強度を付与する。補強部材２３の主面２３ｕは、半導体素子２７１を搭載可能な平坦面となっている。例えば、補強部材２３の主面２３ｕ上には、接合部材２７５を介して半導体素子２７１がフェイスアップ方式で実装される。
補強部材２３は、配線２２１、２２２のいずれかの一部として構成されてもよく、例えば、接地用配線の一部として用いられてもよい。特に、補強部材２３が接地電位の場合、回路基板１内に補強部材２３を避けて接地用配線を引き回す手間が省ける。さらに、補強部材２３によって、回路基板１外または半導体素子２７１からの電磁波が遮蔽される。また、補強部材２３は、第２基板本体２０に搭載される半導体素子２７１の放熱用部品とされる。Ｚ軸方向における補強部材２３と半導体素子２７１との間の距離は、例えば、１５μｍ以上１００μｍ以下であるが、この数値に限らない。
補強部材２３の平面形状は、特に限定されず、例えば、可撓性配線基材１１の第１端部１１ａ内に収容可能な大きさの矩形状に形成される。補強部材２３の平面形状の大きさは、特に限定されず、例えば、各辺の長さが５ｍｍ以上２０ｍｍ以下、厚みが０．１ｍｍ以上０．４ｍｍ以下とされる。補強部材２３の厚みは、特に限定されず、本実施形態では可撓性配線基材１１と同等の厚みとされる。
補強部材２３を可撓性配線基材１１の第１端部１１ａのほぼ全領域をカバーできる大きさで形成されることで、補強部材２３は第２基板本体２０の芯材としての機能を効果的に果たすことができる。また、補強部材２３の全体が第１端部１１ａの内部に収容されることで、補強部材２３が第１端部１１ａの周縁部から露出されず、第２基板本体２０の周縁部からの絶縁性を確保することができる。特に、補強部材２３の両面は、絶縁層２１１、２１２で被覆されるため、第２基板本体２０の両面からの補強部材２３の露出が防止される。
補強部材２３は、可撓性配線基材１１の第１端部１１ａの面内に形成された収容部２１３に内蔵される。収容部２１３は、補強部材２３を収容し得る大きさの有底または無底の凹部からなり、本実施形態では、第１端部１１ａを貫通する矩形の凹部（無底凹部）で構成される。
補強部材２３は、例えば、金属製、セラミック製等である。但し、回路基板１の電気的特性、放熱性の観点からは、補強部材２３が金属製であることが好ましい。例えば、補強部材２３は、電気、熱の良導体で構成され、例えば、銅（Ｃｕ）、銅合金、アルミニウム、アルミニウム合金等の金属材料で構成される。
また、凹部２８ｈにおいて露出される補強部材２３の主面２３ｕは、導電性層によって被覆されてもよい。例えば、その導電性層は、最表面が金膜の積層体で構成される。例えば、導電性層は、下層から、Ｃｕ膜／Ｎｉ膜／Ａｕ膜、または、Ａｇ膜／Ｐｄ膜／Ａｕ膜で構成された積層体で構成される。このような構成であれば、補強部材２３の主面２３ｕが凹部２８ｈで露出されても、補強部材２３の表面が酸化しにくくなる。
接合部材２７５は、例えば、ハンダ材、金属ペースト、樹脂製接着剤、両面テープ等で構成される。特に、半導体素子２７１の半導体基板の底面から半導体材が露出され、この半導体基板と補強部材２３との直接的な電気的な接続を図ったり、半導体素子２７１の放熱性を高めたりするときは、接合部材２７５としてハンダ材、金属ペースト等の導電性接合部材を用いることが望ましい。
補強部材２３には、その面内を貫通する溝２３１が設けられてよい。例えば、補強部材２３は、溝２３１の内部に充填された第１絶縁材２４１と、補強部材２３の外周面と収容部２１３の内周面との間に充填された第２絶縁材２４２とを介して、第１端部１１ａの内部に固定されている。
また、補強部材２３には、その面内を貫通する単数または複数の貫通孔２３２が設けられてよい。例えば、貫通孔２３２は、補強部材２３の面内の適宜の位置に形成され、補強部材２３の周縁部と溝２３１の形成領域との間に設けられる。貫通孔２３２は、層間接続部２２３を収容し得る大きさの丸孔で形成される。層間接続部２２３は、例えば、貫通孔２３２の内周面に絶縁層を挟んで形成された銅メッキで構成される。上記絶縁層としては、例えば、第１絶縁材２４１で構成される。
例えば、第１絶縁材２４１は、絶縁層２１１、２１２を構成する樹脂材料よりも熱膨張係数が小さく、かつ、弾性率が高い樹脂材料で構成される。第１絶縁材２４１が絶縁層２１１、２１２よりも熱膨張係数が小さい樹脂材料で構成されることにより、収容部２１３と補強部材２３との間の密着性を確保でき、第２基板本体２０の反りを抑制することが可能となる。また、第１絶縁材２４１が、絶縁層２１１、２１２よりも弾性率が高い樹脂材料で構成されることにより、第１絶縁材２４１の剛性が高まり、第２基板本体２０の強度の向上を図ることができる。
第１絶縁材２４１を構成する材料は、特に限定されず、例えば、絶縁層２１１、２１２を構成する樹脂材料と同種の材料であってもよい。この場合、絶縁層２１１、２１２よりもフィラーの含有量を高めることで、絶縁層２１１、２１２よりも熱膨張係数が小さく、かつ、弾性率が高い第１絶縁材２４１を構成することができる。
一方、第２絶縁材２４２は、絶縁層２１１、２１２を構成する樹脂材料よりも弾性率が低い材料で構成される。これにより、第２基板本体２０の周縁部に加わる曲げ応力が第２絶縁材２４２で緩和されるため、収容部２１３に対する補強部材２３の剥離を抑えることが可能となる。また、第２絶縁材２４２は、絶縁層２１１、２１２よりも吸水率の低い材料で構成されてもよい。これにより、第２絶縁材２４２の吸水による体積膨張あるいは膨潤が抑えられる。
第２絶縁材２４２を構成する材料は、特に限定されないが、可撓性配線基材１１との親和性が高い材料が好ましく、例えば、エポキシ、ポリイミド、液晶ポリマー、ＢＴレジン、ＰＰＳ等が挙げられる。
第２絶縁材２４２は、補強部材２３の外周面と収容部２１３の内周面との間に充填される。第２絶縁材２４２は、補強部材２３の外周面の全周にわたって設けられる必要はなく、少なくとも可撓性配線基材１１の第２端部１１ｂ側に設けられてもよい。これにより、例えば、第１基板本体１０からの引張応力等を第２絶縁材２４２で吸収あるいは緩和でき、第２基板本体２０の破損、第１端部１１ａからの補強部１２の離脱を抑制することが可能となる。
また、補強部材２３と収容部２１３との間における上記一端部の全領域が第２絶縁材２４２で充填される場合に限られず、図２（ａ）、（ｂ）に示すように、第１絶縁材２４１と第２絶縁材２４２との積層部２４３が設けられてもよい。この場合、当該領域は、適度な剛性と適度な弾性とを合わせ持つことから、可撓性配線基材１１と補強部１２との間の接続信頼性を高めることが可能となる。
なお、要求される特性、仕様等に応じて、第２絶縁材２４２は、省略されてもよく、第２絶縁材２４２に代えて第１絶縁材２４１が補強部材２３と収容部２１３との間に充填されてもよい。また、積層部２４３も必要に応じて省略されてもよく、上記一端部の全領域は第１絶縁材２４１または第２絶縁材２４２で充填されてもよい。
（制御基板）
制御基板３０は、ＩＣ等の集積回路、その周辺部品等が搭載されるメイン基板に相当し、第１基板本体１０を介して第２基板本体２０と電気的に接続される。制御基板３０は、例えば、第２基板本体２０よりも大面積の両面基板で構成される。
制御基板３０は、可撓性配線基材１１の第２端部１１ｂと、その両面にそれぞれ設けられた多層配線部３１、３２との積層体で構成される。多層配線部３１、３２は、例えば、ビルドアップ法によって作製される。多層配線部３１、３２を構成する層間絶縁膜は、ガラスエポキシ系のリジッド性を有する材料で構成されてもよく、この場合、制御基板３０はリジッド基板として構成される。
［回路基板の製造方法］
回路基板１の製造方法について説明する。
図３（ａ）〜図５（ｄ）は、回路基板の製造方法を説明する概略断面図である。
まず、図３（ａ）に示すように、第１基板本体１０及び第２基板本体２０を構成する可撓性配線基材１１が準備される。
次に、図３（ｂ）に示すように、第１端部１１ａの所定領域に、補強部材２３を収容するための収容部２１３（凹部）が形成される。収容部２１３の形成方法は、特に限定されず、打ち抜き、切削等の機械加工、レーザ加工等の適宜の手法が採用可能である。
次に、図３（ｃ）に示すように、可撓性配線基材１１の主面１１ｄに、収容部２１３を被覆する絶縁層２１２が形成される。絶縁層２１２の形成方法は特に限定されず、塗布法、転写法、ラミネート法等の適宜の手法が採用可能である。
次に、図３（ｄ）に示すように、収容部２１３の内周面であって絶縁層２１２との境界部に第２絶縁材２４２を構成する材料が塗布される。
次に、図４（ａ）に示すように、収容部２１３内の絶縁層２１２上に補強部材２３が配置されると共に、補強部材２３の外周面部と収容部２１３の内周面との間に第２絶縁材２４２が所定の高さに充填される。なお、この場合、第２絶縁材２４２の一部が補強部材２３と絶縁層２１２との間に介在していても構わない。
次に、図４（ｂ）に示すように、補強部材２３の溝２３１と貫通孔２３２に、第１絶縁材２４１を構成する材料が充填される。この際、補強部材２３の外周面と収容部２１３の内周面と第２絶縁材２４２との間の隙間にも第１絶縁材２４１が設けられることで、第１及び第２絶縁材２４１、２４２の積層構造からなる積層部２４３が形成される。
その後、可撓性配線基材１１の主面１１ｕに、補強部材２３を被覆する絶縁層２１１が形成される。絶縁層２１１の形成方法は特に限定されず、絶縁層２１２の形成方法と同様な手法が採用可能である。
次に、図４（ｃ）に示すように、絶縁層２１１の表面に配線２２１が形成され、絶縁層２１２の表面に、配線２２２が形成される。さらに、補強部材２３を貫通する層間接続部２２３が形成される。配線２２１、２２２は、メッキ法、エッチング法等の適宜のパターン形成方法が採用可能であり、その一部は、絶縁層２１１、２１２に形成されたビアを介して補強部材２３に接続される。層間接続部２２３は、補強部材２３の貫通孔２３２に充填された第１絶縁材２４１に貫通孔を形成し、その内壁面に導体層をメッキ成長させたり、導体ペーストを充填したりすることによって形成される。
次に、図４（ｄ）に示すように、絶縁層２１１、２１２を部分的に被覆する絶縁層２５１、２５２がそれぞれ形成され、さらに、第１基板本体１０の形成領域内にある絶縁層２１１、２１２が部分的に除去される。
次に、図５（ａ）に示すように、補強部材２３の直上の絶縁層２５１上に、ボンディングパッド２６１がパターニングされる。ボンディングパッド２６１は、例えば、配線２２１に電気的に接続される。ボンディングパッド２６１は、配線２２２に電気的に接続されてもよい。
次に、図５（ｂ）に示すように、第１端部１１ａの所定領域に、半導体素子２７１を収容するための凹部２８ｈが形成される。凹部２８ｈの形成方法は、特に限定されず、打ち抜き、切削等の機械加工、レーザ加工等の適宜の手法が採用可能である。凹部２８ｈの底では、補強部材２３の主面２３ｕが露出される。これにより、第１基板本体１０及び第２基板本体２０、及び制御基板３０を備えた回路基板１が作製される。
次に、図５（ｃ）に示すように、凹部２８ｈに半導体素子２７１が収容される。例えば、半導体素子２７１は、フェイスアップ方式により、接合部材２７５を介して補強部材２３上に実装される。
この後、図５（ｄ）に示すように、ワイヤボンディングによって、半導体素子２７１と、ボンディングパッド２６１とがボンディングワイヤ２６５を介して電気的に接続される。
以上のように構成される回路基板１において、第２基板本体２０は、可撓性配線基材１１の第１端部１１ａに板状の補強部材２３が埋設されているため、第２基板本体２０の強度が向上する。
さらに、回路基板１によれば、補強部材２３上に半導体素子２７１が実装されるので、半導体素子２７１の下地の平坦性が向上している。
仮に、固体撮像素子が多層配線層２８１上に実装されると、多層配線層２８１を形成するごとの多層配線層２８１の厚みのばらつき、多層配線層２８１の面内における厚みのばらつきによって、固体撮像素子のアライメント、光学的精度が劣る場合がある。
これに対して、回路基板１によれば、板状の補強部材２３上に固体撮像素子等の半導体素子２７１が配置されるので、多層配線層２８１を形成するごとの多層配線層２８１の厚みのばらつき、多層配線層２８１の面内における厚みのばらつきを無視することができる。これにより、固体撮像素子のアライメント、光学的精度が優れたものになる。さらに、半導体素子２７１の下地が金属製の補強部材２３であれば、補強部材２３による放熱効果も向上し、半導体素子２７１が効率よく冷却される。
また、補強部材２３が接地電位の場合、回路基板１内に補強部材２３を避けて接地用配線を引き回す手間が省ける。さらに、補強部材２３によって、回路基板１外または半導体素子２７１からの電磁波が遮蔽される。
また、本実施形態によれば、補強部材２３の主面２３ｕを適宜粗面化することにより、接合部材２７５と補強部材２３との接合強度をアンカー効果により増加させることも可能である。
また、回路基板１においては、ボンディングパッド２６１が補強部材２３の直上に配置されるので、ボンディングパッド２６１の下地強度が強くなっている。これにより、ボンディングワイヤ２６５をボンディングパッド２６１に接合する際には、ボンディングワイヤ２６５と接触するボンディングパッド２６１がずれにくくなる。ここで、「ずれ」とは、例えば、ワイヤボンディング時におけるボンディングパッド２６１の沈み、横ずれ等である。
（第２実施形態）
図６は、第２実施形態に係る回路基板の構成を示す概略平面図である。
図６に示す回路基板２においては、第１端部１１ａに複数の半導体素子２７１が搭載されている。例えば、図６では、２つの半導体素子２７１がＹ軸方向に併設された例が示されている。２つの半導体素子２７１のそれぞれは、補強部材２３上に設けられている。
例えば、回路基板２では、２つの半導体素子２７１のそれぞれの撮像面２７１ａが相互に平行となるように第２基板本体２０に２つの半導体素子２７１が搭載される。本実施形態では、補強部材２３を用いるため、第２基板本体２０の高強度化を図ることができ、回路基板の大型化が容易となる。これにより、回路基板全体の薄型化を図りつつ、多機能・高機能の回路モジュールを構成することができる。このような構成も本発明に含まれる。
（第３実施形態）
図７は、第３実施形態に係る回路基板の構成を示す概略断面図である。図７は、図１におけるＢ−Ｂ線方向断面図に対応している。
回路基板３において、収容部２１３に補強部材２３が収容されている点で回路基板１、２と共通する。但し、回路基板３においては、補強部材２３の主面２３ｕ側に、配線２２５が設けられ、補強部材２３の主面２３ｄ側に、配線２２６が設けられている。例えば、収容部２１３において補強部材２３の主面２３ｕに絶縁層２１５が設けられ、主面２３ｄに絶縁層２１６が設けられている。さらに、絶縁層２１５には、配線２２５が設けられ、絶縁層２１６には、配線２２６が設けられている。配線２２５は、例えば、ビアを介して配線２２１に電気的に接続され、配線２２６は、例えば、ビアを介して配線２２２に電気的に接続されている。このような構成も本発明に含まれる。
補強部材２３の両主面２３ｕ、２３ｄに配線２２５、２２６を配置した構成は、第２実施形態の回路基板２に複合させてもよい。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。各実施形態は、独立の形態とは限らず、技術的に可能な限り複合させることができる。
例えば、以上の実施形態では、第２基板本体２０及び補強部材２３の平面形状がいずれも矩形状に形成されたが、これに限られず、矩形以外の多角形、円形その他の幾何学的形状に形成されてもよい。
また、可撓性配線基材１１の第２端部１１ｂに制御基板３０が設けられたが、制御基板３０に代えて、コネクタ等のコンタクト部品が設けられてもよい。
１、２、３…回路基板
１０…第１基板本体
１１…可撓性配線基材
１１ａ…第１端部
１１ｂ…第２端部
１１ｕ、１１ｄ、２３ｕ、２３ｄ…主面
１２…補強部
２０…第２基板本体
２３…補強部材
２８ｈ…凹部
３０…制御基板
３１…多層配線部
１１０…樹脂コア
１１１、１１２…配線層
１１３、１１４、２１１、２１２、２１５、２１６、２５１、２５２…絶縁層
２１３…収容部
２２１、２２２、２２５、２２６…配線
２２３…層間接続部
２３１…溝
２３２…貫通孔
２４１…第１絶縁材
２４２…第２絶縁材
２４３…積層部
２６１…ボンディングパッド
２６５…ボンディングワイヤ
２７１…半導体素子
２７１ａ…撮像面
２７５…接合部材
２８１、２８２…多層配線層

Claims (8)

  1. 厚さ方向に直交する第１主面及び第２主面を有する第１端部と、前記第１端部とは反対側の第２の端部とを有する可撓性配線基材と、
    前記第１端部に埋設された板状の補強部材と、
    前記第１端部の前記第１主面に設けられ、前記補強部材を露出させ素子を収容することが可能な凹部を有する第１多層配線層と
    を具備する回路基板。
  2. 請求項１に記載された回路基板であって、
    前記第１端部の前記第２主面に第２多層配線層をさらに具備する
    回路基板。
  3. 請求項１または２に記載された回路基板であって、
    前記第１多層配線層は、前記補強部材の直上に配置されたボンディングパッドを含む
    回路基板。
  4. 請求項１〜３のいずれか1つに記載された回路基板であって、
    前記凹部で露出された前記補強部材は、素子を搭載可能な平坦面を有する
    回路基板。
  5. 請求項１〜４のいずれか1つに記載された回路基板であって、
    前記凹部で露出された前記補強部材の表面に、導電性層が形成されている
    回路基板。
  6. 厚さ方向に直交する第１主面及び第２主面を有する第１端部と、前記第１端部とは反対側の第２の端部とを有する可撓性配線基材と、前記第１端部に埋設された板状の補強部材と、前記第１端部の前記第１主面に設けられ、前記補強部材を露出させ素子を収容することが可能な凹部を有する第１多層配線層とを有する回路基板と、
    前記凹部に収容され、前記補強部材にフェイスアップ方式で実装された半導体素子と
    を具備する回路モジュール。
  7. 請求項６に記載された回路モジュールであって、
    前記半導体素子は、導電性接合部材を介して前記補強部材上に実装されている
    回路モジュール。
  8. 請求項６または７に記載された回路モジュールであって、
    前記半導体素子は、固体撮像素子である
    回路モジュール。
JP2017190593A 2017-09-29 2017-09-29 回路基板及び回路モジュール Active JP6800125B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017190593A JP6800125B2 (ja) 2017-09-29 2017-09-29 回路基板及び回路モジュール
US16/143,356 US10742855B2 (en) 2017-09-29 2018-09-26 Circuit board and circuit module
CN201811153115.9A CN109587929A (zh) 2017-09-29 2018-09-29 电路基板和电路组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017190593A JP6800125B2 (ja) 2017-09-29 2017-09-29 回路基板及び回路モジュール

Publications (2)

Publication Number Publication Date
JP2019067872A true JP2019067872A (ja) 2019-04-25
JP6800125B2 JP6800125B2 (ja) 2020-12-16

Family

ID=65898185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017190593A Active JP6800125B2 (ja) 2017-09-29 2017-09-29 回路基板及び回路モジュール

Country Status (3)

Country Link
US (1) US10742855B2 (ja)
JP (1) JP6800125B2 (ja)
CN (1) CN109587929A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102551188B1 (ko) * 2018-06-26 2023-07-04 엘지이노텍 주식회사 카메라 모듈 및 이를 포함하는 광학 기기
JP2020009879A (ja) * 2018-07-06 2020-01-16 太陽誘電株式会社 回路基板および回路モジュール
CN112203408A (zh) * 2019-07-08 2021-01-08 三星电机株式会社 印刷电路板
KR20210009181A (ko) * 2019-07-16 2021-01-26 삼성전기주식회사 인쇄회로기판
US11229122B2 (en) * 2019-10-04 2022-01-18 Physight Solutions Llc Increasing exposure of integrated circuit components
CN112839428A (zh) * 2020-12-24 2021-05-25 赛尔富电子有限公司 一种电路板和带有该电路板的驱动电源
CN115835507B (zh) * 2023-02-22 2023-04-28 深圳市常丰激光刀模有限公司 基于机器视觉的柔性线路板成型工艺及自动定位成型系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031645A (ja) * 1998-07-10 2000-01-28 Fuji Electric Co Ltd 多層フレキシブルプリント配線板
JP2017152692A (ja) * 2016-02-22 2017-08-31 太陽誘電株式会社 回路基板及びその製造方法
JP2017169164A (ja) * 2016-03-18 2017-09-21 京セラ株式会社 撮像素子実装用基板および撮像装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3609692B2 (ja) * 2000-05-24 2005-01-12 松下電器産業株式会社 高周波信号増幅装置およびその製造方法
US7830372B2 (en) * 2004-08-30 2010-11-09 Qnx Software Systems Gmbh & Co. Kg Method and system for providing transparent access to hardware graphic layers
JP2006222182A (ja) * 2005-02-09 2006-08-24 Shin Kobe Electric Mach Co Ltd リジッドフレキシブル基板
JP2011108929A (ja) 2009-11-19 2011-06-02 Murata Mfg Co Ltd 回路基板および回路基板の製造方法
TW201409671A (zh) * 2012-08-22 2014-03-01 Hon Hai Prec Ind Co Ltd 影像感測器模組及取像模組
WO2014174931A1 (ja) * 2013-04-26 2014-10-30 株式会社村田製作所 電子部品、電子部品の製造方法、および、回路基板
KR102390760B1 (ko) * 2015-02-13 2022-04-26 삼성전자주식회사 카메라 장치 및 이를 구비한 전자 장치
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9848109B2 (en) * 2016-04-21 2017-12-19 Ningbo Sunny Opotech Co., Ltd. Camera module and array camera module based on integral packaging technology
KR102371009B1 (ko) * 2017-08-22 2022-03-07 삼성전자 주식회사 복수의 이미지 센서가 배치된 기판을 지지하기 위한 보강 부재를 포함하는 카메라 모듈, 및 카메라 모듈을 포함하는 전자 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031645A (ja) * 1998-07-10 2000-01-28 Fuji Electric Co Ltd 多層フレキシブルプリント配線板
JP2017152692A (ja) * 2016-02-22 2017-08-31 太陽誘電株式会社 回路基板及びその製造方法
JP2017169164A (ja) * 2016-03-18 2017-09-21 京セラ株式会社 撮像素子実装用基板および撮像装置

Also Published As

Publication number Publication date
JP6800125B2 (ja) 2020-12-16
US20190104237A1 (en) 2019-04-04
CN109587929A (zh) 2019-04-05
US10742855B2 (en) 2020-08-11

Similar Documents

Publication Publication Date Title
JP6800125B2 (ja) 回路基板及び回路モジュール
JP6800132B2 (ja) 回路基板及び回路モジュール
US8704101B2 (en) Package carrier and manufacturing method thereof
JP6745770B2 (ja) 回路基板
JP6559743B2 (ja) 半導体モジュール
US9391044B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP6783724B2 (ja) 回路基板
US20080230892A1 (en) Chip package module
JP5173758B2 (ja) 半導体パッケージの製造方法
JP6742682B2 (ja) 多層配線基板
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
KR101772490B1 (ko) 인쇄회로기판 어셈블리
JP6644743B2 (ja) 回路基板及び半導体モジュール
US20170179014A1 (en) Substrate for stacked module, stacked module, and method for manufacturing stacked module
JP2007096337A (ja) 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
JP2019067873A (ja) 回路基板及び回路モジュール
US10602608B2 (en) Circuit board
JP4867471B2 (ja) カメラモジュール
US9633923B2 (en) Electronic device module and manufacturing method thereof
WO2023243271A1 (ja) 半導体装置
JP4166097B2 (ja) 混成集積回路装置
JP2009289830A (ja) 半導体素子実装用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201124

R150 Certificate of patent or registration of utility model

Ref document number: 6800125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150