JP2000031645A - 多層フレキシブルプリント配線板 - Google Patents
多層フレキシブルプリント配線板Info
- Publication number
- JP2000031645A JP2000031645A JP19585198A JP19585198A JP2000031645A JP 2000031645 A JP2000031645 A JP 2000031645A JP 19585198 A JP19585198 A JP 19585198A JP 19585198 A JP19585198 A JP 19585198A JP 2000031645 A JP2000031645 A JP 2000031645A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- pattern
- multilayer flexible
- flexible printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】半導体素子との間でワイヤをボンディングする
際のボンディング性に優れた効果を発揮するよう多層フ
レキシブルプリント配線板を改良する。 【解決手段】２層以上の導体パターン６，８を可撓性の
絶縁基板７，接着剤層５，９，およびカバーレイヤー
４，１０とともに積層した構成になる多層フレキシブル
プリント配線板で、プリント配線板の上層に形成した導
体パターン６と半導体素子３との間にワイヤ１３をワイ
ヤボンディング法により接続したものにおいて、前記上
層導体パターンのボンディング面域６ａに対向する下層
導体パターン８の領域をベタパターンで形成した上で、
プリント配線板を加熱プレスして前記ボンディング面域
を平坦化して良好なワイヤボンディング性を確保する。
際のボンディング性に優れた効果を発揮するよう多層フ
レキシブルプリント配線板を改良する。 【解決手段】２層以上の導体パターン６，８を可撓性の
絶縁基板７，接着剤層５，９，およびカバーレイヤー
４，１０とともに積層した構成になる多層フレキシブル
プリント配線板で、プリント配線板の上層に形成した導
体パターン６と半導体素子３との間にワイヤ１３をワイ
ヤボンディング法により接続したものにおいて、前記上
層導体パターンのボンディング面域６ａに対向する下層
導体パターン８の領域をベタパターンで形成した上で、
プリント配線板を加熱プレスして前記ボンディング面域
を平坦化して良好なワイヤボンディング性を確保する。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばプラズマ
ディスプレイ装置のドライバ回路などの電子回路モジュ
ールに適用する多層フレキシブルプリント配線板に関す
る。
ディスプレイ装置のドライバ回路などの電子回路モジュ
ールに適用する多層フレキシブルプリント配線板に関す
る。
【０００２】
【従来の技術】頭記した電子回路モジュールとして、フ
レキシブルプリント配線板にドライバＩＣなどの半導体
素子（ベアチップ）を組合せ、半導体素子とプリント配
線板の導体パターンとの間に金属ワイヤ（金，あるはア
ルミニウムの細線）をワイヤボンディング法により接続
した構成したものが公知である。
レキシブルプリント配線板にドライバＩＣなどの半導体
素子（ベアチップ）を組合せ、半導体素子とプリント配
線板の導体パターンとの間に金属ワイヤ（金，あるはア
ルミニウムの細線）をワイヤボンディング法により接続
した構成したものが公知である。
【０００３】次に、前記した電子回路モジュールの従来
構造を図５に示す。図において、１は多層フレキシブル
プリント配線板（２層構成）、２はプリント配線板１の
補強板を兼ねた金属ベース板、３は半導体素子（例えば
ドライバＩＣ）である。ここで、多層フレキシブルプリ
ント配線板１は、上位から順にカバーレイヤー４，接着
剤層５，上層導体パターン６，可撓性のある絶縁基板
（プラスチックのベースフィルム）７，下層導体パター
ン８，接着剤層９，カバーレイヤー１０を重ね合わせた
積層体で構成され、金属ベース板２の上に接着剤１１で
貼り合わされている。
構造を図５に示す。図において、１は多層フレキシブル
プリント配線板（２層構成）、２はプリント配線板１の
補強板を兼ねた金属ベース板、３は半導体素子（例えば
ドライバＩＣ）である。ここで、多層フレキシブルプリ
ント配線板１は、上位から順にカバーレイヤー４，接着
剤層５，上層導体パターン６，可撓性のある絶縁基板
（プラスチックのベースフィルム）７，下層導体パター
ン８，接着剤層９，カバーレイヤー１０を重ね合わせた
積層体で構成され、金属ベース板２の上に接着剤１１で
貼り合わされている。
【０００４】また、半導体素子３はプリント配線板１に
くり抜いた穴１ａに挿入して金属ベース板２に導電性接
着剤１２で接合し、かつくり抜き穴１ａの周域のカバー
レイヤー４を除去して上面に露呈した上層導体パターン
６のボンディング面域（例えば導体パターンに形成した
ランド）６ａとの間でワイヤ（金，アルミニウムの細
線）１３がワイヤボンディング法により接続されてい
る。なお、図示例では簡単に表すためにワイヤ１３を２
本のみ示したが、実際の製品では半導体素子３とプリン
ト配線板１との間に数十〜数百本のワイヤボンディング
が施されている。
くり抜いた穴１ａに挿入して金属ベース板２に導電性接
着剤１２で接合し、かつくり抜き穴１ａの周域のカバー
レイヤー４を除去して上面に露呈した上層導体パターン
６のボンディング面域（例えば導体パターンに形成した
ランド）６ａとの間でワイヤ（金，アルミニウムの細
線）１３がワイヤボンディング法により接続されてい
る。なお、図示例では簡単に表すためにワイヤ１３を２
本のみ示したが、実際の製品では半導体素子３とプリン
ト配線板１との間に数十〜数百本のワイヤボンディング
が施されている。
【０００５】
【発明が解決しようとする課題】ところで、前記構成の
ように多層フレキシブルプリント配線板１に半導体素子
３を組合せ、プリント配線板１の上層導体パターン６と
の間をワイヤボンディングする接続する場合には、次に
記すような問題点がある。すなわち、多層フレキシブル
プリント配線板１は複数層の導体パターン（銅箔）を絶
縁基板，カバーレイヤーと重ね合わせて接着剤で貼り合
わせた後に、加熱プレスして製作するが、この加熱プレ
スの際に有機物である接着剤が絶縁基板，カバーレイヤ
ーを伴いながら熱変形するために、プレス後の状態では
図５で示すようにプリント配線板１の全体が波状を呈す
るようになる。
ように多層フレキシブルプリント配線板１に半導体素子
３を組合せ、プリント配線板１の上層導体パターン６と
の間をワイヤボンディングする接続する場合には、次に
記すような問題点がある。すなわち、多層フレキシブル
プリント配線板１は複数層の導体パターン（銅箔）を絶
縁基板，カバーレイヤーと重ね合わせて接着剤で貼り合
わせた後に、加熱プレスして製作するが、この加熱プレ
スの際に有機物である接着剤が絶縁基板，カバーレイヤ
ーを伴いながら熱変形するために、プレス後の状態では
図５で示すようにプリント配線板１の全体が波状を呈す
るようになる。
【０００６】このために、ワイヤボンディングを施す上
層導体パターン６のボンディング面域６ａの平坦度が低
まり、このことが原因でワイヤボンディング時にボンデ
ィングツール（ウェッジなど）がワイヤ１３を導体パタ
ーン６のボンディング面に正しく圧着することができ
ず、その結果としてボンディング不良を引き起して製品
の歩留りが低下する。
層導体パターン６のボンディング面域６ａの平坦度が低
まり、このことが原因でワイヤボンディング時にボンデ
ィングツール（ウェッジなど）がワイヤ１３を導体パタ
ーン６のボンディング面に正しく圧着することができ
ず、その結果としてボンディング不良を引き起して製品
の歩留りが低下する。
【０００７】また、プリント配線板を加熱プレスする際
に、図示のように波状に熱変形すると層間に入り込んだ
空気が抜け難く、プリント配線板の層内にボイド１４が
発生し易くなるとともに、特に超音波ワイヤボンディン
グを施す場合には、前記のボイド１４が超音波を吸収し
てしまうために、ボンディング性がますます悪化して品
質低下を招くおそれがある。
に、図示のように波状に熱変形すると層間に入り込んだ
空気が抜け難く、プリント配線板の層内にボイド１４が
発生し易くなるとともに、特に超音波ワイヤボンディン
グを施す場合には、前記のボイド１４が超音波を吸収し
てしまうために、ボンディング性がますます悪化して品
質低下を招くおそれがある。
【０００８】この発明は上記の点にかんがみなされたも
のであり、その目的は前記課題を解決し、半導体素子と
の間でワイヤをボンディングする際のボンディング性に
優れた効果を発揮する多層フレキシブルプリント配線板
を提供することにある。
のであり、その目的は前記課題を解決し、半導体素子と
の間でワイヤをボンディングする際のボンディング性に
優れた効果を発揮する多層フレキシブルプリント配線板
を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、この発明によれば、複数層の導体パターンを可撓性
の絶縁基板，接着剤，カバーレイヤーとともに積層した
構成になる多層フレキシブルプリント配線板であり、プ
リント配線板の上層に形成した導体パターンと該プリン
ト配線板に組合せた半導体素子との間をワイヤボンディ
ング法により接続したものにおいて、 (1) 前記上層導体パターンのボンディング面域に対向す
る下層導体パターンの領域をベタパターンで形成した上
で、プリント配線板を加熱プレスして前記ボンディング
面域を平坦化するよう構成する（請求項１）。
に、この発明によれば、複数層の導体パターンを可撓性
の絶縁基板，接着剤，カバーレイヤーとともに積層した
構成になる多層フレキシブルプリント配線板であり、プ
リント配線板の上層に形成した導体パターンと該プリン
ト配線板に組合せた半導体素子との間をワイヤボンディ
ング法により接続したものにおいて、 (1) 前記上層導体パターンのボンディング面域に対向す
る下層導体パターンの領域をベタパターンで形成した上
で、プリント配線板を加熱プレスして前記ボンディング
面域を平坦化するよう構成する（請求項１）。
【００１０】(2) 前記上層導体パターンのボンディング
面域に対向する領域を迂回して下層導体パターンを形成
した上で、プリント配線板を加熱プレスして前記ボンデ
ィング面を平坦化するよう構成する（請求項２）。 (3) 前項(2) において、上層導体パターンのボンディン
グ面域に対向して下層導体パターンの接着剤層内に硬質
材料で作られた平坦な矯正板を埋設する（請求項３）。
面域に対向する領域を迂回して下層導体パターンを形成
した上で、プリント配線板を加熱プレスして前記ボンデ
ィング面を平坦化するよう構成する（請求項２）。 (3) 前項(2) において、上層導体パターンのボンディン
グ面域に対向して下層導体パターンの接着剤層内に硬質
材料で作られた平坦な矯正板を埋設する（請求項３）。
【００１１】(4) 前記上層導体パターンのボンディング
面域に対向する下層側の各導体パターンを千鳥状に配列
して形成した上で、プリント配線板を加熱プレスして前
記ボンディング面を平坦化するよう構成する（請求項
４）。前記のように構成した多層フレキシブルプリント
配線板は、加熱プレス後の状態で上層導体パターンのボ
ンディング面域が波状を呈することなく平坦化される。
したがって、半導体素子との間でワイヤボンディングを
行う場合に、良好なボンディング性を発揮できる。
面域に対向する下層側の各導体パターンを千鳥状に配列
して形成した上で、プリント配線板を加熱プレスして前
記ボンディング面を平坦化するよう構成する（請求項
４）。前記のように構成した多層フレキシブルプリント
配線板は、加熱プレス後の状態で上層導体パターンのボ
ンディング面域が波状を呈することなく平坦化される。
したがって、半導体素子との間でワイヤボンディングを
行う場合に、良好なボンディング性を発揮できる。
【００１２】
【発明の実施の形態】以下、この発明の実施の形態を図
１ないし図４の各実施例で説明する。なお、各実施例の
図中で図５に対応する同一部材には同じ符号が付してあ
る。 〔実施例１〕図１はこの発明の請求項１に対応する多層
プリント配線板を採用した電子回路モジュールの構成断
面図である。この実施例においては、上層導体パターン
６のボンディング面域６ａに対して、その面域の直下に
対向する下層導体パターン８の領域をベタパターン（平
坦な銅箔でボンディング面域６ａをカバーさせる）で形
成するとともに、この領域では上層導体パターン６，絶
縁基板７，接着剤層９，下層のカバーレイヤー１０がそ
れぞれ均一な厚さで構成されている。
１ないし図４の各実施例で説明する。なお、各実施例の
図中で図５に対応する同一部材には同じ符号が付してあ
る。 〔実施例１〕図１はこの発明の請求項１に対応する多層
プリント配線板を採用した電子回路モジュールの構成断
面図である。この実施例においては、上層導体パターン
６のボンディング面域６ａに対して、その面域の直下に
対向する下層導体パターン８の領域をベタパターン（平
坦な銅箔でボンディング面域６ａをカバーさせる）で形
成するとともに、この領域では上層導体パターン６，絶
縁基板７，接着剤層９，下層のカバーレイヤー１０がそ
れぞれ均一な厚さで構成されている。
【００１３】かかる構成によれば、プリント配線板を加
熱プレスした後の状態では、図示のように上層導体パタ
ーン６のボンディング面域６ａが波状を呈することなく
平坦化される。したがって、半導体素子３との間でワイ
ヤ１３をボンディングする際に良好なボンディング性が
確保できる。また、ボンディング面域６ａでプリント配
線板１自身が平坦となることで、図５で述べたようにボ
イド１４の発生がなく、ボイド１４に起因する超音波ボ
ンディング性の低下を回避できる。
熱プレスした後の状態では、図示のように上層導体パタ
ーン６のボンディング面域６ａが波状を呈することなく
平坦化される。したがって、半導体素子３との間でワイ
ヤ１３をボンディングする際に良好なボンディング性が
確保できる。また、ボンディング面域６ａでプリント配
線板１自身が平坦となることで、図５で述べたようにボ
イド１４の発生がなく、ボイド１４に起因する超音波ボ
ンディング性の低下を回避できる。
【００１４】〔実施例２〕図２はこの発明の請求項２に
対応する実施例である。この実施例においては、下層導
体パターン８について、上層導体パターン６のボンディ
ング面域６ａとの対向領域を迂回するようにずらしてこ
の領域には導体パターン８が存在しないように形成す
る。また、前記領域では上層導体パターン６，絶縁基板
７，接着剤層９，下層のカバーレイヤー１０がそれぞれ
均一な厚さとなるように構成されている。
対応する実施例である。この実施例においては、下層導
体パターン８について、上層導体パターン６のボンディ
ング面域６ａとの対向領域を迂回するようにずらしてこ
の領域には導体パターン８が存在しないように形成す
る。また、前記領域では上層導体パターン６，絶縁基板
７，接着剤層９，下層のカバーレイヤー１０がそれぞれ
均一な厚さとなるように構成されている。
【００１５】これにより、実施例１と同様に、プリント
配線板を加熱プレスした後の状態では、図示のように上
層導体パターン６のボンディング面域６ａが平坦化され
ることになる。 〔実施例３〕図３はこの発明の請求項３に対応する前記
実施例２の応用実施例を示すものである。この実施例に
おいては、下層導体パターン８を、上層導体パターン６
のボンディング面域６ａを迂回するように形成するとと
もに、ボンディング面域６ａの直下（この部分には下層
導体パターン８が存在しない）で接着剤層９の層内に剛
性を有する硬質材料で作られた平坦な矯正板（金属板，
あるいは硬質プラスチック板）１５を埋設し、プリント
配線板を加熱プレスする際に上層導体パターン６のボン
ディング面域６ａの部分で波状の熱変形が生じるのを防
ぐようにしている。なお、安全規格面でプリント配線板
内の導体パターンの間に十分な沿面絶縁間隔を確保する
必要がある場合には、前記の矯正板１５として絶縁性の
あるプラスチック板を採用するものとする。
配線板を加熱プレスした後の状態では、図示のように上
層導体パターン６のボンディング面域６ａが平坦化され
ることになる。 〔実施例３〕図３はこの発明の請求項３に対応する前記
実施例２の応用実施例を示すものである。この実施例に
おいては、下層導体パターン８を、上層導体パターン６
のボンディング面域６ａを迂回するように形成するとと
もに、ボンディング面域６ａの直下（この部分には下層
導体パターン８が存在しない）で接着剤層９の層内に剛
性を有する硬質材料で作られた平坦な矯正板（金属板，
あるいは硬質プラスチック板）１５を埋設し、プリント
配線板を加熱プレスする際に上層導体パターン６のボン
ディング面域６ａの部分で波状の熱変形が生じるのを防
ぐようにしている。なお、安全規格面でプリント配線板
内の導体パターンの間に十分な沿面絶縁間隔を確保する
必要がある場合には、前記の矯正板１５として絶縁性の
あるプラスチック板を採用するものとする。
【００１６】〔実施例４〕図４はこの発明の請求項４に
対応する実施例を示すものである。この実施例において
は、多層フレキシブルプリント配線板１が３層の導体パ
ターンから構成されており、先記した各実施例の２層構
成のプリント配線板と較べて、接着剤層９とカバーレイ
ヤー１０との間には第２の絶縁基板１６，該絶縁基板１
６の下面側に形成した下層導体パターン１７，および接
着剤層１８を追加積層した構成になる。
対応する実施例を示すものである。この実施例において
は、多層フレキシブルプリント配線板１が３層の導体パ
ターンから構成されており、先記した各実施例の２層構
成のプリント配線板と較べて、接着剤層９とカバーレイ
ヤー１０との間には第２の絶縁基板１６，該絶縁基板１
６の下面側に形成した下層導体パターン１７，および接
着剤層１８を追加積層した構成になる。
【００１７】そして、上層導体パターン６を除く第２，
第３の下層導体パターン８，１７については、上層導体
パターン６のボンディング面域６ａと対向する領域で導
体パターン８と１７のパターンが上下に重なり合わない
ように相対的にずらして千鳥状に配列している。ここ
で、導体パターン８，１７の相互間隔（水平方向）は、
少なくとも両導体パターン間に介在する接着剤層９，お
よび第２の絶縁基板１６の厚さの合計分に設定する。
第３の下層導体パターン８，１７については、上層導体
パターン６のボンディング面域６ａと対向する領域で導
体パターン８と１７のパターンが上下に重なり合わない
ように相対的にずらして千鳥状に配列している。ここ
で、導体パターン８，１７の相互間隔（水平方向）は、
少なくとも両導体パターン間に介在する接着剤層９，お
よび第２の絶縁基板１６の厚さの合計分に設定する。
【００１８】かかる構成により、プリント配線板の製作
過程で加熱プレスを施す前段階の積層状態では第２の絶
縁基板１６が平坦であり、その下面側に導体パターン１
７が凸状に突き出しているが、加熱プレス後は図示のよ
うに導体パターン１７と一緒に第２の絶縁基板１６が導
体パターン８の相互間に押し入るように凹状に変形して
導体パターン８と１７の凹凸を相殺し合い、上層導体パ
ターン６の下層領域ではボンディング面域６ａに対応す
る領域の厚さが均一となる。この結果、加熱プレスを施
した状態では上層導体パターン６のボンディング面域６
ａが図示のように平坦化されることになる。
過程で加熱プレスを施す前段階の積層状態では第２の絶
縁基板１６が平坦であり、その下面側に導体パターン１
７が凸状に突き出しているが、加熱プレス後は図示のよ
うに導体パターン１７と一緒に第２の絶縁基板１６が導
体パターン８の相互間に押し入るように凹状に変形して
導体パターン８と１７の凹凸を相殺し合い、上層導体パ
ターン６の下層領域ではボンディング面域６ａに対応す
る領域の厚さが均一となる。この結果、加熱プレスを施
した状態では上層導体パターン６のボンディング面域６
ａが図示のように平坦化されることになる。
【００１９】
【発明の効果】以上述べたようにこの発明の構成によれ
ば、多層フレキシブルプリント配線板の上層導体パター
ンについて、半導体素子との間でワイヤボンディングを
施すボンディング面域が波状を呈することなく平坦化さ
れる。したがって、良好なワイヤボンディングが可能と
なり、これにより製品の品質，並びに歩留りの向上が図
れる。
ば、多層フレキシブルプリント配線板の上層導体パター
ンについて、半導体素子との間でワイヤボンディングを
施すボンディング面域が波状を呈することなく平坦化さ
れる。したがって、良好なワイヤボンディングが可能と
なり、これにより製品の品質，並びに歩留りの向上が図
れる。
【図１】この発明の実施例１に対応する多層フレキシブ
ルプリント配線板を採用して組立てた電子回路モジュー
ルの構成断面図
ルプリント配線板を採用して組立てた電子回路モジュー
ルの構成断面図
【図２】この発明の実施例２に対応する多層フレキシブ
ルプリント配線板を採用して組立てた電子回路モジュー
ルの構成断面図
ルプリント配線板を採用して組立てた電子回路モジュー
ルの構成断面図
【図３】この発明の実施例３に対応する多層フレキシブ
ルプリント配線板を採用して組立てた電子回路モジュー
ルの構成断面図
ルプリント配線板を採用して組立てた電子回路モジュー
ルの構成断面図
【図４】この発明の実施例４に対応する多層フレキシブ
ルプリント配線板を採用して組立てた電子回路モジュー
ルの構成断面図
ルプリント配線板を採用して組立てた電子回路モジュー
ルの構成断面図
【図５】従来の多層フレキシブルプリント配線板を採用
して組立てた電子回路モジュールの構成断面図
して組立てた電子回路モジュールの構成断面図
１ 多層フレキシブルプリント配線板 ２ 金属ベース板 ３ 半導体素子 ４，１０ カバーレイヤー ５，９，１８ 接着剤層 ７，１６ 可撓性の絶縁基板 ６ 上層導体パターン ６ａ ボンディング面域 ８，１７ 下層導体パターン
Claims (4)
- 【請求項１】２層以上の導体パターンを可撓性の絶縁基
板，接着剤，カバーレイヤーとともに積層した構成にな
る多層フレキシブルプリント配線板であり、プリント配
線板の上層に形成した導体パターンと該プリント配線板
に組合せた半導体素子との間をワイヤボンディング法に
より接続したものにおいて、前記上層導体パターンのボ
ンディング面域に対向する下層導体パターンの領域をベ
タパターンで形成した上で、プリント配線板を加熱プレ
スして前記ボンディング面域を平坦化したことを特徴と
する多層フレキシブルプリント配線板。 - 【請求項２】２層以上の導体パターンを可撓性の絶縁基
板，接着剤，カバーレイヤーとともに積層した構成にな
る多層フレキシブルプリント配線板であり、プリント配
線板の上層に形成した導体パターンと該プリント配線板
に組合せた半導体素子との間をワイヤボンディング法に
より接続したものにおいて、前記上層導体パターンのボ
ンディング面域に対向する領域を迂回して下層導体パタ
ーンを形成した上で、プリント配線板を加熱プレスして
前記ボンディング面を平坦化したことを特徴とする多層
フレキシブルプリント配線板。 - 【請求項３】請求項２記載の多層フレキシブルプリント
配線板において、上層導体パターンのボンディング面域
に対向して下層導体パターンの接着剤層内に硬質材料で
作られた平坦な矯正板を埋設したことを特徴とする多層
フレキシブルプリント配線板。 - 【請求項４】３層以上の導体パターンを可撓性の絶縁基
板，接着剤，カバーレイヤーとともに積層した構成にな
る多層フレキシブルプリント配線板であり、プリント配
線板の上層導体パターンと該プリント配線板に組合せた
半導体素子との間をワイヤボンディング法により接続し
たものにおいて、前記上層導体パターンのボンディング
面域に対向する下層側の各導体パターンを千鳥状に配列
して形成した上で、プリント配線板を加熱プレスして前
記ボンディング面を平坦化したことを特徴とする多層フ
レキシブルプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19585198A JP2000031645A (ja) | 1998-07-10 | 1998-07-10 | 多層フレキシブルプリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19585198A JP2000031645A (ja) | 1998-07-10 | 1998-07-10 | 多層フレキシブルプリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031645A true JP2000031645A (ja) | 2000-01-28 |
Family
ID=16348073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19585198A Pending JP2000031645A (ja) | 1998-07-10 | 1998-07-10 | 多層フレキシブルプリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000031645A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004094091A (ja) * | 2002-09-03 | 2004-03-25 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| CN109587929A (zh) * | 2017-09-29 | 2019-04-05 | 太阳诱电株式会社 | 电路基板和电路组件 |
-
1998
- 1998-07-10 JP JP19585198A patent/JP2000031645A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004094091A (ja) * | 2002-09-03 | 2004-03-25 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| CN109587929A (zh) * | 2017-09-29 | 2019-04-05 | 太阳诱电株式会社 | 电路基板和电路组件 |
| JP2019067872A (ja) * | 2017-09-29 | 2019-04-25 | 太陽誘電株式会社 | 回路基板及び回路モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6917107B2 (en) | Board-on-chip packages | |
| US7196418B2 (en) | Semiconductor device and stacked semiconductor device that can increase flexibility in designing a stacked semiconductor device | |
| JP5126278B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1093017A (ja) | 多層構造方式での高実装密度の半導体パワーモジュール | |
| JP2000100987A (ja) | 半導体チップモジュール用多層回路基板およびその製造方法 | |
| CN100380653C (zh) | 半导体器件及其制造方法 | |
| JP4798237B2 (ja) | Ｉｃ搭載基板、及び多層プリント配線板 | |
| JP4074040B2 (ja) | 半導体モジュール | |
| JP4285309B2 (ja) | 電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法 | |
| JP2000331138A (ja) | 非接触型ｉｃカード | |
| JP3946114B2 (ja) | 多層回路配線基板の製造方法 | |
| JP2000031645A (ja) | 多層フレキシブルプリント配線板 | |
| JP2001267475A (ja) | 半導体装置の実装構造およびその実装方法 | |
| KR101229649B1 (ko) | 측면을 이용한 칩 적층방법, 이에 의하여 적층된 칩 어셈블리 및 이를 위한 칩 제조방법 | |
| JP3611957B2 (ja) | 積層型実装体 | |
| US8772912B2 (en) | Electronic device | |
| JP2004335934A (ja) | フレキシブル回路基板及びその製造方法と、フレキシブル多層配線回路基板及びその製造方法。 | |
| JP2000022329A (ja) | 配線基板および電子ユニットおよび電子部品実装方法 | |
| KR100366114B1 (ko) | 반도체장치와그의제조방법 | |
| JP2002171063A (ja) | 多層フレキシブル配線板 | |
| JP3984552B2 (ja) | 半導体装置用パッケージの製造方法 | |
| JP4012076B2 (ja) | 半導体装置用パッケージの製造方法 | |
| JP2942790B2 (ja) | 半導体素子用多層リードフレーム | |
| JP3099573B2 (ja) | 半導体装置 | |
| JP2000174442A (ja) | 電子部品の実装方法、及び半導体装置 |