JP2004094091A - プラズマディスプレイ装置 - Google Patents

プラズマディスプレイ装置 Download PDF

Info

Publication number
JP2004094091A
JP2004094091A JP2002257654A JP2002257654A JP2004094091A JP 2004094091 A JP2004094091 A JP 2004094091A JP 2002257654 A JP2002257654 A JP 2002257654A JP 2002257654 A JP2002257654 A JP 2002257654A JP 2004094091 A JP2004094091 A JP 2004094091A
Authority
JP
Japan
Prior art keywords
wiring board
wiring
driver
plasma display
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002257654A
Other languages
English (en)
Other versions
JP4207507B2 (ja
Inventor
Tomohiko Suzuki
鈴木 知彦
Tadayuki Masumori
益盛 忠行
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP2002257654A priority Critical patent/JP4207507B2/ja
Publication of JP2004094091A publication Critical patent/JP2004094091A/ja
Application granted granted Critical
Publication of JP4207507B2 publication Critical patent/JP4207507B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】アドレスドライバ回路ブロックを低コストで構成できるようにすることにより、プラズマディスプレイ装置の低価格化を実現することを目的とする。
【解決手段】プラズマディスプレイパネルのアドレス電極に表示データを供給するためのアドレスドライバ回路ブロックのフレキシブル配線基板40において、フレキシブル配線基板40を、出力配線41aを有する第1の配線板41と、この第1の配線板41から分離されかつ入力配線42aを有する第2の配線板42とで構成し、かつ前記第1の配線板41と第2の配線板42のドライバIC43側の端部を金属放熱板45に固着した。
【選択図】 図3

Description

【0001】
【発明の属する技術分野】
本発明は、大画面で、薄型、軽量のディスプレイ装置として知られているプラズマディスプレイ装置に関するものである。
【0002】
【従来の技術】
プラズマディスプレイ装置は、液晶パネルに比べて高速の表示が可能であり視野角が広いこと、大型化が容易であること、自発光型であるため表示品質が高いことなどの理由から、フラットパネルディスプレイ技術の中で最近特に注目を集めている。
【0003】
まず、プラズマディスプレイ装置におけるプラズマディスプレイパネルの構造について図5を用いて説明する。図5に示すように、ガラス基板などの透明な前面側の基板1上には、スキャン電極とサステイン電極とで対をなすストライプ状の表示電極2が複数列形成され、そしてその電極群を覆うように誘電体層3が形成され、その誘電体層3上には保護膜4が形成されている。
【0004】
また、前記前面側の基板1に対向配置される背面側の基板5上には、スキャン電極およびサステイン電極の表示電極2と交差するように、オーバーコート層6で覆われた複数列のストライプ状のアドレス電極7が形成されている。このアドレス電極7間のオーバーコート層6上には、アドレス電極7と平行に複数の隔壁8が配置され、この隔壁8間の側面およびオーバーコート層6の表面に蛍光体層9が設けられている。
【0005】
これらの基板1と基板5とは、スキャン電極およびサステイン電極の表示電極2とアドレス電極7とがほぼ直交するように、微小な放電空間を挟んで対向配置されるとともに、周囲が封止され、そして前記放電空間には、ヘリウム、ネオン、アルゴン、キセノンのうちの一種または混合ガスが放電ガスとして封入されている。また、放電空間は、隔壁8によって複数の区画に仕切ることにより、表示電極2とアドレス電極7との交点が位置する複数の放電セルが設けられ、その各放電セルには、赤色、緑色および青色となるように蛍光体層9が一色ずつ順次配置されている。
【0006】
図6にこのプラズマディスプレイパネルの電極配列を示しており、図6に示すようにスキャン電極およびサステイン電極とアドレス電極とは、M行×N列のマトリックス構成であり、行方向にはM行のスキャン電極SCN1〜SCNMおよびサステイン電極SUS1〜SUSMが配列され、列方向にはN列のアドレス電極D1〜DNが配列されている。
【0007】
このような電極構成のプラズマディスプレイパネルにおいては、アドレス電極とスキャン電極の間に書き込みパルスを印加することにより、アドレス電極とスキャン電極の間でアドレス放電を行い、放電セルを選択した後、スキャン電極とサステイン電極との間に、交互に反転する周期的な維持パルスを印加することにより、スキャン電極とサステイン電極との間で維持放電を行い、所定の表示を行うものである。
【0008】
図7にプラズマディスプレイ装置の表示駆動回路の構成を示している。図7に示すように、図5に示す構成のプラズマディスプレイパネル(PDP)10、アドレスドライバ回路11、スキャンドライバ回路12、サステインドライバ回路13、放電制御タイミング発生回路14、電源回路15、16、A/Dコンバータ(アナログ・デジタル変換器)17、走査数変換部18、およびサブフィールド変換部19を備えている。
【0009】
図7の回路において、まず、映像信号VDは、A/Dコンバータ17に入力される。また、水平同期信号Hおよび垂直同期信号Vは放電制御タイミング発生回路14、A/Dコンバータ17、走査数変換部18、サブフィールド変換部19に与えられる。A/Dコンバータ17は、映像信号VDをデジタル信号に変換し、その画像データを走査数変換部18に与える。
【0010】
走査数変換部18は、画像データをPDP10の画素数に応じたライン数の画像データに変換し、各ラインごとの画像データをサブフィールド変換部19に与える。サブフィールド変換部19は、各ラインごとの画像データの各画素データを複数のサブフィールドに対応する複数のビットに分割し、各サブフィールドごとに各画素データの各ビットをアドレスドライバ回路11にシリアルに出力する。アドレスドライバ回路11は、電源回路15に接続されており、サブフィールド変換部19から各サブフィールドごとにシリアルに与えられるデータをパラレルデータに変換し、そのパラレルデータに基づいて複数のアドレス電極に電圧を供給する。
【0011】
放電制御タイミング発生回路14は、水平同期信号Hおよび垂直同期信号Vを基準として、放電制御タイミング信号SC、SUを発生し、各々スキャンドライバ回路12およびサステインドライバ回路13に与える。スキャンドライバ回路12は、出力回路121およびシフトレジスタ122を有する。また、サステインドライバ回路13は、出力回路131およびシフトレジスタ132を有する。これらのスキャンドライバ回路12およびサステインドライバ回路13は共通の電源回路16に接続されている。
【0012】
スキャンドライバ回路12のシフトレジスタ122は、放電制御タイミング発生回路14から与えられる放電制御タイミング信号SCを垂直走査方向にシフトしつつ出力回路121に与える。出力回路121は、シフトレジスタ122から与えられる放電制御タイミング信号SCに応答して複数のスキャン電極に順に駆動信号電圧を供給する。
【0013】
サステインドライバ回路13のシフトレジスタ132は、放電制御タイミング発生回路14から与えられる放電制御タイミング信号SUを垂直走査方向にシフトしつつ出力回路131に与える。出力回路131は、シフトレジスタ132から与えられる放電制御タイミング信号SUに応答して複数のサステイン電極に順に駆動信号電圧を供給する。
【0014】
図8にこのプラズマディスプレイ装置の表示駆動回路のタイミングチャートの一例を示しており、図8に示すように、書き込み期間では、全てのサステイン電極SUS1〜SUSMを0(V)に保持した後に、第1行目の表示する放電セルに対応する所定のアドレス電極D1〜DNに正の書き込みパルス電圧+Vw(V)を、第1行目のスキャン電極SCN1に負の走査パルス電圧−Vs(V)をそれぞれに印加すると、所定のアドレス電極D1〜DNと第1行目のスキャン電極SCN1との交点部において、書き込み放電が起こる。
【0015】
次に、第2行目の表示する放電セルに対応する所定のアドレス電極D1〜DNに正の書き込みパルス電圧+Vw(V)を、第2行目のスキャン電極SCN2に負の走査パルス電圧−Vs(V)をそれぞれに印加すると、所定のアドレス電極D1〜DNと第2行目のスキャン電極SCN2との交点部において書き込み放電が起こる。
【0016】
上記同様の動作が順次に行われて、最後に第M行目の表示する放電セルに対応する所定のアドレス電極D1〜DNに正の書き込みパルス電圧+Vw(V)を、第M行目のスキャン電極SCNMに負の走査パルス電圧−Vs(V)をそれぞれに印加すると、所定のアドレス電極D1〜DNと第M行目のスキャン電極SCNMとの交点部において書き込み放電が起こる。
【0017】
次の維持期間では、全てのスキャン電極SCN1〜SCNMを一旦0(V)に保持すると共に、全てのサステイン電極SUS1〜SUSMに負の維持パルス電圧−Vm(V)を印加すると、書き込み放電を起こした前記交点部におけるスキャン電極SCN1〜SCNMとサステイン電極SUS1〜SUSMとの間に維持放電が起こる。次に全てのスキャン電極SCN1〜SCNMと全てのサステイン電極SUS1〜SUSMとに負の維持パルス電圧−Vm(V)を交互に印加することにより、表示する放電セルにおいて維持放電が継続して起こる。この維持放電の発光によりパネル表示が行われる。
【0018】
次の消去期間において、全てのスキャン電極SCN1〜SCNMを一旦0(V)に保持すると共に、全てのサステイン電極SUS1〜SUSMに消去パルス電圧−Ve(V)を印加すると、消去放電を起こして放電が停止する。
【0019】
以上の動作により、プラズマディスプレイ装置において、一画面が表示される。
【0020】
ところで、このような構成のプラズマディスプレイ装置において、プラズマディスプレイのアドレス電極に表示データを供給するアドレスドライバ回路ブロック部分には、プラズマディスプレイパネルのアドレス電極に表示データを供給するためのドライバICと、このドライバICが搭載されかつプラズマディスプレイパネルおよび駆動回路部分とドライバICを接続するためのフレキシブル配線基板とが用いられている。また、フレキシブル配線基板には、ドライバICの出力端子とプラズマディスプレイパネルのアドレス電極とを接続する出力配線および前記ドライバICの入力端子に接続される入力配線が形成されており、出力配線の一端部はプラズマディスプレイパネルの複数のアドレス電極の電極引出部それぞれに異方導電性接着材などを介して電気的に接続され、入力配線の一端部は駆動回路部と電気的に接続されている。
【0021】
【特許文献1】
特開平11−194718号公報
【0022】
【発明が解決しようとする課題】
このようにアドレスドライバ回路ブロックに用いられるフレキシブル配線基板の出力配線部分は、プラズマディスプレイパネルのアドレス電極それぞれに接続されるため、多くの配線本数を必要とし、このためフレキシブル配線基板の製造過程において、断線などの配線欠陥などが発生しやすい。しかも、一般的にフレキシブル配線基板は、1枚の大判の基板素材に複数の配線基板パターンを形成した後、個々の配線基板に分離することにより製造されるが、プラズマディスプレイ装置に使用されるフレキシブル配線基板は、複数のドライバICが搭載され、出力配線はプラズマディスプレイパネルと、入力配線は駆動回路基板に接続する構成であるため、大きな面積のものを必要とすることから、一定の面積の基板素材から得られる数量が少なくなる。したがって、上述した配線欠陥などの製造上での歩留りを考慮すると、アドレスドライバ回路ブロック部分における価格がより高いものとなってしまう。
【0023】
本発明はこのような課題に鑑みなされたもので、アドレスドライバ回路ブロックを低コストで構成できるようにすることによりプラズマディスプレイ装置の低価格化を実現することを目的とするものである。
【0024】
【課題を解決するための手段】
上記目的を達成するために本発明のプラズマディスプレイ装置は、プラズマディスプレイパネルのアドレス電極に表示データを供給するためのアドレスドライバ回路ブロックのフレキシブル配線基板において、フレキシブル配線基板は、前記出力配線を有する第1の配線板とこの第1の配線板から分離されかつ前記入力配線を有する第2の配線板とで構成し、かつ前記第1の配線板と第2の配線板のドライバIC側の端部を金属放熱板に固着したものである。
【0025】
【発明の実施の形態】
すなわち、本発明の請求項1記載の発明は、放電空間を形成して対向する一対の基板上に複数列の表示電極とこの表示電極に交差するように対向配置される複数列のアドレス電極とを設けることにより構成された複数の放電セルを有するプラズマディスプレイパネルと、このプラズマディスプレイパネルの前記アドレス電極に表示データを供給するためのドライバICと、このドライバICの出力端子と前記プラズマディスプレイパネルのアドレス電極とを接続する出力配線および前記ドライバICの入力端子に接続される入力配線を有するフレキシブル配線基板と、このフレキシブル配線基板の前記ドライバICが配置される部分に前記ドライバICおよびフレキシブル配線基板に接するように配設した金属放熱板とを備え、前記フレキシブル配線基板は、前記出力配線を有する第1の配線板とこの第1の配線板から分離されかつ前記入力配線を有する第2の配線板とで構成し、かつ前記第1の配線板と第2の配線板のドライバIC側の端部を前記金属放熱板に固着したものである。
【0026】
また、請求項2に記載の発明は、請求項1において、ドライバICを金属放熱板に固着し、かつ入力端子と出力端子をそれぞれ第1の配線板の出力配線と第2の配線板の入力配線にワイヤーボンド実装にて電気的に接続したことを特徴とする。
【0027】
また、請求項3に記載の発明は、請求項1において、第1の配線板の出力配線の配線本数が第2の配線板の入力配線の配線本数より多いことを特徴とする。
【0028】
以下、本発明の一実施の形態によるプラズマディスプレイ装置について、図1〜図4を用いて説明するが、本発明の実施の態様はこれに限定されるものではない。
【0029】
図1にプラズマディスプレイ装置の全体構成の一例を示している。図において、20は図5に示す構成のパネルであり、このパネル20を収容する筐体は、前面枠21と金属製のバックカバー22とから構成され、前面枠21の開口部には光学フィルターおよびパネル20の保護を兼ねたガラスなどからなる前面カバー23が配置されている。また、この前面カバー23には電磁波の不要輻射を抑制するために、例えば銀蒸着が施されている。さらに、バックカバー22には、パネル20などで発生した熱を外部に放出するための複数の通気孔22aが設けられている。
【0030】
前記パネル20は、アルミニウムなどからなるシャーシ部材24の前面に熱伝導シート25を介して接着することにより保持され、そしてシャーシ部材24の後面側には、パネル20を表示駆動させるための複数の回路ブロック26が取り付けられている。前記熱伝導シート25は、パネル20で発生した熱をシャーシ部材24に効率よく伝え、放熱を行うためのものである。また、回路ブロック26はパネル20の表示駆動とその制御を行うための電気回路を備えており、パネル20の縁部に引き出された電極引出部に、シャーシ部材24の四辺の縁部を越えて延びる複数のフレキシブル配線基板(図示せず)によって電気的に接続されている。
【0031】
また、シャーシ部材24の後面には、回路ブロック26を取り付けたり、バックカバー22を固定するためのボス部24aがダイカストなどによる一体成型により突設されている。なお、このシャーシ部材24は、アルミニウム平板に固定ピンを固定して構成してもよい。
【0032】
図2はこのような構成のプラズマディスプレイ装置において、バックカバー22を外して内部の配置構造を示す平面図であり、図2においてスキャンドライバ回路ブロック30はパネル20のスキャン電極に所定の信号電圧を供給し、サステインドライバ回路ブロック31はパネル20のサステイン電極に所定の信号電圧を供給し、アドレスドライバ回路ブロック32はパネル20のアドレス電極に所定の信号電圧を供給するもので、スキャンドライバ回路ブロック30、サステインドライバ回路ブロック31はシャーシ部材24の幅方向の両端部にそれぞれ配置され、またアドレスドライバ回路ブロック32はシャーシ部材14の高さ方向の下端部に配置されている。
【0033】
制御回路ブロック33は、テレビジョンチューナなどの外部機器に接続するための接続ケーブルが着脱可能に接続される入力端子部を備えた入力信号回路ブロック34から送られる映像信号に基づき、画像データをパネル20の画素数に応じた画像データ信号に変換してアドレスドライバ回路ブロック32に供給すると共に、放電制御タイミング信号を発生し、各々スキャンドライバ回路ブロック30およびサステインドライバ回路ブロック31に供給し、階調制御などの表示駆動制御を行うもので、シャーシ部材24のほぼ中央部に配置されている。
【0034】
電源ブロック35は、前記各回路ブロックに電圧を供給するもので、前記制御回路ブロック33と同様、シャーシ部材24のほぼ中央部に配置され、電源ケーブル(図示せず)が装着されるコネクタ36を有する電源入力ブロック37を通して商用電源電圧が供給される。
【0035】
ブラケット38はスタンドポールに装着されるもので、シャーシ部材24の高さ方向の下端部の位置に取り付けられている。据置用のスタンドに取り付けたスタンドポールの先端部をブラケット38の孔に挿入し、ビスなどによりスタンドポールをブラケット38に固定することによりスタンドが取り付けられ、これによりパネルを立てた状態で保持されることとなる。
【0036】
フレキシブル配線基板39は、パネル20のスキャン電極、サステイン電極の電極引出部とスキャンドライバ回路ブロック30、サステインドライバ回路ブロック31のプリント配線板とを接続するものである。
【0037】
また、フレキシブル配線基板40はパネル20のアドレス電極の電極引出部とアドレスドライバ回路の駆動回路を搭載したプリント配線板とを接続するものであり、それぞれパネル20の外周部を通して、前面側より背面側に180度湾曲させて引き回して配置している。
【0038】
図3にアドレス電極に表示データを供給するためのアドレスドライバ回路ブロックを側面から見た断面を示し、図4に上面側から見た平面を示している。
【0039】
図3、図4において、40は上述したフレキシブル配線基板であり、このフレキシブル配線基板40は、パネル20のアドレス電極の電極引出部それぞれに異方導電性接着材などにより接続される出力配線41aを有する第1の配線板41と、この第1の配線板41から分離されかつアドレスドライバ回路の駆動回路基板に接続される入力配線42aを有する第2の配線板42とで構成されており、また第1の配線板41の出力配線41aの配線本数は、第2の配線板42の入力配線42aの配線本数より多い構成である。また、第1の配線板41、第2の配線板42は、それぞれフレキシブルな屈曲性を有するポリアミド樹脂フィルムからなるベースフィルム41b、42b上に、銅箔などからなる複数本の出力配線41a、入力配線42aを形成し、そして出力配線41a、入力配線42aの両端部を露出させた状態で、それらの配線を保護するために接着層41c、42cを介してあらかじめフィルム状に形成されていた保護層41d、42dを固着した構成である。
【0040】
43はパネル20のアドレス電極に表示データを供給するためのドライバICであり、このドライバIC43の出力端子は第1の配線板41の出力配線41aの一端部に接続ワイヤ44によるワイヤーボンド実装法により接続され、また入力端子は第2の配線板42の入力配線42aの一端部に同じく接続ワイヤ44によるワイヤーボンド実装法により接続されている。
【0041】
45はフレキシブル配線基板40の前記ドライバIC43が配置される部分にドライバIC43およびフレキシブル配線基板40に接するように配設したアルミニウム板などの金属放熱板であり、この金属放熱板45には、ドライバIC43および前記第1の配線板41と第2の配線板42のドライバIC43側の端部が接着層46を介して固着されており、この金属放熱板45は上述したシャーシ部材24にねじなどにより固定されている。また、この金属放熱板45に固着されたドライバIC43は、第1の配線板41および第2の配線板42とのワイヤーボンド実装部分を含めてエポキシなどの樹脂47によりモールドされており、機械的なダメージよりドライバIC43および実装部を保護している。
【0042】
このように本発明においては、フレキシブル配線基板40は、多くの配線本数を必要とする出力配線41aを有する第1の配線板41と、この第1の配線板から分離された入力配線42aを有する第2の配線板42とで構成したものであり、フレキシブル配線基板の製造過程において、断線などの配線欠陥などが発生しやすい第1の配線板41と配線本数の少ない第2の配線板42とを別個に製造することが可能で、この結果フレキシブル配線基板として損失が少なくなるとともに、一定の面積の基板素材から得られる数量を増やすことができ、アドレスドライバ回路ブロック全体として安価に構成することができる。
【0043】
また、フレキシブル配線基板が第1の配線板41と第2の配線板42とに分離したことにより、要求される信頼性に応じて配線板の材質、配線の厚みなどの構成を変えることができ、基板面積を大きくするなどを行なうことなく、最適設計の構成を容易に得ることができる。
【0044】
【発明の効果】
以上説明したように本発明によれば、アドレスドライバ回路ブロックのフレキシブル配線基板を、多くの配線本数を必要とする出力配線を有する第1の配線板と、この第1の配線板から分離された入力配線を有する第2の配線板とで構成したものであり、フレキシブル配線基板として損失が少なくなり、アドレスドライバ回路ブロック全体として安価に構成することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるプラズマディスプレイ装置の内部の配置構造を示す分解斜視図
【図2】同プラズマディスプレイ装置の内部の配置構造を示す平面図
【図3】同プラズマディスプレイ装置のアドレスドライバ回路ブロック部分の構成を示す断面図
【図4】同じく平面図
【図5】プラズマディスプレイ装置のパネルの概略構成を示す斜視図
【図6】同プラズマディスプレイ装置のパネルの電極配列を示す説明図
【図7】同プラズマディスプレイ装置の表示駆動回路の一例を示すブロック回路図
【図8】同プラズマディスプレイ装置の駆動方法の一例を示す信号波形図
【符号の説明】
20 パネル
40 フレキシブル配線基板
41 第1の配線板
41a 出力配線
42 第2の配線板
42a 入力配線
43 ドライバIC
45 金属放熱板

Claims (3)

  1. 放電空間を形成して対向する一対の基板上に複数列の表示電極とこの表示電極に交差するように対向配置される複数列のアドレス電極とを設けることにより構成された複数の放電セルを有するプラズマディスプレイパネルと、このプラズマディスプレイパネルの前記アドレス電極に表示データを供給するためのドライバICと、このドライバICの出力端子と前記プラズマディスプレイパネルのアドレス電極とを接続する出力配線および前記ドライバICの入力端子に接続される入力配線を有するフレキシブル配線基板と、このフレキシブル配線基板の前記ドライバICが配置される部分に前記ドライバICおよびフレキシブル配線基板に接するように配設した金属放熱板とを備え、前記フレキシブル配線基板は、前記出力配線を有する第1の配線板とこの第1の配線板から分離されかつ前記入力配線を有する第2の配線板とで構成し、かつ前記第1の配線板と第2の配線板のドライバIC側の端部を前記金属放熱板に固着したことを特徴とするプラズマディスプレイ装置。
  2. ドライバICを金属放熱板に固着し、かつ入力端子と出力端子をそれぞれ第1の配線板の出力配線と第2の配線板の入力配線にワイヤーボンド実装にて電気的に接続したことを特徴とする請求項1記載のプラズマディスプレイ装置。
  3. 第1の配線板の出力配線の配線本数が第2の配線板の入力配線の配線本数より多いことを特徴とする請求項1記載のプラズマディスプレイ装置。
JP2002257654A 2002-09-03 2002-09-03 プラズマディスプレイ装置 Expired - Fee Related JP4207507B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002257654A JP4207507B2 (ja) 2002-09-03 2002-09-03 プラズマディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002257654A JP4207507B2 (ja) 2002-09-03 2002-09-03 プラズマディスプレイ装置

Publications (2)

Publication Number Publication Date
JP2004094091A true JP2004094091A (ja) 2004-03-25
JP4207507B2 JP4207507B2 (ja) 2009-01-14

Family

ID=32062504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002257654A Expired - Fee Related JP4207507B2 (ja) 2002-09-03 2002-09-03 プラズマディスプレイ装置

Country Status (1)

Country Link
JP (1) JP4207507B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7457120B2 (en) * 2004-04-29 2008-11-25 Samsung Sdi Co., Ltd. Plasma display apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031645A (ja) * 1998-07-10 2000-01-28 Fuji Electric Co Ltd 多層フレキシブルプリント配線板
JP2000250425A (ja) * 1999-02-25 2000-09-14 Fujitsu Ltd ドライバic実装モジュール
JP2001013883A (ja) * 1999-06-30 2001-01-19 Fujitsu Ltd ドライバic実装モジュール及びそれを使用した平板型表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031645A (ja) * 1998-07-10 2000-01-28 Fuji Electric Co Ltd 多層フレキシブルプリント配線板
JP2000250425A (ja) * 1999-02-25 2000-09-14 Fujitsu Ltd ドライバic実装モジュール
JP2001013883A (ja) * 1999-06-30 2001-01-19 Fujitsu Ltd ドライバic実装モジュール及びそれを使用した平板型表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7457120B2 (en) * 2004-04-29 2008-11-25 Samsung Sdi Co., Ltd. Plasma display apparatus

Also Published As

Publication number Publication date
JP4207507B2 (ja) 2009-01-14

Similar Documents

Publication Publication Date Title
KR100550725B1 (ko) 플라즈마 디스플레이 장치
US7091665B2 (en) Plasma display apparatus
JP4186649B2 (ja) プラズマディスプレイ装置
JP2004094091A (ja) プラズマディスプレイ装置
JP4265155B2 (ja) プラズマディスプレイ装置
JP4802661B2 (ja) プラズマディスプレイ装置
US7595590B2 (en) Plasma display apparatus
JP2004096387A (ja) プラズマディスプレイパネル
JP2005070600A (ja) プラズマディスプレイ装置
JP2004069889A (ja) プラズマディスプレイ装置
JP2003043942A (ja) プラズマディスプレイ装置
JP2005107438A (ja) プラズマディスプレイ装置用半導体装置の製造方法
JP2003173150A (ja) プラズマディスプレイ装置
JP3744470B2 (ja) プラズマディスプレイ装置
JP2005340131A (ja) プラズマディスプレイ装置
JP2004020999A (ja) プラズマディスプレイ装置
JP2005084363A (ja) プラズマディスプレイ装置
JP2003043988A (ja) プラズマディスプレイ装置
JP2003043944A (ja) プラズマディスプレイ装置
JP4810771B2 (ja) プラズマディスプレイ装置およびその製造方法
JP2004126452A (ja) プラズマディスプレイ装置の製造方法
JP2004031043A (ja) プラズマディスプレイパネル
JP2003195778A (ja) 表示装置
JP2002353660A (ja) プラズマディスプレイ装置
JP4792991B2 (ja) プラズマディスプレイ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050801

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees