JP3099573B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3099573B2 JP3099573B2 JP4822893A JP4822893A JP3099573B2 JP 3099573 B2 JP3099573 B2 JP 3099573B2 JP 4822893 A JP4822893 A JP 4822893A JP 4822893 A JP4822893 A JP 4822893A JP 3099573 B2 JP3099573 B2 JP 3099573B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- block
- lead frame
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
わり、さらに詳しくはパッケージの信頼性に関するもの
である。
型半導体装置の一実施例を示した断面図である。1は、
半導体素子でありエポキシ等の接着剤で放熱ブロック2
に固定されている。3は、リードフレームでありポリイ
ミド等の絶縁テープ4を介し放熱ブロック2に固定され
ている。本半導体装置は、放熱ブロック2とリードフレ
ーム3とをポリイミド等の絶縁テープ4で固定した後、
半導体素子1が放熱ブロック2上に固定される。その
後、半導体素子1上のボンディングパッドとリードフレ
ーム3は金線等のワイヤー5でワイヤーボンディングさ
れリードフレームの一部を残しエポキシ等の樹脂6にて
封止され半導体装置が製造される。
体装置においては、放熱ブロックとリードフレームとの
固定にリードフレームと放熱ブロック全面にかかるよう
ポリイミド等の絶縁テープで固定されていたため、半導
体素子とリードフレームとのワイヤーボンディングの際
にポリイミド等の絶縁テープがクッションとなってしま
い、リードフレーム側のボンディング品質が不安定であ
った。また、固定に使用しているポリイミド等のテープ
は、吸水性が高く半導体装置内で広範囲を占めていたた
め、実装時の加熱で半導体装置がわれやすくなってしま
うという課題があった。
されたもので、ワイヤーボンディング品質が優れ、半導
体装置の耐クラック性を向上させることが可能となり高
放熱及び多機能で安価な半導体装置を提供することを目
的とするものである。
と、前記半導体素子から発する熱を誘導するべく前記半
導体チップと直接的にまたは間接的に接続された放熱ブ
ロックと、一端を含む一部が前記放熱ブロックと相重な
る領域を有するようにかつ他端が外部に露出するように
配置されるリードと、一方が前記電極に接続されるとと
もに、他方が前記リードにおける前記放熱ブロックと相
重なる前記領域にて接続されるワイヤと、少なくとも前
記放熱ブロックと前記リードとの相重なる領域における
前記放熱ブロックの外周部で前記放熱ブロックと前記リ
ードとの間に位置するとともに、前記リードと前記放熱
ブロックとを位置固定する可撓性絶縁体と、少なくとも
前記ワイヤと前記リードとの接続されたボンディング領
域を含み、前記リードの先端部であって、かつ前記リー
ドと前記放熱ブロックとの間に位置するように設けられ
た硬質絶縁体と、を有してなることを特徴とする。
体は、前記放熱ブロックと前記リードとの相重なる領域
内において、前記硬質絶縁体が設けられた領域を除く全
ての領域に設けられてなることを特徴とする。また、上
記の何れかの構成において、前記可撓性絶縁体は、ポリ
イミドをコアとして前記ポリイミドの両面に接着層が形
成されてなることを特徴とする。また、上記の何れかの
構成において、前記硬質絶縁体は、セラミックからなる
ことを特徴とする。また、上記の何れかの構成におい
て、前記放熱ブロックは、一部が半導体装置の表面に露
出してなることを特徴とする。
は、電極を有する半導体素子と、前記半導体素子から発
する熱を誘導するべく前記半導体チップと直接的にまた
は間接的に接続された放熱ブロックと、所望の配線が形
成され前記放熱ブロックと相重なる位置に設けられた積
層回路基板と、一端側にて前記積層回路基板の前記配線
と接続されるようにかつ他端側が外部に露出するように
配置されるリードと、一方が前記電極に接続されるとと
もに、他方が前記積層回路基板の前記配線に接続される
ワイヤと、少なくとも前記ワイヤと前記積層回路基板の
前記配線との接続されたボンディング領域を含みかつ前
記積層回路基板と前記放熱ブロックとの間に位置するよ
うに設けられた硬質絶縁体と、を有してなることを特徴
とする。
ボンディングされる部分放熱ブロック、リードフレーム
間にセラミック等の硬質絶縁体が施されているためボン
ディング時のリードのばたつきが少なく安定したボンデ
ィングか可能となる。また、リードフレームと放熱ブロ
ックとの固定は放熱ブロック外周部のみに設けられてい
るポリイミド等の絶縁テープを用いているため接着によ
る応力が少なくてすむと共に、テープ吸湿による信頼性
低下を低減することができる。
固定をリードフレームの先端部一部を除く全面に施した
ポリイミド等のテープを用いて固定する。リードフレー
ム先端部すなわちボンディングに使用される部分のリー
ドフレームと放熱ブロックの間にセラミック等の硬質絶
縁体を施す。その後、放熱ブロック上に半導体素子をエ
ポキシ等の接着剤を用い固定し半導体素子のボンディン
グパッドとリードフレームとを金線等でボンディングす
る。その時、リードフレームは、ボンディング治具とセ
ラミック等の硬質絶縁体の間に固定される形となり、硬
質絶縁体上に乗ったリード部にボンディングがされるこ
とにより安定したボンディングが可能となる。
子搭載部周辺にあらかじめセラミック等の硬質絶縁体を
基板厚に等しく埋め込み固定しておく。その後、基板上
に銅等の薄膜を張り合わせ必要な形状にフォトレジ、エ
ッチングにて回路を形成する。
っているため安定したボンディングが可能でありエッチ
ングにて回路を形成するため微細な加工が可能となる。
ドフレームと放熱ブロックとの固定を放熱ブロック外周
部のみに施したポリイミド等のテープを用いて固定し、
また、リードフレーム先端部すなわちボンディングに使
用される部分のリードフレームと放熱ブロックの間にセ
ラミック等の硬質絶縁体を施し硬質絶縁体上に乗ったリ
ード部にボンディングがされ、リードフレームの一部を
残しエポキシ等の樹脂にて樹脂封止された半導体装置の
断面図である。図において、1は半導体素子であり放熱
ブロック2にエポキシ等の接着剤で固定されている。3
は、リードフレームであり放熱ブロック2とポリイミド
等の幅0.5〜1.5mm厚さ0.1〜0.3mm程度
の絶縁テープ4により固定されている。7は、セラミッ
ク等の硬質絶縁体であり半導体素子1の周辺部すなわち
リードフレーム3の先端部に先端から1mm程度かかる
大きさで放熱ブロック2にエポキシ等の接着剤を用い固
定されている。リードフレーム3と硬質絶縁体7との間
は接着してもしなくても良い。5は金線等であり、半導
体素子1とリードフレーム3とを接続している。特にリ
ードフレーム3側金線5接続位置は硬質絶縁体7の上と
なっている。その後、リードフレーム3の一部を残しエ
ポキシ等の樹脂6にて封止され半導体装置が製造され
る。図1(b)は、同半導体装置の一部斜視図である。
ックとの固定をリードフレームの先端部一部を除く全面
に施したポリイミド等のテープを用いて固定しリードフ
レーム先端部すなわちボンディングに使用される部分の
リードフレームと放熱ブロックの間にセラミック等の硬
質絶縁体を施した半導体装置の断面図である。3は、ポ
リイミド等の絶縁テープであり放熱ブロック2の半導体
素子搭載部の一部を除き全面に施されている。また、半
導体素子1の周辺部にはセラミック等の硬質絶縁体7が
設置されており、リードフレーム3の先端部がこの硬質
絶縁体7に係る形で接着されている。硬質絶縁体7とリ
ードフレーム3との間は接着してもしなくても良い。半
導体素子1とリードフレーム3とを接続する金線等5
は、特にリードフレーム上接合部は硬質絶縁体7上に位
置するリードフレーム3に接続される。このようにして
リードフレーム3の一部を残しエポキシ等6ので封止し
半導体装置が製造される。図2(b)は、同半導体装置
の一部斜視図である。
基板を用いた本発明の半導体装置の一実施例の断面図で
ある。4は放熱ブロック2上に固定されたエポキシ等の
基板であり基板4上にはフォトレジ、エッチングで形成
された回路8がある。また、回路8の半導体素子1周辺
部にはセラミック等の硬質絶縁体7が施され硬質絶縁体
7上の回路8上に金線5が接続されている。このように
してできた物に対し、リードフレーム3を金ー金接続等
をもちいて接続し、リードフレーム3の一部を残し樹脂
6にて樹脂封止され半導体装置が製造される。図3
(b)は、同半導体装置の一部斜視図である。
部のみにポリイミド等の絶縁テープを用いリードフレー
ムを固定することにより、テープの吸湿による信頼性劣
化を低減することが可能となる。また、リードフレーム
先端部すなわちボンディング部下面にセラミック等の硬
質絶縁体を施すことにより、ボンディング時の超音波吸
収の少ない安定したボンディングが可能となる。硬質絶
縁体をリードフレーム先端部のみに施しているため放熱
板と硬質絶縁体の間の熱膨張差による応力も少なくする
ことが可能となる。
固定をリードフレームの先端部一部を除く全面に施した
ポリイミド等のテープを用いて固定しリードフレーム先
端部すなわちボンディングに使用される部分のリードフ
レームと放熱ブロックの間にセラミック等の硬質絶縁体
を施した半導体装置については、上記説明のものに対し
て信頼性としては劣るがボンディング品質については良
好となる。
導体装置については、通常のリードフレーム張り合わせ
方式と比較し配線の複雑な引き回しが可能となる。ま
た、複数の半導体素子を搭載することも可能となる。そ
のうえ、今回の装置は配線下面に硬質絶縁体を施してい
るため安定したボンディングが可能となる。
ク外周部のみに絶縁テープを施した半導体装置の断面
図。(b)は、同半導体装置の一部斜視図。
ク一部を除き全面に絶縁テープを施した半導体装置の断
面図。(b)は、同半導体装置の一部斜視図。
た半導体装置の断面図。(b)は、同半導体装置の一部
斜視図。
(b)は、同半導体装置の一部斜視図。
Claims (5)
- 【請求項1】 電極を有する半導体素子と、 前記半導体素子から発する熱を誘導するべく前記半導体
チップと直接的にまたは間接的に接続された放熱ブロッ
クと、 一端を含む一部が前記放熱ブロックと相重なる領域を有
するようにかつ他端が外部に露出するように配置される
リードと、 一方が前記電極に接続されるとともに、他方が前記リー
ドにおける前記放熱ブロックと相重なる前記領域にて接
続されるワイヤと、 少なくとも前記放熱ブロックと前記リードとの相重なる
領域における前記放熱ブロックの外周部で前記放熱ブロ
ックと前記リードとの間に位置するとともに、前記リー
ドと前記放熱ブロックとを位置固定する可撓性絶縁体
と、 少なくとも前記ワイヤと前記リードとの接続されたボン
ディング領域を含み、前記リードの先端部であって、か
つ前記リードと前記放熱ブロックとの間に位置するよう
に設けられた硬質絶縁体と、 を有してなることを特徴とする半導体装置。 - 【請求項2】 前記可撓性絶縁体は、前記放熱ブロック
と前記リードとの相重なる領域内において、前記硬質絶
縁体が設けられた領域を除く全ての領域に設けられてな
ることを特徴とする請求項1記載の半導体装置。 - 【請求項3】 前記可撓性絶縁体は、ポリイミドをコア
として前記ポリイミドの両面に接着層が形成されてなる
ことを特徴とする請求項1または2記載の半導体装置。 - 【請求項4】 前記硬質絶縁体は、セラミックからなる
ことを特徴とする請求項1乃至3のいずれかに記載の半
導体装置。 - 【請求項5】 電極を有する半導体素子と、 前記半導体素子から発する熱を誘導するべく前記半導体
チップと直接的にまたは間接的に接続された放熱ブロッ
クと、 所望の配線が形成され前記放熱ブロックと相重なる位置
に設けられた積層回路基板と、 一端側にて前記積層回路基板の前記配線と接続されるよ
うにかつ他端側が外部に露出するように配置されるリー
ドと、 一方が前記電極に接続されるとともに、他方が前記積層
回路基板の前記配線に接続されるワイヤと、 少なくとも前記ワイヤと前記積層回路基板の前記配線と
の接続されたボンディング領域を含みかつ前記積層回路
基板と前記放熱ブロックとの間に位置するように設けら
れた硬質絶縁体と、 を有してなることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4822893A JP3099573B2 (ja) | 1993-03-09 | 1993-03-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4822893A JP3099573B2 (ja) | 1993-03-09 | 1993-03-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06260515A JPH06260515A (ja) | 1994-09-16 |
JP3099573B2 true JP3099573B2 (ja) | 2000-10-16 |
Family
ID=12797580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4822893A Expired - Fee Related JP3099573B2 (ja) | 1993-03-09 | 1993-03-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3099573B2 (ja) |
-
1993
- 1993-03-09 JP JP4822893A patent/JP3099573B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06260515A (ja) | 1994-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2978861B2 (ja) | モールドbga型半導体装置及びその製造方法 | |
US6917107B2 (en) | Board-on-chip packages | |
JP3175673B2 (ja) | 半導体素子を実装したフレキシブル回路基板ユニットの製造方法 | |
JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH05326735A (ja) | 半導体装置及びその製造方法 | |
JP2973792B2 (ja) | 樹脂封止形半導体装置 | |
JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
JP3099573B2 (ja) | 半導体装置 | |
JPS5938075A (ja) | サ−マルヘツド | |
JP3149631B2 (ja) | 半導体装置及びその実装装置及びその実装方法 | |
JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
JP2833916B2 (ja) | 半導体装置 | |
JP3295987B2 (ja) | 半導体装置の製造方法 | |
JPH09326463A (ja) | 樹脂封止型半導体装置 | |
JP3462591B2 (ja) | 混成集積回路装置 | |
JP2596387B2 (ja) | 樹脂封止型半導体装置 | |
JPH08222652A (ja) | 半導体装置及びその製造方法 | |
JP2007201251A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
JP2504465B2 (ja) | 半導体装置 | |
JPH07283265A (ja) | ボンディング用加熱装置 | |
JP3482837B2 (ja) | 半導体装置 | |
JPH0831986A (ja) | 放熱板付半導体装置 | |
JP3902276B2 (ja) | 混成集積回路装置 | |
JPS61259532A (ja) | ワイヤボンデイング装置 | |
JPH04320052A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070818 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080818 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090818 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100818 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |