JP2833916B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2833916B2
JP2833916B2 JP7542892A JP7542892A JP2833916B2 JP 2833916 B2 JP2833916 B2 JP 2833916B2 JP 7542892 A JP7542892 A JP 7542892A JP 7542892 A JP7542892 A JP 7542892A JP 2833916 B2 JP2833916 B2 JP 2833916B2
Authority
JP
Japan
Prior art keywords
semiconductor device
island
lead
resin
internal lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7542892A
Other languages
English (en)
Other versions
JPH05243476A (ja
Inventor
元秋 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP7542892A priority Critical patent/JP2833916B2/ja
Publication of JPH05243476A publication Critical patent/JPH05243476A/ja
Application granted granted Critical
Publication of JP2833916B2 publication Critical patent/JP2833916B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子を搭載したア
イランドと内部リードを有するリードフレームを含む樹
脂封止形半導体装置に関する。
【0002】
【従来の技術】半導体装置はその大容量化により半導体
素子から発生する熱量が多くなっていることから、半導
体パッケージの熱をいかに外部に逃がすかが技術課題に
なっている。図5は従来の樹脂封止形半導体装置の構造
を示す平面図および断面図である。図6は細線結線部分
の拡大図である。リードフレーム2のアイランド1部に
半導体素子4は固着されており、半導体素子の電極部と
リードフレームの内部リード3の先端は細線5で結線さ
れている。半導体装置動作時の熱を逃がすために、アイ
ランドおよび内部リード先端部の裏面には熱伝導率の高
い金属、例えば銅の薄板を非導電性の樹脂シート6を介
して貼り付けた構造を採用している。樹脂シート6は金
属板7とリードとが電気的に短絡するのを防止するため
に設けたものである。なお、図中では樹脂部は省略され
ているが、半導体装置の構造としては素子,細線,内部
リード,アイランド等すべて樹脂封止された構造となっ
ている。
【0003】
【発明が解決しようとする課題】さて、従来の半導体装
置は放熱効果を高めるために貼付されている金属板が樹
脂シートを介して貼り付けられているため内部リードが
柔らかい樹脂シート上に位置する構造となっている。こ
のため、半導体素子と内部リードをボンディングすると
きのボンディング荷重や超音波振動のエネルギーが逃
げ、適切なボンディングを行われず、ワイヤのボンディ
ング強度が低下するという不具合があった。従来、この
ような構造のリードに対してのワイヤボンディング条件
は超音波振動を通常の2倍のパワーをかけて行わなけれ
ば接合が起こらない。しかし、超音波振動パワーを2倍
にすることはワイヤがボンディングのネック部で切れ易
くなるという問題が生じていた。本発明の目的は上記問
題を解決するもので、ボンディングの荷重や超音波の力
をロスすることなくボンディングすることができ、ボン
ディングしたワイヤとリードの接合強度が高く安定な半
導体装置を提供することにある。
【0004】
【課題を解決するための手段】前記目的を達成するため
に本発明による半導体装置は素子搭載用アイランドと、
前記アイランドの周囲に配置された内部リードを有する
リードフレームを含む樹脂封止形半導体装置において、
前記アイランドと前記内部リードの先端部分を、セラミ
ック薄板と非導電性の樹脂シートと熱伝導率の高い金属
板をこの順番で形成した3層構造部に搭載して構成して
ある。また、本発明は素子搭載用アイランドと、前記ア
イランドの周囲に配置された内部リードを有するリード
フレームを含む樹脂封止形半導体装置において、前記ア
イランド裏面に、非導電性シート、熱伝導率の高い金属
版をこの順番で形成し、前記内部リードの先端部分の裏
面に、セラミック薄板、非導電性シート、熱伝導率の高
い金属版をこの順番で形成して構成してある。
【0005】
【実施例】以下、図面を参照して本発明をさらに詳しく
説明する。図1(a)および(b)は本発明による半導
体装置の実施例を示す平面図および断面で示した側面図
である。また、図2は図1(b)の部分拡大図である。
半導体素子4を搭載したアイランド1と内部リード3
が、放熱のための金属板7の上に樹脂シート6とセラミ
ック薄板8を介して搭載されている。セラミック薄板8
の材質としてはアルミナまたは低融点鉛ガラスが適して
いる。各層間は接着剤により貼付されている。なお、セ
ラミック薄板として低融点鉛ガラスを用いる場合にはア
イランドおよびリードと、低融点ガラスとはガラスを溶
融することにより接着することが可能であり、接着剤は
不要である。
【0006】図3は本発明の第2の実施例を示す部分拡
大図である。セラミック薄板18が内部リード3の裏面
にあたる部分にのみ貼り付けられており、アイランド1
の裏面は樹脂シート6と金属板7との2層で構成されて
いる。他の構成部分は図1と変わらない。
【0007】図4は樹脂封止形半導体装置の参考例を
す部分拡大図である。金属板7とセラミック薄板28の
2層で構成された部分にアイランド1と内部リード3が
貼り付けられている。セラミック材料として、低融点ガ
ラスが用いられ、接着剤を用いずに融着で貼り付ける。
他の構成は図1と変わらない。
【0008】
【発明の効果】以上、説明したように本発明はアイラン
ドおよび内部リード裏面に放熱を促進するための金属板
を樹脂シートを介して貼る構造に、さらに樹脂シートと
内部リードの間に硬度の高い非導電性物質であるセラミ
ック薄板を貼ってあるので、内部リードのボンディング
性を安定させることができる。すなわち、内部リードの
裏面に硬度が高い物質を具備することにより、ボンディ
ングの荷重や超音波の力のロスすることなくボンディン
グすることができ、ボンディングしたワイヤとリードの
接合強度が高く安定した品質を得ることができる。従来
の構造のリードにワイヤボンディングするときに約50
%の超音波振動パワーでワイヤ接合が可能であり、した
がって過剰な超音波振動によるワイヤのボンディングネ
ック部の破断不良が低減化される。
【0009】第2の実施例によれば、上記効果に加えて
半導体素子から発生する熱が金属板まで伝導する際の障
壁が少なく、第1の実施例より高い熱伝導性が得られ
る。また、広い面積を有するアイランドをセラミック薄
板に固着すると、その熱伝導率の違いからくる内部応力
の差で剥離が起こる場合が想定されるが、この実施例で
はその不具合を回避することができる。
【図面の簡単な説明】
【図1】本発明による半導体装置の実施例を示す平面図
および断面で示した側面図である。
【図2】図1(b)の部分拡大図である。
【図3】本発明による半導体装置の第2の実施例を示す
部分拡大図である。
【図4】樹脂封止形半導体装置の参考例を示す部分拡大
図である。
【図5】従来の半導体装置の一例を示す平面図および断
面で示した側面図である。
【図6】図5(b)の部分拡大図である。
【符号の説明】
1…アイランド 2…リードフレーム 3…内部リード 4…半導体素子 5…ワイヤ 6…樹脂シート 7…金属板 8,18,28…セラミック薄板

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 素子搭載用アイランドと、前記アイラン
    ドの周囲に配置された内部リードを有するリードフレー
    ムを含む樹脂封止形半導体装置において、 前記アイランドと前記内部リードの先端部分を、セラミ
    ック薄板と非導電性の樹脂シートと熱伝導率の高い金属
    板をこの順番で形成した3層構造部に搭載したことを特
    徴とする半導体装置。
  2. 【請求項2】 素子搭載用アイランドと、前記アイラン
    ドの周囲に配置された内部リードを有するリードフレー
    ムを含む樹脂封止形半導体装置において、前記アイランド裏面に、非導電性シート、熱伝導率の高
    い金属版をこの順番で形成し、前記内部リードの先端部
    分の裏面に、セラミック薄板、非導電性シート、熱伝導
    率の高い金属版をこの順番で形成したことを 特徴とする
    半導体装置。
JP7542892A 1992-02-26 1992-02-26 半導体装置 Expired - Fee Related JP2833916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7542892A JP2833916B2 (ja) 1992-02-26 1992-02-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7542892A JP2833916B2 (ja) 1992-02-26 1992-02-26 半導体装置

Publications (2)

Publication Number Publication Date
JPH05243476A JPH05243476A (ja) 1993-09-21
JP2833916B2 true JP2833916B2 (ja) 1998-12-09

Family

ID=13575936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7542892A Expired - Fee Related JP2833916B2 (ja) 1992-02-26 1992-02-26 半導体装置

Country Status (1)

Country Link
JP (1) JP2833916B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008181926A (ja) * 2007-01-23 2008-08-07 Rohm Co Ltd 樹脂封止型電子部品
US9030003B2 (en) 2011-04-05 2015-05-12 Panasonic Intellectual Property Management Co., Ltd. Encapsulated semiconductor device and method for manufacturing the same
CN106165089B (zh) * 2014-03-28 2020-06-09 三菱电机株式会社 半导体模块以及搭载有半导体模块的驱动装置

Also Published As

Publication number Publication date
JPH05243476A (ja) 1993-09-21

Similar Documents

Publication Publication Date Title
JP2756597B2 (ja) モールド型半導体パッケージ
JPH06105721B2 (ja) 半導体装置
JPS61166051A (ja) 樹脂封止型半導体装置
JPH09129811A (ja) 樹脂封止型半導体装置
JP2833916B2 (ja) 半導体装置
JPH11214612A (ja) パワー半導体モジュール
JP2908350B2 (ja) 半導体装置
JP2003209132A (ja) リードフレーム組立体及びそれを使用した半導体装置
JPH07176664A (ja) 半導体装置およびその製造方法
JP2646994B2 (ja) ヒートシンク付ピングリッドアレイ
JP2735920B2 (ja) インバータ装置
JP3099573B2 (ja) 半導体装置
JP3462591B2 (ja) 混成集積回路装置
JP3482837B2 (ja) 半導体装置
JP2004228402A (ja) 半導体装置
JPH0778910A (ja) 半導体装置
JPS60110145A (ja) 樹脂封止型半導体装置
JP2770609B2 (ja) 電子デバイスの実装方法
JPH07283265A (ja) ボンディング用加熱装置
JPH05109940A (ja) 混成集積回路
JPH0831986A (ja) 放熱板付半導体装置
JP2023091272A (ja) 半導体モジュール及びその製造方法
JPH03292761A (ja) チップキャリヤ
JP2570889B2 (ja) Lsi用ケース
JPH0582671A (ja) 樹脂封止型半導体素子

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees