JP2770609B2 - 電子デバイスの実装方法 - Google Patents

電子デバイスの実装方法

Info

Publication number
JP2770609B2
JP2770609B2 JP3185539A JP18553991A JP2770609B2 JP 2770609 B2 JP2770609 B2 JP 2770609B2 JP 3185539 A JP3185539 A JP 3185539A JP 18553991 A JP18553991 A JP 18553991A JP 2770609 B2 JP2770609 B2 JP 2770609B2
Authority
JP
Japan
Prior art keywords
electronic device
image sensor
connection
wire
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3185539A
Other languages
English (en)
Other versions
JPH0513668A (ja
Inventor
裕紀 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP3185539A priority Critical patent/JP2770609B2/ja
Publication of JPH0513668A publication Critical patent/JPH0513668A/ja
Application granted granted Critical
Publication of JP2770609B2 publication Critical patent/JP2770609B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、イメージセンサやサー
マルヘッド等の電子デバイスにICチップを電気的、物
理的に接続する電子デバイスの実装方法に関するもので
ある。
【0002】
【従来の技術】イメージセンサやサーマルヘッド等の電
子デバイスを実装する方法は、米国特許第491651
9号明細書、特開昭61−218139号公報、「日経
マイクロデバイス」1991年2月号第89〜97頁等
に記載されている。これら従来の実装方法の一例をイメ
ージセンサについて説明する。
【0003】図2は、イメージセンサとICとの接続状
態の説明図である。図中、1はイメージセンサ、2はI
C、3はAu線である。この例では、イメージセンサ1
は光電変換素子が配列されたものであり、各素子はそれ
ぞれイメージセンサ1内においてその接続端子に配線さ
れている。この接続端子とIC2の接続端子とがAu線
3を用いてワイヤボンディングにより接続されている。
【0004】図3は、イメージセンサ1が、例えば、4
00dpIのように高密度に光電変換素子が配列されて
いる場合である。IC2がイメージセンサ1の両側に配
置され、Au線3でワイヤボンディングされる。
【0005】各光電変換素子からそれぞれICの接続電
極に配線されるようにした図2,図3の例では、イメー
ジセンサ1の接続端子の数が大きい。接続端子の数を減
少させる方法としてマトリクス配線を採用したものもあ
る。
【0006】図5は、その一例である。(A)図は上面
図であり、(B)図は(A)図のB−B断面図である。
図中、1はイメージセンサ、2はIC、3はAu線、4
はプリント配線基板、5はフレキシブルプリント配線基
板、6はアルミニウムの支持板、7は接着剤、8はダイ
ボンド接着剤、9は封止剤である。イメージセンサ1の
接続端子は、一端側に設けられている。支持板6の上に
接着剤7によって、イメージセンサ1とプリント配線基
板4が接着される。プリント配線基板4上には、IC2
がダイボンド接着剤8によって取り付けられ、また、フ
レキシブルプリント配線基板5が接続される。IC2の
接続端子は、Au線3によって、イメージセンサ1の接
続端子およびプリント配線基板4の接続端子との間にワ
イヤボンディングされる。これら接続部の上には封止剤
9が施され、保護が行なわれている。
【0007】このような従来の実装方法においては、以
下の問題点がある。 イメージセンサとICが平面的
に配置されるため、実装したデバイスの主走査方向(図
5のX方向)および副走査方向(図5のY方向)のスペ
ースが大きく小型化ができない。 ICとデバイスの
ワイヤボンディングパッドは、対向する一辺しか使用で
きない。 ICにワイヤボンディングパッドを設ける
ために、ICを大きくする必要があり、低コスト化がで
きない。 同様に、デバイスの小型化ができない。
ICおよびデバイスの設計上の制約が多い。 デバ
イスとの接続のためのワイヤボンディングパッドを1辺
に配置するよう配線をパターニングするため、IC内の
Al配線が短縮できない。したがって、高速化等性能の
向上ができない。 部品点数が多くなる。 アルミ
ニウム支持板の熱膨張の影響を受けやすく、ワイヤボン
ディング接続の信頼性が低下する。
【0008】
【発明が解決しようとする課題】本発明は、上述した問
題点を解決するためになされたもので、電子デバイスの
実装方法において、電気的特性の向上と小型化、低コス
ト化、高信頼性化を図ることを目的とするものである。
【0009】
【課題を解決するための手段】本発明は、イメージセン
サやサーマルヘッド等の電子デバイスに駆動用IC等を
実装する方法において、両側に接続電極を有するICチ
ップの上面に該接続電極が前記電子デバイスの両側に位
置するよう該電子デバイスの下面を接着するとともに、
前記電子デバイスの少なくとも一部の接続電極と前記I
Cチップの少なくとも一部の接続電極とを直接ワイヤボ
ンディングにより電気的接続を行なうことを特徴とする
ものである。
【0010】IC制御電極は、前記ICチップより、プ
リント配線基板やフレキシブルプリント配線基板により
構成される外部I/O基板へ、直接ワイヤボンディング
して電気的接続を行なうようにしてもよい。
【0011】また、実装部分を一括してエポキシやシリ
コン等の樹脂によって封止を行なうようにしてもよい。
【0012】
【作用】本発明は、上述した構成の採用により、電子デ
バイスとICとが立体的に配置され、幅を狭くした実装
ができる。この配置は、電子デバイスがチップの上に位
置するから、DOC(Device on Chip)
構造ということができる。また、ワイヤボンディングパ
ッドをICの対向する2辺に設け、電子デバイスの両側
面からのワイヤボンディングを可能としたから、IC内
の配線を短くでき、また、ワイヤボンディングパッドの
数を大きくとることができ、ICを不必要に大きくする
ことが避けられる。
【0013】このように、信号線等のピッチの狭いワイ
ヤボンディングを、ICとデバイス間で直接行なうこと
ができるとともに、IC制御電極等の比較的ピッチの広
いものをICとフレキシブルプリント配線基板等の外部
I/O基板間でワイヤボンディングすることが可能であ
る。
【0014】
【実施例】図1は、本発明の一実施例におけるイメージ
センサとICとの接続状態の説明図である。図中、図2
と同様な部分には同じ符号を付して説明を省略する。こ
の例では、イメージセンサ1は接続端子が幅方向の両側
に設けられているものである。図示しないプリント配線
基板等に取り付けられたIC2の上に、イメージセンサ
1が接着されている。IC2の接続端子も、対向する2
つの辺に設けられ、イメージセンサ1の接続端子とIC
2の接続端子とがAu線3を用いてワイヤボンディング
により接続されている。この実装方法を400dpI等
の高密度のデバイスに適用すると、図3で説明した場合
のICに対して、デバイスへの接続端子の数を2倍とし
たICを用いることができるから、ICの数を1/2に
することが可能である。
【0015】図4は、本発明の他の実施例を説明するた
めのものであり、イメージセンサの接続端子は、端部に
集合されている。(A)図は上面図であり、(B)図は
(A)図のB−B断面図である。図中、図5と同様な部
分には同じ符号を付して説明を省略する。この実施例で
は、アルミニウムの支持板6の上に接着剤7によって、
フレキシブルプリント配線基板5が接着される。フレキ
シブルプリント配線基板5上には、IC2が取り付けら
れ、その上にダイボンド接着剤8によってイメージセン
サ1が取り付けられている。イメージセンサ1の接続端
子は幅方向の両側に設けられており、それに対応したI
C2の接続端子との間にAu線3によって、ワイヤボン
ディングされている。接続端子は、図に示すように幅方
向の両側に加えて、長手方向の端部にも設けるようにし
てもよい。IC2とフレキシブルプリント配線基板5と
の間にも適宜のワイヤボンディング接続が行なわれてい
る。これらの接続部の上には封止剤9が施され、保護が
行なわれている。
【0016】なお、この実施例では、IC2が、フレキ
シブルプリント配線基板5に搭載されているが、図5で
説明したものと同様に、ICをプリント配線基板の搭載
するようにしてもよく、また、他の基板等にICが搭載
されたものであってもよいことは勿論である。
【0017】図6は、本発明のさらに他の実施例を説明
するためのものであり、図4で説明した実施例と同様
に、イメージセンサの接続端子は、端部に集合されてい
る。図は接続端部の拡大図であり、(A)図は上面図、
(B)図は(A)図のB−B断面図である。図中、11
はイメージセンサ基板、12は駆動用IC、13はAu
線、14はフレキシブルプリント配線基板、15はアル
ミニウムの支持板、16,17はエポキシ系接着剤、1
8は両面接着剤付ポリイミドテープ、19はシリコーン
系接着剤、20はモールド樹脂、21はカバーガラスで
ある。
【0018】この実施例は、アルミニウムの支持板15
の段部を形成し、駆動用IC12を低い位置に取り付け
た点に特徴がある。具体的に説明すると、支持板15の
段部に、エポキシ系接着剤16を介して、ワイヤボンデ
ィングパッドに2μm厚の金メッキを施したフレキシブ
ルプリント配線基板14を接着した。このフレキシブル
プリント配線基板14上に、エポキシ系接着剤17を介
して、あらかじめ厚さが50μmの両面接着剤付ポリイ
ミドテープ18を接着した駆動用IC12を接着した。
また、支持板15上にシリコーン系接着剤19を塗布
し、駆動用IC12とアライメントしながら、イメージ
センサー基板11を接着した。次に、イメージセンサ基
板11と駆動用IC12の間に、110μmピッチで1
28本のワイヤボンディングを、また、駆動用IC12
とフレキシブルプリント配線基板14の間に250μm
ピッチで16本のワイヤボンディングを行なった。使用
した装置は、新川(株)のデジタルワイヤボンダSWB
−FA−UTCー43、ワイヤは、田中貴金属工業
(株)の直径28μmのCtypeのAu線、キャピラ
リーは、アダマンド工業(株)のAD−301K−25
BNでΘ=4’であった。この上に、エポキシ系の低応
力モールド樹脂20でトランスファーモールドを行な
い、イメージセンサの原稿面にカバーガラス21を取り
付けて実装を行なった。
【0019】
【発明の効果】以上の説明から明らかなように、本発明
の実装方法によれば、電子デバイスにおいて、電気的特
性の向上と小型化、低コスト化を図ることができる。ま
た、電子デバイスからICへ配線を短くできるととも
に、ワイヤボンディングパッドの数を大きくとることが
でき、信頼性の高い電子デバイスを提供できるという効
果がある。
【図面の簡単な説明】
【図1】 本発明の電子デバイスの実装方法の一実施例
の説明図である。
【図2】 従来のイメージセンサとICとの接続状態の
一例の説明図である。
【図3】 従来のイメージセンサとICとの接続状態の
他の一例の説明図である。
【図4】 本発明の電子デバイスの実装方法の他の実施
例の説明図である。
【図5】 従来の電子デバイスの実装方法の一例の説明
図である。
【図6】 本発明の電子デバイスの実装方法の別の実施
例の説明図である。
【符号の説明】
1 イメージセンサ、2 IC、3 Au線、4 プリ
ント配線基板、5 フレキシブルプリント配線基板、6
アルミニウムの支持板、7 接着剤、8 ダイボンド
接着剤、9 封止剤。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 イメージセンサやサーマルヘッド等の電
    子デバイスに駆動用IC等を実装する方法において、両
    側に接続電極を有するICチップの上面に該接続電極が
    前記電子デバイスの両側に位置するよう該電子デバイス
    の下面を接着するとともに、前記電子デバイスの少なく
    とも一部の接続電極と前記ICチップの少なくとも一部
    の接続電極とを直接ワイヤボンディングにより電気的接
    続を行なうことを特徴とする電子デバイスの実装方法。
JP3185539A 1991-06-29 1991-06-29 電子デバイスの実装方法 Expired - Fee Related JP2770609B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3185539A JP2770609B2 (ja) 1991-06-29 1991-06-29 電子デバイスの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3185539A JP2770609B2 (ja) 1991-06-29 1991-06-29 電子デバイスの実装方法

Publications (2)

Publication Number Publication Date
JPH0513668A JPH0513668A (ja) 1993-01-22
JP2770609B2 true JP2770609B2 (ja) 1998-07-02

Family

ID=16172579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3185539A Expired - Fee Related JP2770609B2 (ja) 1991-06-29 1991-06-29 電子デバイスの実装方法

Country Status (1)

Country Link
JP (1) JP2770609B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012100893A (ja) 2010-11-10 2012-05-31 Universal Entertainment Corp ゲーミングマシン

Also Published As

Publication number Publication date
JPH0513668A (ja) 1993-01-22

Similar Documents

Publication Publication Date Title
JP2671922B2 (ja) 半導体パッケージ
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
JP3415509B2 (ja) 半導体装置
JP2770609B2 (ja) 電子デバイスの実装方法
JP2908350B2 (ja) 半導体装置
JP2936819B2 (ja) Icチップの実装構造
JPH05206320A (ja) マルチチップモジュール
JP2002289741A (ja) 半導体装置
JP3238906B2 (ja) 半導体装置
JP3127149B2 (ja) 半導体装置
JP2968704B2 (ja) 半導体装置
JP3099573B2 (ja) 半導体装置
JP3201791B2 (ja) 光出力デバイスの実装構造およびその実装方法
JP2685004B2 (ja) 密着型イメージセンサ及びその製造方法
JP2575904B2 (ja) 半導体装置
JPS61280953A (ja) サ−マルプリントヘツド
JPH04320052A (ja) 半導体装置
JP3349465B2 (ja) 半導体装置
JPH05144866A (ja) 半導体チツプの実装構造
JP2001202029A (ja) 大型ディスプレイパネル用ドライバモジュール
JPS6027190A (ja) ダイレクトドライブ方式の電子装置
JPH05235093A (ja) 半導体実装装置
JPH0917946A (ja) 半導体装置
JPH08241913A (ja) 半導体パッケージ材料および半導体パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees