JPH05235093A - 半導体実装装置 - Google Patents
半導体実装装置Info
- Publication number
- JPH05235093A JPH05235093A JP4033879A JP3387992A JPH05235093A JP H05235093 A JPH05235093 A JP H05235093A JP 4033879 A JP4033879 A JP 4033879A JP 3387992 A JP3387992 A JP 3387992A JP H05235093 A JPH05235093 A JP H05235093A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor chip
- lead
- semiconductor
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置の放熱特性の向上を目
的とする。 【構成】 ポリイミド樹脂上に金属箔パターンからなる
リードを形成し、このリードの先端を半導体チップのボ
ンディングパッドとＡｕまたは半田からなるバンプを介
して接合し、周囲を封止樹脂で封止した半導体装置の上
面および裏面およびこれらに対向する回路基板表面を黒
色に塗布する。 【効果】 フィルムキャリアで実装した半導体装置の厚
さを薄く保ったまま、工程数、コストを大幅に増加させ
ることなく、半導体装置の放熱特性の向上を達成でき
る。
的とする。 【構成】 ポリイミド樹脂上に金属箔パターンからなる
リードを形成し、このリードの先端を半導体チップのボ
ンディングパッドとＡｕまたは半田からなるバンプを介
して接合し、周囲を封止樹脂で封止した半導体装置の上
面および裏面およびこれらに対向する回路基板表面を黒
色に塗布する。 【効果】 フィルムキャリアで実装した半導体装置の厚
さを薄く保ったまま、工程数、コストを大幅に増加させ
ることなく、半導体装置の放熱特性の向上を達成でき
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体実装装置に係わり
特にフィルムキャリアを用いて実装した半導体装置の放
熱構造に関する。
特にフィルムキャリアを用いて実装した半導体装置の放
熱構造に関する。
【０００２】
【従来の技術】近年、半導体集積回路の高集積化が進ん
でおり、入出力信号やで電源電圧を供給するためのパッ
ド数が増大している。こうしたパッド数の増大に対し、
半導体チップの面積は限られているため、パッドピッチ
の縮小化が必要となる。しかし、従来のワイヤーボンデ
ィング技術では、そのピッチは１００μｍが限界であっ
た。そこで、このような問題を解決するために、長尺状
のフィルム基板上に、接続用のＡｕ、半田などからなる
突起電極（バンプ）を供えた銅などからなる金属箔配線
を形成し、これと半導体集積回路チップのパッドとを接
続するＴＡＢ（TapeAutomated Bonding ）技術が提唱さ
れ、開発が進められてきている。この技術により、パッ
ドピッチが６０μｍ程度の半導体集積回路まで対応する
ことが可能であるといわれている。
でおり、入出力信号やで電源電圧を供給するためのパッ
ド数が増大している。こうしたパッド数の増大に対し、
半導体チップの面積は限られているため、パッドピッチ
の縮小化が必要となる。しかし、従来のワイヤーボンデ
ィング技術では、そのピッチは１００μｍが限界であっ
た。そこで、このような問題を解決するために、長尺状
のフィルム基板上に、接続用のＡｕ、半田などからなる
突起電極（バンプ）を供えた銅などからなる金属箔配線
を形成し、これと半導体集積回路チップのパッドとを接
続するＴＡＢ（TapeAutomated Bonding ）技術が提唱さ
れ、開発が進められてきている。この技術により、パッ
ドピッチが６０μｍ程度の半導体集積回路まで対応する
ことが可能であるといわれている。
【０００３】図５は従来のＴＡＢ技術を用いた半導体装
置の回路基板実装状態を示す断面図である。フィルムキ
ャリアは、ポリイミド樹脂やポリエステルなどの絶縁性
フィルム基板５１表面に、Ｃｕなどの金属箔パターンか
らなるリード５２を形成したもので、このリードの先端
を半導体チップ５３上のボンディングパッドにバンプ５
４を介して加熱押圧により接合し、封止樹脂５５で封止
し、このリード５２のもう片方の端は半田などを介して
加熱押圧により回路基板５６表面の回路配線５７に接続
される。一般に、このような実装形態は回路基板５６上
に半導体チップ５３が上向きにのっているためフェイス
アップ実装といわれている。また、図６に示すように半
導体チップ５３表面が回路基板５６に対向するように実
装されるフェイスダウン実装などがある。
置の回路基板実装状態を示す断面図である。フィルムキ
ャリアは、ポリイミド樹脂やポリエステルなどの絶縁性
フィルム基板５１表面に、Ｃｕなどの金属箔パターンか
らなるリード５２を形成したもので、このリードの先端
を半導体チップ５３上のボンディングパッドにバンプ５
４を介して加熱押圧により接合し、封止樹脂５５で封止
し、このリード５２のもう片方の端は半田などを介して
加熱押圧により回路基板５６表面の回路配線５７に接続
される。一般に、このような実装形態は回路基板５６上
に半導体チップ５３が上向きにのっているためフェイス
アップ実装といわれている。また、図６に示すように半
導体チップ５３表面が回路基板５６に対向するように実
装されるフェイスダウン実装などがある。
【０００４】一方、こうしたパッド数の増加およびチッ
プ面積の増加に伴って、チップ内の発熱量も増加する。
例えば、チップ面積は１５〜２０mm2 、パッド数は５０
０〜１０００となると、発熱量は５Ｗ〜３０Ｗとなって
くる。また、半導体内の発熱には、トランジスタの高速
化による発熱、出力駆動回路の増加による発熱、半導体
チップ微細化による配線抵抗増加による発熱、使用する
トランジスタの増加による発熱などがあげられ、今後ま
すます増加する傾向にある。極端な発熱による温度の上
昇は素子や配線の信頼性を低下させ、チップそのものの
信頼性の低下につながる。こうした問題点を解決するた
め、通常の放熱方法としては上記フィルムキャリア及び
半導体チップに放熱フィンを取り付けて冷却する方法が
ある。しなしながら、この構造では半導体装置の厚さが
厚くなり、薄型実装に適したＴＡＢ方式のメリットが失
われるという欠点があった。さらに、放熱フィン装置の
組み立て工程が増え、また放熱フィンは金属で構成され
ており、封止樹脂との熱膨脹率の差が１桁以上であるた
め、歪の発生により、放熱フィンとフィルムキャリア間
の接着剤が剥離し、信頼性低下の原因となるなどの問題
があった。
プ面積の増加に伴って、チップ内の発熱量も増加する。
例えば、チップ面積は１５〜２０mm2 、パッド数は５０
０〜１０００となると、発熱量は５Ｗ〜３０Ｗとなって
くる。また、半導体内の発熱には、トランジスタの高速
化による発熱、出力駆動回路の増加による発熱、半導体
チップ微細化による配線抵抗増加による発熱、使用する
トランジスタの増加による発熱などがあげられ、今後ま
すます増加する傾向にある。極端な発熱による温度の上
昇は素子や配線の信頼性を低下させ、チップそのものの
信頼性の低下につながる。こうした問題点を解決するた
め、通常の放熱方法としては上記フィルムキャリア及び
半導体チップに放熱フィンを取り付けて冷却する方法が
ある。しなしながら、この構造では半導体装置の厚さが
厚くなり、薄型実装に適したＴＡＢ方式のメリットが失
われるという欠点があった。さらに、放熱フィン装置の
組み立て工程が増え、また放熱フィンは金属で構成され
ており、封止樹脂との熱膨脹率の差が１桁以上であるた
め、歪の発生により、放熱フィンとフィルムキャリア間
の接着剤が剥離し、信頼性低下の原因となるなどの問題
があった。
【０００５】
【発明が解決しようとする課題】このように、従来のＴ
ＡＢ技術を用いた半導体装置の、放熱フィン装着による
放熱方法では、半導体装置を回路基板に実装した状態で
は実装の高さが高くなったり、あるいは放熱フィン装着
等の組み立て工定数が増加するなどの問題があった。本
発明は上記事情に鑑みてなされたもので、その目的とす
るところは放熱効率が良好で薄型実装が可能な、半導体
実装装置を提供することにある。
ＡＢ技術を用いた半導体装置の、放熱フィン装着による
放熱方法では、半導体装置を回路基板に実装した状態で
は実装の高さが高くなったり、あるいは放熱フィン装着
等の組み立て工定数が増加するなどの問題があった。本
発明は上記事情に鑑みてなされたもので、その目的とす
るところは放熱効率が良好で薄型実装が可能な、半導体
実装装置を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、第一の発明は絶縁性フィルムと、この絶縁性フィル
ム上に形成されたリードと、このリードの一端に接続さ
れた半導体チップと、前記リードの他端が接続される回
路基板と、前記絶縁性フィルム、リード、半導体チップ
からなる構造体の露出面および前記回路基板の表面に形
成された黒色薄膜とを備えた半導体実装装置を提供する
ことを特徴とする。
に、第一の発明は絶縁性フィルムと、この絶縁性フィル
ム上に形成されたリードと、このリードの一端に接続さ
れた半導体チップと、前記リードの他端が接続される回
路基板と、前記絶縁性フィルム、リード、半導体チップ
からなる構造体の露出面および前記回路基板の表面に形
成された黒色薄膜とを備えた半導体実装装置を提供する
ことを特徴とする。
【０００７】また、第二の発明は、絶縁性フィルムと、
この絶縁性フィルム上に形成されたリードと、このリー
ドに接続された半導体チップと、この半導体チップから
前記絶縁性フィルムにかけて設けられた封止樹脂層と、
前記絶縁性フィルム、リード、半導体チップ、封止樹脂
層からなる構造体の表面に形成された黒色薄膜とを備え
た半導体実装装置を提供することを特徴とする。
この絶縁性フィルム上に形成されたリードと、このリー
ドに接続された半導体チップと、この半導体チップから
前記絶縁性フィルムにかけて設けられた封止樹脂層と、
前記絶縁性フィルム、リード、半導体チップ、封止樹脂
層からなる構造体の表面に形成された黒色薄膜とを備え
た半導体実装装置を提供することを特徴とする。
【０００８】第三の発明は、絶縁性フィルムと、この絶
縁性フィルム上に形成された一端が半導体チップに接続
されるリードと、前記絶縁性フィルム、リードからなる
構造体の少なくとも片面を覆う如く形成された黒色薄膜
とを備えた半導体実装装置を提供することを特徴とす
る。
縁性フィルム上に形成された一端が半導体チップに接続
されるリードと、前記絶縁性フィルム、リードからなる
構造体の少なくとも片面を覆う如く形成された黒色薄膜
とを備えた半導体実装装置を提供することを特徴とす
る。
【０００９】
【作用】上記のように、例えば、絶縁性フィルム、リー
ド、半導体チップからなる構造体の上面および裏面に黒
色薄膜を形成するとともに、所望によりこの構造体に対
向する回路基板の表面にも黒色薄膜を形成することによ
り、これらの黒色薄膜形成領域の熱放射率が増加し、こ
の構造体上面から空気中への熱伝導および裏面から回路
基板表面への空気を介しての熱伝導などによる半導体装
置の放熱効率を向上させることができる。
ド、半導体チップからなる構造体の上面および裏面に黒
色薄膜を形成するとともに、所望によりこの構造体に対
向する回路基板の表面にも黒色薄膜を形成することによ
り、これらの黒色薄膜形成領域の熱放射率が増加し、こ
の構造体上面から空気中への熱伝導および裏面から回路
基板表面への空気を介しての熱伝導などによる半導体装
置の放熱効率を向上させることができる。
【００１０】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。
説明する。
【００１１】フェイスアップ実装に対する本発明の実施
例を図１、図２に示す。図１はフィルムキャリアを用い
た半導体装置の上面図、図２は図１中に示したＡ−Ａ′
断面図である。この半導体装置は、ポリイミド樹脂から
なる厚さ１２５μｍの絶縁性フィルム基板１１表面上
に、Ｃｕなどの金属箔パターンからなる厚さ３５μｍの
リード１２を形成し、このリードの先端を半導体チップ
１３のボンディングパッドにＡｕからなるバンプ１２を
介して加熱押圧により接合し、周囲をエポキシ系樹脂な
どからなる封止樹脂層１５で封止したものである。封止
樹脂の厚さは約１００μｍである。この後、フィルム基
板１１から外側にあるリード（アウターリード）にジア
ゾ系樹脂膜によるマスクをして、フィルムキャリア及び
半導体チップの上面及び裏面（図２中に太線で示した部
分）にスプレー塗布によりカーボン含有のシリコン系樹
脂による黒色薄膜１６を形成する。この時、アウターリ
ードにマスクを用いたのは、この部分は後の回路基板へ
の装着の際に加圧され、樹脂層は金属と熱膨張率が異な
るため剥がれやすいからである。その後、フィルムキャ
リア及び半導体チップに対向するガラスエポキシからな
る回路基板１７上面も、同様にマスクを用いて、図２中
に太線で示した領域のみに黒色薄膜１６を形成し、リー
ド１２を回路基板１７上の回路基板配線１８に、半田層
を介して加熱押圧により接続する。
例を図１、図２に示す。図１はフィルムキャリアを用い
た半導体装置の上面図、図２は図１中に示したＡ−Ａ′
断面図である。この半導体装置は、ポリイミド樹脂から
なる厚さ１２５μｍの絶縁性フィルム基板１１表面上
に、Ｃｕなどの金属箔パターンからなる厚さ３５μｍの
リード１２を形成し、このリードの先端を半導体チップ
１３のボンディングパッドにＡｕからなるバンプ１２を
介して加熱押圧により接合し、周囲をエポキシ系樹脂な
どからなる封止樹脂層１５で封止したものである。封止
樹脂の厚さは約１００μｍである。この後、フィルム基
板１１から外側にあるリード（アウターリード）にジア
ゾ系樹脂膜によるマスクをして、フィルムキャリア及び
半導体チップの上面及び裏面（図２中に太線で示した部
分）にスプレー塗布によりカーボン含有のシリコン系樹
脂による黒色薄膜１６を形成する。この時、アウターリ
ードにマスクを用いたのは、この部分は後の回路基板へ
の装着の際に加圧され、樹脂層は金属と熱膨張率が異な
るため剥がれやすいからである。その後、フィルムキャ
リア及び半導体チップに対向するガラスエポキシからな
る回路基板１７上面も、同様にマスクを用いて、図２中
に太線で示した領域のみに黒色薄膜１６を形成し、リー
ド１２を回路基板１７上の回路基板配線１８に、半田層
を介して加熱押圧により接続する。
【００１２】また、フェイスダウン実装に対する本発明
の実施例を図３に示す。図３中に太線で示した領域が黒
色薄膜形成部であり、半導体チップとフィルムキャリア
との装着工程、黒色薄膜形成工程は、図２（フェイスア
ップ装置）の場合と同様に行う。図４に本発明実施例
（図２）と従来例（図５）との放熱特性の比較図を示
す。
の実施例を図３に示す。図３中に太線で示した領域が黒
色薄膜形成部であり、半導体チップとフィルムキャリア
との装着工程、黒色薄膜形成工程は、図２（フェイスア
ップ装置）の場合と同様に行う。図４に本発明実施例
（図２）と従来例（図５）との放熱特性の比較図を示
す。
【００１３】図４の縦軸の熱抵抗値は、消費電力１Ｗ当
たりのジャンクション温度の上昇を示しており、実施例
では、従来例に比べ横軸の風速によらず、３〜５℃／Ｗ
の熱抵抗値の減少が得られることがわかる。これは、従
来技術である放熱フィンの装着と同程度の放熱効果であ
り、加えて本実施例では、放熱フィン装着による半導体
装置の厚みの問題は生じず、工程も簡単である。以上説
明したように、本発明を用いると、工程数を大幅に増加
することなく、放熱特性が良好で、信頼性の高い半導体
装置を得ることができる。
たりのジャンクション温度の上昇を示しており、実施例
では、従来例に比べ横軸の風速によらず、３〜５℃／Ｗ
の熱抵抗値の減少が得られることがわかる。これは、従
来技術である放熱フィンの装着と同程度の放熱効果であ
り、加えて本実施例では、放熱フィン装着による半導体
装置の厚みの問題は生じず、工程も簡単である。以上説
明したように、本発明を用いると、工程数を大幅に増加
することなく、放熱特性が良好で、信頼性の高い半導体
装置を得ることができる。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
ＴＡＢ技術を用いた半導体装置の実装において、フィル
ムキャリアや半導体チップの上面、裏面及びこのフィル
ムキャリア及び半導体チップに対向する回路基板上面に
黒色薄膜を形成することにより、組立工程数が増加する
ことなく、フィルムキャリアおよび半導体チップから空
気中への放熱を効率よく行うことができる。
ＴＡＢ技術を用いた半導体装置の実装において、フィル
ムキャリアや半導体チップの上面、裏面及びこのフィル
ムキャリア及び半導体チップに対向する回路基板上面に
黒色薄膜を形成することにより、組立工程数が増加する
ことなく、フィルムキャリアおよび半導体チップから空
気中への放熱を効率よく行うことができる。
【図１】 本発明実施例の半導体装置の実装構造を示す
上面図。
上面図。
【図２】 本発明実施例の半導体装置の実装構造を示す
断面図。
断面図。
【図３】 本発明実施例の半導体装置の実装構造を示す
断面図。
断面図。
【図４】 本発明の実施例の半導体装置と従来例の半導
体装置との放熱性能の比較を示す図。
体装置との放熱性能の比較を示す図。
【図５】 従来例の半導体装置の実装構造を示す断面
図。
図。
【図６】 従来例の半導体装置の実装構造を示す断面
図。
図。
１１、５１……フィルム基板、 １２、５２……リード
１３、５３……半導体チップ １４、５４……バンプ
１５、５５……封止樹脂 １６……黒色薄膜 １７、５６……回路基板 １８、５７……回路配線
１３、５３……半導体チップ １４、５４……バンプ
１５、５５……封止樹脂 １６……黒色薄膜 １７、５６……回路基板 １８、５７……回路配線
Claims (4)
- 【請求項１】 絶縁性フィルムと、この絶縁性フィルム
上に形成されたリードと、このリードの一端に接続され
た半導体チップと、前記リードの他端が接続される回路
基板と、前記絶縁性フィルム、リード、半導体チップか
らなる構造体の露出面および前記回路基板の表面に形成
された黒色薄膜とを備えたことを特徴とする半導体実装
装置。 - 【請求項２】 絶縁性フィルムと、この絶縁性フィルム
上に形成されたリードと、このリードに接続された半導
体チップと、この半導体チップから前記絶縁性フィルム
にかけて設けられた封止樹脂層と、前記絶縁性フィル
ム、リード、半導体チップ、封止樹脂層からなる構造体
の表面に形成された黒色薄膜とを備えたことを特徴とす
る半導体実装装置。 - 【請求項３】 前記構造体の内、前記絶縁性フィルムか
ら外部接続のために延在しているリード部分以外の領域
に前記黒色薄膜が形成されていることを特徴とする請求
項２記載の半導体実装装置。 - 【請求項４】 絶縁性フィルムと、この絶縁性フィルム
上に形成された一端が半導体チップに接続されるリード
と、前記絶縁性フィルム、リードからなる構造体の少な
くとも片面を覆う如く形成された黒色薄膜とを備えたこ
とを特徴とする半導体実装装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4033879A JPH05235093A (ja) | 1992-02-21 | 1992-02-21 | 半導体実装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4033879A JPH05235093A (ja) | 1992-02-21 | 1992-02-21 | 半導体実装装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235093A true JPH05235093A (ja) | 1993-09-10 |
Family
ID=12398807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4033879A Pending JPH05235093A (ja) | 1992-02-21 | 1992-02-21 | 半導体実装装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235093A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6704197B2 (en) | 2001-05-17 | 2004-03-09 | Denso Corporation | Electronic unit having desired heat radiation properties |
-
1992
- 1992-02-21 JP JP4033879A patent/JPH05235093A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6704197B2 (en) | 2001-05-17 | 2004-03-09 | Denso Corporation | Electronic unit having desired heat radiation properties |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| JP3333409B2 (ja) | 半導体モジュール | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JP2000077576A (ja) | 半導体装置及びその製造方法 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2865496B2 (ja) | マルチチップモジュール | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH05235093A (ja) | 半導体実装装置 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JPH08274214A (ja) | 半導体装置 | |
| JP2002324873A (ja) | 半導体装置及びその製造方法 | |
| JPS63155734A (ja) | 半導体チツプの実装方法 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH08153826A (ja) | 半導体集積回路装置 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| KR100197876B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH04299849A (ja) | 半導体装置 | |
| JP2968704B2 (ja) | 半導体装置 | |
| JPH0658922B2 (ja) | 半導体装置 | |
| JPH10200018A (ja) | 半導体集積回路装置およびその製造方法 |