JPS63155734A - 半導体チツプの実装方法 - Google Patents
半導体チツプの実装方法Info
- Publication number
- JPS63155734A JPS63155734A JP61303076A JP30307686A JPS63155734A JP S63155734 A JPS63155734 A JP S63155734A JP 61303076 A JP61303076 A JP 61303076A JP 30307686 A JP30307686 A JP 30307686A JP S63155734 A JPS63155734 A JP S63155734A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bump
- solder
- chip
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 18
- 229910000679 solder Inorganic materials 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000017525 heat dissipation Effects 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 239000009719 polyimide resin Substances 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 2
- 229910052782 aluminium Inorganic materials 0.000 abstract 2
- 238000005476 soldering Methods 0.000 abstract 1
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は放熱性の高いフリップデツプ方式による半導体
チップの実装方式に関する。
チップの実装方式に関する。
〈従来の技術〉
表面上に電子回路が形成された半導体チップを基板に取
付けて配線する方法として第２図に示ずようなワイヤボ
ンディング法がある。この実装方法は半導体チップ１を
接着剤等で基板に固定（ダイボンディング）シ、半導体
チップ側に設りられた電極パッド２（Ａ！等でできてい
る）と基板側配線パッド３とをＡｌｌ、ＣＵ等の細いワ
イヤー４で一本づつ結線する方法である。
付けて配線する方法として第２図に示ずようなワイヤボ
ンディング法がある。この実装方法は半導体チップ１を
接着剤等で基板に固定（ダイボンディング）シ、半導体
チップ側に設りられた電極パッド２（Ａ！等でできてい
る）と基板側配線パッド３とをＡｌｌ、ＣＵ等の細いワ
イヤー４で一本づつ結線する方法である。
また、別の実装方法としてフリップチップ方法がある。
この方法は第３図（ａ）、（ｂ）に示すように半導体チ
ップの電極パッドにＰ ｂ／Ｓ ｎ系のはんだで構成さ
れたバンプ（突起）を形成し。
ップの電極パッドにＰ ｂ／Ｓ ｎ系のはんだで構成さ
れたバンプ（突起）を形成し。
このバンプに対向する基板側にはんだと濡れ性の良い金
属Ｃｕ、Ａｕ、Ｎ ＋等で配線パッド１２を形成し、他
の部分ははんだと濡れ性の悪い絶縁膜で覆っておく。次
に半導体チップを基板上の所定位置に乗せてはんだリフ
ロー炉に入れ、はんだを溶融すればはんだの表面張力で
セルファライニング効果が生じ、はんだが冷えて固まっ
た時精度よく位置決めされた半導体チップの配線と接合
をすることが出来る。図（ｂ）は半導体チップ１を基板
５を示し、半導体チップの熱く矢印で示す）がはんだバ
ンプ１１を介して基板に伝達されている状態を示してい
る。
属Ｃｕ、Ａｕ、Ｎ ＋等で配線パッド１２を形成し、他
の部分ははんだと濡れ性の悪い絶縁膜で覆っておく。次
に半導体チップを基板上の所定位置に乗せてはんだリフ
ロー炉に入れ、はんだを溶融すればはんだの表面張力で
セルファライニング効果が生じ、はんだが冷えて固まっ
た時精度よく位置決めされた半導体チップの配線と接合
をすることが出来る。図（ｂ）は半導体チップ１を基板
５を示し、半導体チップの熱く矢印で示す）がはんだバ
ンプ１１を介して基板に伝達されている状態を示してい
る。
このフリップチップ方法によれば多数の半導体チップを
同一基板上に同時に実装することが出来るので生産性が
向上し、また、半導体チップの外周にボンディングエリ
アを必要としないので実装密度が高くなる。また、半導
体チップの表面上のどの位置からも基板と直接結線出来
るので高周波特性に優れている。等の利点がある。
同一基板上に同時に実装することが出来るので生産性が
向上し、また、半導体チップの外周にボンディングエリ
アを必要としないので実装密度が高くなる。また、半導
体チップの表面上のどの位置からも基板と直接結線出来
るので高周波特性に優れている。等の利点がある。
〈発明が解決しにうとする問題点〉
しかしながら上記従来のフリップチップ法ははんだバン
プ以外の場所は基板と離れている為基板への熱の伝導が
悪く９発熱量の大きい半導体チップの実装には問題があ
る。本発明は上記問題点に鑑みて成されたもので、フリ
ップチップ方式により半導体チップを実装した場合の放
熱特性の改善をはかることを目的とする。
プ以外の場所は基板と離れている為基板への熱の伝導が
悪く９発熱量の大きい半導体チップの実装には問題があ
る。本発明は上記問題点に鑑みて成されたもので、フリ
ップチップ方式により半導体チップを実装した場合の放
熱特性の改善をはかることを目的とする。
〈問題点を解決するための手段〉
上記問題点を解決するための本発明の構成は。
半導体チップの電極部にはんだバンプを形成し。
このはんだバンプを介して基板上の配線部と接合し、前
記半導体チップを基板上に実装する方法において、前記
半導体チップ表面の電極部以外の領域に放熱用のはんだ
バンプを形成し、前記基板上の回路を含む電気的に必要
な箇所以外の部分に前記半導体の表面に形成されたはん
だバンプの接合領域を設け、前記電極部以外でも半導体
チップが基板と接合するように構成したことを特徴とす
るものである。
記半導体チップを基板上に実装する方法において、前記
半導体チップ表面の電極部以外の領域に放熱用のはんだ
バンプを形成し、前記基板上の回路を含む電気的に必要
な箇所以外の部分に前記半導体の表面に形成されたはん
だバンプの接合領域を設け、前記電極部以外でも半導体
チップが基板と接合するように構成したことを特徴とす
るものである。
〈実施例〉
第１図（ａ）〜（ｄ）は本発明の半導体チップの実装方
法の一実施例を示す断面図である。
法の一実施例を示す断面図である。
これらの図において、（ａ）は半導体デツプ４１にＡ／
膜等の電極４２．４３が設けられ、この電極部を除いて
Ｓ ｉ Ｏ２等の電気絶縁膜４３が設けられた図。（ｂ
）は（ａ）に配線用はんだバンプ４４および放熱専用は
んだバンプ４５を形成した図である。前記はんだバンプ
のそれぞれはＣｒ／Ｃｕ、Ｔｔ／Ｎｉ等のＰｂ／Ｓｉ系
はんだに対して濡れ性の良いものを用い高さを等しく形
成する。なお、放熱専用はんだバンプは可能な限り大き
くすることが望ましい。
膜等の電極４２．４３が設けられ、この電極部を除いて
Ｓ ｉ Ｏ２等の電気絶縁膜４３が設けられた図。（ｂ
）は（ａ）に配線用はんだバンプ４４および放熱専用は
んだバンプ４５を形成した図である。前記はんだバンプ
のそれぞれはＣｒ／Ｃｕ、Ｔｔ／Ｎｉ等のＰｂ／Ｓｉ系
はんだに対して濡れ性の良いものを用い高さを等しく形
成する。なお、放熱専用はんだバンプは可能な限り大き
くすることが望ましい。
（Ｃ）は実装基板を示し、この実装基板５１上に配線回
路５３および放熱専用のはんだバンプ４５と接合される
膜５４がＡ／等で形成され、これらはＳｉＯ２やポリイ
ミド樹脂等の絶縁膜５５により電気的に絶縁されている
。なお、絶縁ｙＡ５５には（ｂ）図に示す配線／放熱専
用バンプを接合するための窓が設けられている。なお、
前記窓の部分はＣｒ／Ｃｕ、Ｔ ｉ／Ｎ ｉの様なはん
だの濡れ性のよい膜で形成しておくほうが望ましい。
路５３および放熱専用のはんだバンプ４５と接合される
膜５４がＡ／等で形成され、これらはＳｉＯ２やポリイ
ミド樹脂等の絶縁膜５５により電気的に絶縁されている
。なお、絶縁ｙＡ５５には（ｂ）図に示す配線／放熱専
用バンプを接合するための窓が設けられている。なお、
前記窓の部分はＣｒ／Ｃｕ、Ｔ ｉ／Ｎ ｉの様なはん
だの濡れ性のよい膜で形成しておくほうが望ましい。
（ｄ）は上記半導体チップ４１を実装基板５１に固定し
た状態を示すもので、半導体チップ４１からの熱が矢印
の方向へ流れている状態を示している。
た状態を示すもので、半導体チップ４１からの熱が矢印
の方向へ流れている状態を示している。
〈発明の効果〉
以上、実施例とともに具体的に説明したように本発明に
よれば、半導体チップの熱を効率よく放熱Ｊることが出
来、従来のフリップチップ方式に比較して１はるかに大
きな電力で駆動させることが可能となる。
よれば、半導体チップの熱を効率よく放熱Ｊることが出
来、従来のフリップチップ方式に比較して１はるかに大
きな電力で駆動させることが可能となる。
第１図（ａ）〜（ｄ）は本発明の半導体チップの実装方
式の一例を示す断面図、第２図、第３図は従来例を示す
断面図である。 ４１・・・半導体チップ、４２・・・電極、４３・・・
電気絶縁膜、４４・・・配線用はんだバンプ、４５・・
・放熱専用はんだバンプ、５１・・・実装基板、５２・
・・放熱専用膜、５３・・・配線回路。 第１図 ４１、 ｆ弾イトチップ ４Ｚ、 電極 ｏ、 ｔＡｂ色株狽 ４４、Ｅ様哨ｐｇバンプ ４５、カシく′卯専１ｐｆｆｌバンブ ５１、製装滅隷 ５２、に＠竿用１更 ５３、配縁回外 ４３、糸色各に順 第Ｚし 第３図 一１］ ６５５５５つ ！、￥？！４Ａ本チップ ｚ、（極 ３、基不反イｑ″１−乙謀パシト ４、 ワイ丁 ５、 暮犯（ Ｉｌ、子１バンプ ／Ｚ、改乙糸Ｙ（パ・／ド゛ １３、結縁欣
式の一例を示す断面図、第２図、第３図は従来例を示す
断面図である。 ４１・・・半導体チップ、４２・・・電極、４３・・・
電気絶縁膜、４４・・・配線用はんだバンプ、４５・・
・放熱専用はんだバンプ、５１・・・実装基板、５２・
・・放熱専用膜、５３・・・配線回路。 第１図 ４１、 ｆ弾イトチップ ４Ｚ、 電極 ｏ、 ｔＡｂ色株狽 ４４、Ｅ様哨ｐｇバンプ ４５、カシく′卯専１ｐｆｆｌバンブ ５１、製装滅隷 ５２、に＠竿用１更 ５３、配縁回外 ４３、糸色各に順 第Ｚし 第３図 一１］ ６５５５５つ ！、￥？！４Ａ本チップ ｚ、（極 ３、基不反イｑ″１−乙謀パシト ４、 ワイ丁 ５、 暮犯（ Ｉｌ、子１バンプ ／Ｚ、改乙糸Ｙ（パ・／ド゛ １３、結縁欣
Claims (1)
- 半導体チップの電極部にはんだバンプを形成し、このは
んだバンプを介して基板上の配線部と接合し、前記半導
体チップを基板上に実装する方法において、前記半導体
チップ表面の電極部以外の領域に放熱用のはんだバンプ
を形成し、前記基板上の回路を含む電気的に必要な箇所
以外の部分に前記半導体の表面に形成されたはんだバン
プの接合領域を設け、前記電極部以外でも半導体チップ
が基板と接合するように構成したことを特徴とする半導
体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61303076A JPS63155734A (ja) | 1986-12-19 | 1986-12-19 | 半導体チツプの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61303076A JPS63155734A (ja) | 1986-12-19 | 1986-12-19 | 半導体チツプの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63155734A true JPS63155734A (ja) | 1988-06-28 |
Family
ID=17916604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61303076A Pending JPS63155734A (ja) | 1986-12-19 | 1986-12-19 | 半導体チツプの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63155734A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109943A (ja) * | 1991-10-21 | 1993-04-30 | Fujitsu Ltd | 集積回路の冷却構造 |
| JPH05315507A (ja) * | 1992-05-12 | 1993-11-26 | Nec Corp | 半導体集積回路チップ及び半導体装置 |
| EP0603928A1 (en) * | 1992-12-21 | 1994-06-29 | Delco Electronics Corporation | Hybrid circuit |
| JPH0831869A (ja) * | 1994-05-09 | 1996-02-02 | Nec Corp | 半導体装置及びその製造方法及びその実装検査方法 |
| US5700715A (en) * | 1994-06-14 | 1997-12-23 | Lsi Logic Corporation | Process for mounting a semiconductor device to a circuit substrate |
-
1986
- 1986-12-19 JP JP61303076A patent/JPS63155734A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109943A (ja) * | 1991-10-21 | 1993-04-30 | Fujitsu Ltd | 集積回路の冷却構造 |
| JPH05315507A (ja) * | 1992-05-12 | 1993-11-26 | Nec Corp | 半導体集積回路チップ及び半導体装置 |
| EP0603928A1 (en) * | 1992-12-21 | 1994-06-29 | Delco Electronics Corporation | Hybrid circuit |
| JPH0831869A (ja) * | 1994-05-09 | 1996-02-02 | Nec Corp | 半導体装置及びその製造方法及びその実装検査方法 |
| US5700715A (en) * | 1994-06-14 | 1997-12-23 | Lsi Logic Corporation | Process for mounting a semiconductor device to a circuit substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101643332B1 (ko) | 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| US20170318661A1 (en) | Circuit board and on-board structure of semiconductor integrated circuit | |
| JPH05183101A (ja) | マルチチップ型半導体装置 | |
| JPS63155734A (ja) | 半導体チツプの実装方法 | |
| JPH0418694B2 (ja) | ||
| JPH08330355A (ja) | 半導体装置 | |
| JPH0817870A (ja) | 半導体装置 | |
| JPH0666355B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH08274214A (ja) | 半導体装置 | |
| JPH04114455A (ja) | 半導体装置及びその実装構造 | |
| KR970069482A (ko) | 반도체 장치 및 그의 제조방법과 그의 실장방법 | |
| JPH06349973A (ja) | 樹脂封止型半導体装置 | |
| WO2022162875A1 (ja) | 半導体パワーモジュール | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JPH02244661A (ja) | 半導体装置 | |
| JPS6220701B2 (ja) | ||
| JPH11204565A (ja) | 半導体装置 | |
| JPH02280364A (ja) | 半導体装置 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH04144162A (ja) | 半導体装置 | |
| JPH08181168A (ja) | 半導体装置 | |
| JPS5927537A (ja) | 半導体装置 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 |