JPH05183101A - マルチチップ型半導体装置 - Google Patents
マルチチップ型半導体装置Info
- Publication number
- JPH05183101A JPH05183101A JP92221A JP22192A JPH05183101A JP H05183101 A JPH05183101 A JP H05183101A JP 92221 A JP92221 A JP 92221A JP 22192 A JP22192 A JP 22192A JP H05183101 A JPH05183101 A JP H05183101A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- semiconductor
- control
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 簡単な構造で、より少ない製造工程で製造す
ることができるマルチチップ型半導体装置を提供する。 【構成】 パワートランジスタチップ２２ａを搭載した
外部リード２１の一部２１ａが半導体装置２０から露出
されている。制御用ＩＣチップ２２ｂの底面にバンプ２
３が形成され、そのバンプ２３を外部リード２１に直接
接続することによって、制御用ＩＣチップ２２ｂと外部
リード２１とが電気的に接続される。 【効果】 パワートランジスタチップで発生する熱が外
部リードを介して外界に放熱するようにしているので、
半導体装置の構造、特に放熱構造を簡易にすることがで
きる。また、バンプを介して制御用ＩＣチップと外部リ
ードとを電気的に接続しているので、制御用ＩＣチップ
と外部リードとを接続するためのワイヤボンド工程が不
要となり、その結果、より少ない製造工程でマルチチッ
プ型半導体装置を製造することができる。
ることができるマルチチップ型半導体装置を提供する。 【構成】 パワートランジスタチップ２２ａを搭載した
外部リード２１の一部２１ａが半導体装置２０から露出
されている。制御用ＩＣチップ２２ｂの底面にバンプ２
３が形成され、そのバンプ２３を外部リード２１に直接
接続することによって、制御用ＩＣチップ２２ｂと外部
リード２１とが電気的に接続される。 【効果】 パワートランジスタチップで発生する熱が外
部リードを介して外界に放熱するようにしているので、
半導体装置の構造、特に放熱構造を簡易にすることがで
きる。また、バンプを介して制御用ＩＣチップと外部リ
ードとを電気的に接続しているので、制御用ＩＣチップ
と外部リードとを接続するためのワイヤボンド工程が不
要となり、その結果、より少ない製造工程でマルチチッ
プ型半導体装置を製造することができる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体パワーチップ
と、その半導体パワーチップを制御する制御用ＩＣチッ
プとを同一パッケージ内に内蔵するマルチチップ型半導
体装置の構造に関するものである。
と、その半導体パワーチップを制御する制御用ＩＣチッ
プとを同一パッケージ内に内蔵するマルチチップ型半導
体装置の構造に関するものである。
【０００２】
【従来の技術】図１１は、従来のマルチチップ型半導体
装置の断面図である。この半導体装置１０では、同図に
示すように、ＣｕやＡｌ等からなる二次放熱板１１上に
セラミック基板１２ａ，１２ｂが搭載されている。そし
て、一方のセラミック基板１２ａの上面にはパワーチッ
プ搭載領域たる導電パターン１３ａが形成され、さらに
その導電パターン１３ａ上にＣｕやＭｏ等からなる一次
放熱板１４及びパワートランジスタチップ１５ａがこの
順序で搭載されている。また、他方のセラミック基板１
２ｂ上にも導電パターン１３ｂ〜１３ｄがそれぞれ形成
され、そのうちの導電パターン１３ｃ上に制御用ＩＣチ
ップ１５ｂが搭載されている。
装置の断面図である。この半導体装置１０では、同図に
示すように、ＣｕやＡｌ等からなる二次放熱板１１上に
セラミック基板１２ａ，１２ｂが搭載されている。そし
て、一方のセラミック基板１２ａの上面にはパワーチッ
プ搭載領域たる導電パターン１３ａが形成され、さらに
その導電パターン１３ａ上にＣｕやＭｏ等からなる一次
放熱板１４及びパワートランジスタチップ１５ａがこの
順序で搭載されている。また、他方のセラミック基板１
２ｂ上にも導電パターン１３ｂ〜１３ｄがそれぞれ形成
され、そのうちの導電パターン１３ｃ上に制御用ＩＣチ
ップ１５ｂが搭載されている。
【０００３】そして、アルミワイヤ１６によってパワー
トランジスタチップ１５と導電パターン１３ｂが電気的
に接続されている。また、制御用ＩＣチップ１５ｂはＡ
ｕワイヤ１７によって導電パターン１３ｂ，１３ｄとそ
れぞれ電気的に接続されている。ここで、ボンディング
ワイヤの種類が異なるのは、次の理由からである。すな
わち、パワートランジスタチップ１５ａは大電力用半導
体素子であり、大電力に対応する必要性からパワートラ
ンジスタ用としてアルミワイヤ１６が採用されている。
これに対して、制御用ＩＣチップ１５ｂは小さくデリケ
ートなため、アルミワイヤボンディング法は不向きであ
るため、Ａｕワイヤ１７が採用されている。
トランジスタチップ１５と導電パターン１３ｂが電気的
に接続されている。また、制御用ＩＣチップ１５ｂはＡ
ｕワイヤ１７によって導電パターン１３ｂ，１３ｄとそ
れぞれ電気的に接続されている。ここで、ボンディング
ワイヤの種類が異なるのは、次の理由からである。すな
わち、パワートランジスタチップ１５ａは大電力用半導
体素子であり、大電力に対応する必要性からパワートラ
ンジスタ用としてアルミワイヤ１６が採用されている。
これに対して、制御用ＩＣチップ１５ｂは小さくデリケ
ートなため、アルミワイヤボンディング法は不向きであ
るため、Ａｕワイヤ１７が採用されている。
【０００４】また、導電パターン１３ｄに外部リード１
８が取り付けられ、さらにその外部リード１８の一部を
除いて、半導体装置１０全体がモールド樹脂１９によっ
て封止されている。なお、このマルチチップ型半導体装
置１０に内蔵するパワートランジスタチップ１５ａは大
電力用半導体素子であり、その動作には大きな発熱を伴
うことから、パワートランジスタチップ１５ａで発生し
た熱の外界への放熱を考慮する必要がある。そこで、二
次放熱板１１の一部が半導体装置１０から露出されて、
パワートランジスタチップ１５ａで発生した熱が外界へ
放熱されるように構成されている。
８が取り付けられ、さらにその外部リード１８の一部を
除いて、半導体装置１０全体がモールド樹脂１９によっ
て封止されている。なお、このマルチチップ型半導体装
置１０に内蔵するパワートランジスタチップ１５ａは大
電力用半導体素子であり、その動作には大きな発熱を伴
うことから、パワートランジスタチップ１５ａで発生し
た熱の外界への放熱を考慮する必要がある。そこで、二
次放熱板１１の一部が半導体装置１０から露出されて、
パワートランジスタチップ１５ａで発生した熱が外界へ
放熱されるように構成されている。
【０００５】次に、上記半導体装置１０の製造手順につ
いて説明する。まず、セラミック基板１２ａの導電パタ
ーン（パワーチップ搭載領域）１３ａ上に一次放熱板１
４を搭載した後、さらにその一次放熱板１４上にパワー
トランジスタチップ１５を半田等によって接続して、パ
ワーユニットを形成する。また、パワーユニットの形成
とは別個に、セラミック基板１２ｂの導電パターン１３
ｃ上に制御用ＩＣチップ１５ｂを搭載して、制御ユニッ
トを形成する。
いて説明する。まず、セラミック基板１２ａの導電パタ
ーン（パワーチップ搭載領域）１３ａ上に一次放熱板１
４を搭載した後、さらにその一次放熱板１４上にパワー
トランジスタチップ１５を半田等によって接続して、パ
ワーユニットを形成する。また、パワーユニットの形成
とは別個に、セラミック基板１２ｂの導電パターン１３
ｃ上に制御用ＩＣチップ１５ｂを搭載して、制御ユニッ
トを形成する。
【０００６】それに続いて、二次放熱板１１上に上記パ
ワーユニット及び制御ユニットを搭載した後、さらに外
部リード１８を導電パターン１３ｄに接続する。そし
て、Ａｕワイヤボンド工程を実行して、Ａｕワイヤ１７
によって制御用ＩＣチップ１５ｂを導電パターン１３
ｂ，１３ｄと電気的に接続する。さらに、アルミワイヤ
ボンド工程を施して、アルミワイヤ１６によってパワー
トランジスタチップ１５と導電パターン１３ｂとを電気
的に接続する。最後に、樹脂封止を行って、図１１に示
すマルチチップ型半導体装置１０を形成する。
ワーユニット及び制御ユニットを搭載した後、さらに外
部リード１８を導電パターン１３ｄに接続する。そし
て、Ａｕワイヤボンド工程を実行して、Ａｕワイヤ１７
によって制御用ＩＣチップ１５ｂを導電パターン１３
ｂ，１３ｄと電気的に接続する。さらに、アルミワイヤ
ボンド工程を施して、アルミワイヤ１６によってパワー
トランジスタチップ１５と導電パターン１３ｂとを電気
的に接続する。最後に、樹脂封止を行って、図１１に示
すマルチチップ型半導体装置１０を形成する。
【０００７】
【発明が解決しようとする課題】上記において説明した
ように、従来のマルチチップ型半導体装置１０を製造す
るためには、２種類のワイヤボンド工程が必要であり、
その結果、製造工程が複雑となる。また、半導体装置の
構造、特に放熱構造が複雑である。つまり、この半導体
装置１０では、パワートランジスタチップ１５ａで発生
した熱を一次放熱板１４とセラミック基板１２ａを介し
て二次放熱板１１に伝え、その露出部分から外界へ放熱
する構造になっている。こうしたことから、従来の半導
体装置１０においては、量産性が低く、しかもコストが
高くなるという問題があった。
ように、従来のマルチチップ型半導体装置１０を製造す
るためには、２種類のワイヤボンド工程が必要であり、
その結果、製造工程が複雑となる。また、半導体装置の
構造、特に放熱構造が複雑である。つまり、この半導体
装置１０では、パワートランジスタチップ１５ａで発生
した熱を一次放熱板１４とセラミック基板１２ａを介し
て二次放熱板１１に伝え、その露出部分から外界へ放熱
する構造になっている。こうしたことから、従来の半導
体装置１０においては、量産性が低く、しかもコストが
高くなるという問題があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、簡単な構造で、より少ない製造
工程で製造することができるマルチチップ型半導体装置
を提供することを目的とする。
ためになされたもので、簡単な構造で、より少ない製造
工程で製造することができるマルチチップ型半導体装置
を提供することを目的とする。
【０００９】
【課題を解決するための手段】この発明の第１の態様
は、複数の外部リードと、半導体パワーチップと、半導
体パワーチップを制御する制御用半導体チップとが同一
パッケージ内に内蔵されるとともに、前記半導体パワー
チップ及び前記制御用半導体チップが前記外部リードに
電気的に接続されたマルチチップ型半導体装置であっ
て、上記目的を達成するために、前記半導体パワーチッ
プが前記複数の外部リードのうちの１つの外部リード上
に搭載され、しかも前記半導体パワーチップを搭載した
外部リードの一部が前記パッケージから露出されるとと
もに、前記制御用半導体チップの一方面にバンプが形成
され、そのバンプが前記外部リードに直接接続されてい
る。
は、複数の外部リードと、半導体パワーチップと、半導
体パワーチップを制御する制御用半導体チップとが同一
パッケージ内に内蔵されるとともに、前記半導体パワー
チップ及び前記制御用半導体チップが前記外部リードに
電気的に接続されたマルチチップ型半導体装置であっ
て、上記目的を達成するために、前記半導体パワーチッ
プが前記複数の外部リードのうちの１つの外部リード上
に搭載され、しかも前記半導体パワーチップを搭載した
外部リードの一部が前記パッケージから露出されるとと
もに、前記制御用半導体チップの一方面にバンプが形成
され、そのバンプが前記外部リードに直接接続されてい
る。
【００１０】この発明の第２の態様は、複数の外部リー
ドと、半導体パワーチップと、半導体パワーチップを制
御する制御用半導体チップとが同一パッケージ内に内蔵
されるとともに、前記半導体パワーチップ及び前記制御
用半導体チップが前記外部リードに電気的に接続された
マルチチップ型半導体装置であって、上記目的を達成す
るために、その一部が前記パッケージから露出した二次
放熱板と、前記二次放熱板上に設けられるとともに、そ
の上面に所定の導電パターンが形成された絶縁基板と、
前記導電パターンのパワーチップ搭載領域上に設けられ
た一次放熱板とをさらに備えている。そして、前記外部
リードが前記導電パターンに接続され、前記半導体パワ
ーチップが前記一次放熱板上に搭載され、ワイヤにより
前記導電パターンと接続されることによって、前記ワイ
ヤ及び前記導電パターンを介して前記外部リードと電気
的に接続される一方、前記制御用半導体チップの一方面
にバンプが形成され、そのバンプが前記外部リードに接
続されることによって、前記バンプ及び前記導電パター
ンを介して前記外部リードと電気的に接続されている。
ドと、半導体パワーチップと、半導体パワーチップを制
御する制御用半導体チップとが同一パッケージ内に内蔵
されるとともに、前記半導体パワーチップ及び前記制御
用半導体チップが前記外部リードに電気的に接続された
マルチチップ型半導体装置であって、上記目的を達成す
るために、その一部が前記パッケージから露出した二次
放熱板と、前記二次放熱板上に設けられるとともに、そ
の上面に所定の導電パターンが形成された絶縁基板と、
前記導電パターンのパワーチップ搭載領域上に設けられ
た一次放熱板とをさらに備えている。そして、前記外部
リードが前記導電パターンに接続され、前記半導体パワ
ーチップが前記一次放熱板上に搭載され、ワイヤにより
前記導電パターンと接続されることによって、前記ワイ
ヤ及び前記導電パターンを介して前記外部リードと電気
的に接続される一方、前記制御用半導体チップの一方面
にバンプが形成され、そのバンプが前記外部リードに接
続されることによって、前記バンプ及び前記導電パター
ンを介して前記外部リードと電気的に接続されている。
【００１１】この発明の第３の態様は、複数の外部リー
ドと、半導体パワーチップと、半導体パワーチップを制
御する制御用半導体チップとが同一パッケージ内に内蔵
されるとともに、前記半導体パワーチップ及び前記制御
用半導体チップが前記外部リードに電気的に接続された
マルチチップ型半導体装であって、上記目的を達成する
ために、前記半導体パワーチップの一方面及び前記制御
用半導体チップの一方面にバンプがそれぞれ形成され、
それらのバンプが前記外部リードに接続され、しかも前
記半導体パワーチップの他方面に接続されるとともに、
その一部が前記パッケージから露出された放熱部材をさ
らに備えている。
ドと、半導体パワーチップと、半導体パワーチップを制
御する制御用半導体チップとが同一パッケージ内に内蔵
されるとともに、前記半導体パワーチップ及び前記制御
用半導体チップが前記外部リードに電気的に接続された
マルチチップ型半導体装であって、上記目的を達成する
ために、前記半導体パワーチップの一方面及び前記制御
用半導体チップの一方面にバンプがそれぞれ形成され、
それらのバンプが前記外部リードに接続され、しかも前
記半導体パワーチップの他方面に接続されるとともに、
その一部が前記パッケージから露出された放熱部材をさ
らに備えている。
【００１２】この発明の第４の態様は、前記バンプがテ
ープ基台に形成された配線に直接接続されるとともに、
前記外部リードが前記配線に直接接続されることによっ
て、前記バンプと前記外部リードが電気的に接続されて
いる。
ープ基台に形成された配線に直接接続されるとともに、
前記外部リードが前記配線に直接接続されることによっ
て、前記バンプと前記外部リードが電気的に接続されて
いる。
【００１３】
【作用】この発明の第１の態様によれば、半導体パワー
チップを搭載した外部リードの一部がパッケージから露
出されて、前記半導体パワーチップで発生する熱を前記
外部リードを介して外界に放熱する。また、制御用半導
体チップの一方面にバンプが形成され、そのバンプを外
部リードに直接接続することによって、前記制御用半導
体チップと前記外部リードとが電気的に接続される。
チップを搭載した外部リードの一部がパッケージから露
出されて、前記半導体パワーチップで発生する熱を前記
外部リードを介して外界に放熱する。また、制御用半導
体チップの一方面にバンプが形成され、そのバンプを外
部リードに直接接続することによって、前記制御用半導
体チップと前記外部リードとが電気的に接続される。
【００１４】この発明の第２の態様によれば、外部リー
ドが絶縁基板上に形成された導電パターンに接続される
一方、制御用半導体チップの一方面にバンプが形成さ
れ、そのバンプが前記導電パターンに接続される。こう
して、前記バンプ及び導電パターンを介して前記制御用
半導体チップと前記外部リードとが電気的に接続され
る。
ドが絶縁基板上に形成された導電パターンに接続される
一方、制御用半導体チップの一方面にバンプが形成さ
れ、そのバンプが前記導電パターンに接続される。こう
して、前記バンプ及び導電パターンを介して前記制御用
半導体チップと前記外部リードとが電気的に接続され
る。
【００１５】この発明の第３の態様によれば、半導体パ
ワーチップの一方面及び制御用半導体チップの一方面に
バンプがそれぞれ形成され、それらのバンプが外部リー
ドに接続される。また、その一部がパッケージから露出
された放熱部材が、前記半導体パワーチップの他方面に
接続されて、前記半導体パワーチップで発生する熱を外
界に放熱する。
ワーチップの一方面及び制御用半導体チップの一方面に
バンプがそれぞれ形成され、それらのバンプが外部リー
ドに接続される。また、その一部がパッケージから露出
された放熱部材が、前記半導体パワーチップの他方面に
接続されて、前記半導体パワーチップで発生する熱を外
界に放熱する。
【００１６】この発明の第４の態様によれば、前記バン
プがテープ基台に形成された配線に直接接続されるとと
もに、前記外部リードが前記配線に直接接続される。こ
のため、前記バンプを介して前記半導体パワーチップと
前記外部リードとが、また前記制御用半導体チップと前
記外部リードがそれぞれ電気的に接続される。
プがテープ基台に形成された配線に直接接続されるとと
もに、前記外部リードが前記配線に直接接続される。こ
のため、前記バンプを介して前記半導体パワーチップと
前記外部リードとが、また前記制御用半導体チップと前
記外部リードがそれぞれ電気的に接続される。
【００１７】
【実施例】図１はこの発明にかかるマルチチップ型半導
体装置の第１実施例を示す断面図である。この半導体装
置２０では、複数の外部リード２１が設けられており、
そのうちの１つの外部リード２１ａ上にパワートランジ
スタチップ２２ａが実装されている。なお、図示を省略
しているが、パワートランジスタチップ２２ａはベース
・エミッタ・コレクタの３つの電極を有し、ベース電極
とエミッタ電極はパワートランジスタチップ２２ａの上
方面に設けられる一方、その底面全体がコレクタ電極と
して機能するように構成されている。この実施例では、
パワートランジスタチップ２２ａのコレクタ電極（底
面）が外部リード２１ａに半田付け等によって直接接続
されている。一方、パワートランジスタチップ２２ａの
ベース及びエミッタ電極（図示省略）がアルミワイヤ２
４によって外部リード２１とそれぞれ電気的に接続され
ている。ここで、アルミワイヤ２４を用いている理由
は、上述したように、パワートランジスタチップ２２ａ
には大電流が流れるためである。
体装置の第１実施例を示す断面図である。この半導体装
置２０では、複数の外部リード２１が設けられており、
そのうちの１つの外部リード２１ａ上にパワートランジ
スタチップ２２ａが実装されている。なお、図示を省略
しているが、パワートランジスタチップ２２ａはベース
・エミッタ・コレクタの３つの電極を有し、ベース電極
とエミッタ電極はパワートランジスタチップ２２ａの上
方面に設けられる一方、その底面全体がコレクタ電極と
して機能するように構成されている。この実施例では、
パワートランジスタチップ２２ａのコレクタ電極（底
面）が外部リード２１ａに半田付け等によって直接接続
されている。一方、パワートランジスタチップ２２ａの
ベース及びエミッタ電極（図示省略）がアルミワイヤ２
４によって外部リード２１とそれぞれ電気的に接続され
ている。ここで、アルミワイヤ２４を用いている理由
は、上述したように、パワートランジスタチップ２２ａ
には大電流が流れるためである。
【００１８】また、そのパワートランジスタチップ２２
ａを制御するための制御用ＩＣチップ２２ｂが所定の外
部リード２１と電気的に接続されている。すなわち、図
２に示すように、バンプ２３が制御用ＩＣチップ２２ｂ
の下方面に形成されるとともに、外部リード２１に直接
接続されている。
ａを制御するための制御用ＩＣチップ２２ｂが所定の外
部リード２１と電気的に接続されている。すなわち、図
２に示すように、バンプ２３が制御用ＩＣチップ２２ｂ
の下方面に形成されるとともに、外部リード２１に直接
接続されている。
【００１９】なお、上記のように、パワートランジスタ
チップ２２ａは大電流を取り扱うために、発熱量が大き
く、放熱処理が必須となる。そこで、この実施例では、
図１に示すように、パワートランジスタチップ２２ａを
搭載する外部リード２１の一部２１ａを半導体装置のモ
ールド樹脂２５から露出させて、パワートランジスタチ
ップ２２ａから発生した熱をこの外部リード２１を介し
て外界に放熱している。
チップ２２ａは大電流を取り扱うために、発熱量が大き
く、放熱処理が必須となる。そこで、この実施例では、
図１に示すように、パワートランジスタチップ２２ａを
搭載する外部リード２１の一部２１ａを半導体装置のモ
ールド樹脂２５から露出させて、パワートランジスタチ
ップ２２ａから発生した熱をこの外部リード２１を介し
て外界に放熱している。
【００２０】次に、この半導体装置２０の製造手順につ
いて説明する。まず、パワートランジスタチップ２２ａ
の底面と制御用ＩＣチップ２２ｂのバンプ２３に半田を
印刷する。そして、パワートランジスタチップ２２ａと
制御用ＩＣチップ２２ｂとをリードフレーム上に搭載し
た後、半田溶融炉に入れて、半田付けを行う。これによ
って、パワートランジスタチップ２２ａの外部リード２
１への実装及び制御用ＩＣチップ２２ｂと外部リード２
１との電気的接続が完了する。
いて説明する。まず、パワートランジスタチップ２２ａ
の底面と制御用ＩＣチップ２２ｂのバンプ２３に半田を
印刷する。そして、パワートランジスタチップ２２ａと
制御用ＩＣチップ２２ｂとをリードフレーム上に搭載し
た後、半田溶融炉に入れて、半田付けを行う。これによ
って、パワートランジスタチップ２２ａの外部リード２
１への実装及び制御用ＩＣチップ２２ｂと外部リード２
１との電気的接続が完了する。
【００２１】次に、アルミワイヤホンド工程を実行し
て、パワートランジスタチップ２２ａのベース及びエミ
ッタ電極と外部リード２１とをそれぞれ電気的に接続す
る。それに続いて、樹脂封止を行い、さらにリードフレ
ームを途中で切り離して、図１に示すマルチチップ型半
導体装置を形成する。
て、パワートランジスタチップ２２ａのベース及びエミ
ッタ電極と外部リード２１とをそれぞれ電気的に接続す
る。それに続いて、樹脂封止を行い、さらにリードフレ
ームを途中で切り離して、図１に示すマルチチップ型半
導体装置を形成する。
【００２２】以上のように、この第１実施例によれば、
パワートランジスタチップ２２ａを搭載する外部リード
２１の一部２１ａを半導体装置２０から露出させ、パワ
ートランジスタチップ２２ａからの熱を外部リード２１
を介して外界に放熱するようにしているので、簡単な構
造で、しかも効率良く放熱を行うことができる。それに
加え、Ａｕワイヤのワイヤボンド工程が不要となり、製
造工程を簡略化することができる。したがって、より簡
単な構造で、しかもより少ない製造工程でマルチチップ
型半導体装置２０を製造することができる。
パワートランジスタチップ２２ａを搭載する外部リード
２１の一部２１ａを半導体装置２０から露出させ、パワ
ートランジスタチップ２２ａからの熱を外部リード２１
を介して外界に放熱するようにしているので、簡単な構
造で、しかも効率良く放熱を行うことができる。それに
加え、Ａｕワイヤのワイヤボンド工程が不要となり、製
造工程を簡略化することができる。したがって、より簡
単な構造で、しかもより少ない製造工程でマルチチップ
型半導体装置２０を製造することができる。
【００２３】図３はこの発明にかかるマルチチップ型半
導体装置の第２実施例を示す断面図である。この第２実
施例にかかる半導体装置３０が従来の半導体装置１０
（図１１）と大きく相違する点は、従来例ではＡｕワイ
ヤ１７によって制御用ＩＣチップ１５ｂが外部リード１
８と電気的に接続されているのに対し、この第２実施例
では、制御用ＩＣチップ３５ｂの底面にバンプ３７が形
成されるとともに、このバンプ３７が導電パターン３３
ｂ，３３ｄに接続されている点であり、その他の構成は
ほぼ同一である。
導体装置の第２実施例を示す断面図である。この第２実
施例にかかる半導体装置３０が従来の半導体装置１０
（図１１）と大きく相違する点は、従来例ではＡｕワイ
ヤ１７によって制御用ＩＣチップ１５ｂが外部リード１
８と電気的に接続されているのに対し、この第２実施例
では、制御用ＩＣチップ３５ｂの底面にバンプ３７が形
成されるとともに、このバンプ３７が導電パターン３３
ｂ，３３ｄに接続されている点であり、その他の構成は
ほぼ同一である。
【００２４】次に、その半導体装置３０の製造手順を説
明し、その特徴を明らかにする。まず、一次放熱板３４
上にパワートランジスタチップ３５ａを実装して、パワ
ーユニットを形成する。そして、パワーユニットの底面
（一次放熱板３４の底面）と制御用ＩＣチップ３５ｂの
バンプ３７に半田を印刷した後、パワーユニットと制御
用ＩＣチップ３５ｂとをセラミック基板３２上に搭載
し、さらに半田溶融炉に入れて、半田付けを行う。それ
に続いて、外部リード３８を導電パターン３３ｄに接続
した後、セラミック基板３２を二次放熱板３１上に接続
する。そして、アルミワイヤボンド工程を施して、アル
ミワイヤ３６によってパワートランジスタチップ３５ａ
と導電パターン３３ｂを電気的に接続する。最後に、樹
脂封止を行って、図３及び図４に示すマルチチップ型半
導体装置３０を形成する。
明し、その特徴を明らかにする。まず、一次放熱板３４
上にパワートランジスタチップ３５ａを実装して、パワ
ーユニットを形成する。そして、パワーユニットの底面
（一次放熱板３４の底面）と制御用ＩＣチップ３５ｂの
バンプ３７に半田を印刷した後、パワーユニットと制御
用ＩＣチップ３５ｂとをセラミック基板３２上に搭載
し、さらに半田溶融炉に入れて、半田付けを行う。それ
に続いて、外部リード３８を導電パターン３３ｄに接続
した後、セラミック基板３２を二次放熱板３１上に接続
する。そして、アルミワイヤボンド工程を施して、アル
ミワイヤ３６によってパワートランジスタチップ３５ａ
と導電パターン３３ｂを電気的に接続する。最後に、樹
脂封止を行って、図３及び図４に示すマルチチップ型半
導体装置３０を形成する。
【００２５】以上のように、第２実施例においても、第
１実施例と同様に、Ａｕワイヤボンド工程が不要とな
り、製造工程を簡略化することができる。
１実施例と同様に、Ａｕワイヤボンド工程が不要とな
り、製造工程を簡略化することができる。
【００２６】図５はこの発明にかかるマルチチップ型半
導体装置の第３実施例を示す断面図である。この第３実
施例にかかる半導体装置４０では、制御用ＩＣチップ４
１ｂの上面にバンプ４２が形成されるとともに、そのバ
ンプ４２を介して制御用ＩＣチップ４１ｂが外部リード
４３に直接接続されている。
導体装置の第３実施例を示す断面図である。この第３実
施例にかかる半導体装置４０では、制御用ＩＣチップ４
１ｂの上面にバンプ４２が形成されるとともに、そのバ
ンプ４２を介して制御用ＩＣチップ４１ｂが外部リード
４３に直接接続されている。
【００２７】図６は第３実施例にかかる半導体装置のパ
ワーユニットを示す斜視図である。同図に示すように、
ＣｕやＭｏ等の放熱板４４上にパワートランジスタチッ
プ４１ａ及び台座電極４５が一定間隔だけ離隔配置され
ている。この台座電極４５の上面にはバンプ４６ｃが形
成されており、台座電極４５及び放熱板４４を介してパ
ワートランジスタチップ４１ａの底面（コレクタ電極）
と電気的に接続されることから、このバンプ４６ｃはコ
レクタ用バンプ電極として機能する。また、パワートラ
ンジスタチップ４１ａの上方部に形成されたベース及び
エミッタ領域（図示省略）にもバンプ４６ｂ，４６ｅが
それぞれ形成されており、ベース用及びエミッタ用バン
プ電極として機能する。そして、図５に示すように、こ
れらのバンプ４６ｂ，４６ｃ，４６ｅが外部リード４３
と直接接続されている。なお、この第３実施例にかかる
半導体装置では、放熱板４４の一部が半導体装置のモー
ルド樹脂４７から露出して、パワートランジスタチップ
４１ａから発生した熱がこの放熱板４４を介して外界に
放熱される。
ワーユニットを示す斜視図である。同図に示すように、
ＣｕやＭｏ等の放熱板４４上にパワートランジスタチッ
プ４１ａ及び台座電極４５が一定間隔だけ離隔配置され
ている。この台座電極４５の上面にはバンプ４６ｃが形
成されており、台座電極４５及び放熱板４４を介してパ
ワートランジスタチップ４１ａの底面（コレクタ電極）
と電気的に接続されることから、このバンプ４６ｃはコ
レクタ用バンプ電極として機能する。また、パワートラ
ンジスタチップ４１ａの上方部に形成されたベース及び
エミッタ領域（図示省略）にもバンプ４６ｂ，４６ｅが
それぞれ形成されており、ベース用及びエミッタ用バン
プ電極として機能する。そして、図５に示すように、こ
れらのバンプ４６ｂ，４６ｃ，４６ｅが外部リード４３
と直接接続されている。なお、この第３実施例にかかる
半導体装置では、放熱板４４の一部が半導体装置のモー
ルド樹脂４７から露出して、パワートランジスタチップ
４１ａから発生した熱がこの放熱板４４を介して外界に
放熱される。
【００２８】次に、この半導体装置の製造手順について
説明する。まず、放熱板４４上にパワートランジスタチ
ップ４１ａ及び台座電極４５を搭載してパワーユニット
を形成した後、各バンプ４２，４６ｂ，４６ｃ，４６ｅ
に半田をそれぞれ印刷する。そして、パワーユニットと
制御用ＩＣチップ４１ｂとをリードフレームに位置決め
し、さらに半田溶融炉に入れて、半田付けを行う。これ
によって、パワートランジスタチップ４１ａ及び制御用
ＩＣチップ４１ｂが外部リード４３と電気的に接続され
る。それに続いて、樹脂封止を行い、さらにリードフレ
ームを途中から切り離して、図５に示すマルチチップ型
半導体装置４０を形成する。
説明する。まず、放熱板４４上にパワートランジスタチ
ップ４１ａ及び台座電極４５を搭載してパワーユニット
を形成した後、各バンプ４２，４６ｂ，４６ｃ，４６ｅ
に半田をそれぞれ印刷する。そして、パワーユニットと
制御用ＩＣチップ４１ｂとをリードフレームに位置決め
し、さらに半田溶融炉に入れて、半田付けを行う。これ
によって、パワートランジスタチップ４１ａ及び制御用
ＩＣチップ４１ｂが外部リード４３と電気的に接続され
る。それに続いて、樹脂封止を行い、さらにリードフレ
ームを途中から切り離して、図５に示すマルチチップ型
半導体装置４０を形成する。
【００２９】以上のように、この実施例では、パワート
ランジスタチップ４１ａも制御用ＩＣチップ４１ｂも一
つの工程で同時にバンプ実装されるので、ワイヤボンド
工程が不要となり、上記第１及び第２実施例に比べて製
造工程がより簡略されている。しかも、図５と図１１の
比較から容易にわかるように、この第３実施例にかかる
半導体装置の放熱構造が簡単なものとなっている。その
結果、第１及び第２実施例と比べても構造がより簡単
で、しかもより少ない工程でマルチチップ型半導体装置
を製造することができる。
ランジスタチップ４１ａも制御用ＩＣチップ４１ｂも一
つの工程で同時にバンプ実装されるので、ワイヤボンド
工程が不要となり、上記第１及び第２実施例に比べて製
造工程がより簡略されている。しかも、図５と図１１の
比較から容易にわかるように、この第３実施例にかかる
半導体装置の放熱構造が簡単なものとなっている。その
結果、第１及び第２実施例と比べても構造がより簡単
で、しかもより少ない工程でマルチチップ型半導体装置
を製造することができる。
【００３０】図８はこの発明にかかるマルチチップ型半
導体装置の第４実施例を示す断面図である。この第４実
施例にかかる半導体装置５０では、制御用ＩＣチップ５
１ｂの上面にバンプ５２が形成されるとともに、そのバ
ンプ５２を介して制御用ＩＣチップ５１ｂがテープ基台
５３の上面に形成された配線５４と接続されている。
導体装置の第４実施例を示す断面図である。この第４実
施例にかかる半導体装置５０では、制御用ＩＣチップ５
１ｂの上面にバンプ５２が形成されるとともに、そのバ
ンプ５２を介して制御用ＩＣチップ５１ｂがテープ基台
５３の上面に形成された配線５４と接続されている。
【００３１】また、パワートランジスタチップ５１ａを
含むパワーユニットが、第３実施例と同様にして、テー
プ基台５３の配線５４に接続されている。すなわち、図
９に示すように、放熱板５５の上面にパワートランジス
タチップ５１ａ及び台座電極５６が一定間隔をもって接
続されて、パワーユニットが形成されている。また、台
座電極４５の上面にはコレクタ用のバンプ５７ｃが、ま
たパワートランジスタチップ５１ａにはベース用及びエ
ミッタ用のバンプ５７ｂ，５７ｅがそれぞれ形成され、
テープ基台５３の配線５４に接続されている。
含むパワーユニットが、第３実施例と同様にして、テー
プ基台５３の配線５４に接続されている。すなわち、図
９に示すように、放熱板５５の上面にパワートランジス
タチップ５１ａ及び台座電極５６が一定間隔をもって接
続されて、パワーユニットが形成されている。また、台
座電極４５の上面にはコレクタ用のバンプ５７ｃが、ま
たパワートランジスタチップ５１ａにはベース用及びエ
ミッタ用のバンプ５７ｂ，５７ｅがそれぞれ形成され、
テープ基台５３の配線５４に接続されている。
【００３２】そして、テープ基台５３の配線５４に外部
リード５９が接続されて、外部リード５９、配線５４及
びバンプ５２，５７ｂ，５７ｃ，５７ｅを介して半導体
装置４０と周辺回路（図示省略）との信号等の授受を行
うことが可能となっている。
リード５９が接続されて、外部リード５９、配線５４及
びバンプ５２，５７ｂ，５７ｃ，５７ｅを介して半導体
装置４０と周辺回路（図示省略）との信号等の授受を行
うことが可能となっている。
【００３３】なお、この第４実施例にかかる半導体装置
においても、第３実施例と同様に、半導体装置のモール
ド樹脂５８から露出した放熱板５５によって、パワート
ランジスタチップ５１ａから発生した熱が外界に放熱さ
れるように構成されている。
においても、第３実施例と同様に、半導体装置のモール
ド樹脂５８から露出した放熱板５５によって、パワート
ランジスタチップ５１ａから発生した熱が外界に放熱さ
れるように構成されている。
【００３４】次に、この半導体装置５０の製造手順につ
いて説明する。まず、第３実施例と同様にしてパワーユ
ニットを形成する。それに続いて、いわゆるＴＡＢ法に
よってパワートランジスタチップ５１ａ及び制御用ＩＣ
チップ５１ｂをテープ基台５３の配線５４に接続する。
すなわち、各バンプ５２，５７ｂ，５７ｃ，５７ｅに半
田をそれぞれ印刷した後、パワーユニットと制御用ＩＣ
チップ５１ｂとをテープ基台５３に位置決めし、さらに
半田付けを行う。こうして、一度にパワートランジスタ
チップ５１ａ及び制御用ＩＣチップ５１ｂがテープ基台
５３の配線５４に接続される（図９）。
いて説明する。まず、第３実施例と同様にしてパワーユ
ニットを形成する。それに続いて、いわゆるＴＡＢ法に
よってパワートランジスタチップ５１ａ及び制御用ＩＣ
チップ５１ｂをテープ基台５３の配線５４に接続する。
すなわち、各バンプ５２，５７ｂ，５７ｃ，５７ｅに半
田をそれぞれ印刷した後、パワーユニットと制御用ＩＣ
チップ５１ｂとをテープ基台５３に位置決めし、さらに
半田付けを行う。こうして、一度にパワートランジスタ
チップ５１ａ及び制御用ＩＣチップ５１ｂがテープ基台
５３の配線５４に接続される（図９）。
【００３５】そして、配線５４に外部リード５９を接続
した後、モールド樹脂で樹脂封止を行って、図８に示す
マルチチップ型半導体装置５０を形成する。
した後、モールド樹脂で樹脂封止を行って、図８に示す
マルチチップ型半導体装置５０を形成する。
【００３６】以上のように、この第４実施例は、ＴＡＢ
法を用いている点で第３実施例と相違するが、その他の
点は同一である。したがって、第３実施例と同様の効果
が得られる。
法を用いている点で第３実施例と相違するが、その他の
点は同一である。したがって、第３実施例と同様の効果
が得られる。
【００３７】図１０はこの発明にかかるマルチチップ型
半導体装置の第３実施例の改良例を示す断面図である。
この改良例では、パワートランジスタチップ４１ａ及び
制御用ＩＣチップ４１ｂがシリコン等の柔らかい樹脂４
８で覆われている。このため、樹脂４８がクッションの
役割を果たし、バンプ４２，４６ｂ，４６ｃ，４６ｅと
外部リード４３との接続部分にかかる応力が緩和され
る。その結果、当該部分での断線等を防止することがで
きる。
半導体装置の第３実施例の改良例を示す断面図である。
この改良例では、パワートランジスタチップ４１ａ及び
制御用ＩＣチップ４１ｂがシリコン等の柔らかい樹脂４
８で覆われている。このため、樹脂４８がクッションの
役割を果たし、バンプ４２，４６ｂ，４６ｃ，４６ｅと
外部リード４３との接続部分にかかる応力が緩和され
る。その結果、当該部分での断線等を防止することがで
きる。
【００３８】なお、シリコン等の柔らかい樹脂で接続部
分を覆う技術については、上記第３実施例のみならず、
第１、第２及び第４実施例にも適用することができる。
分を覆う技術については、上記第３実施例のみならず、
第１、第２及び第４実施例にも適用することができる。
【００３９】また、上記実施例では、半導体パワーチッ
プとしてパワートランジスタチップを採用した場合につ
いて説明したが、パワーＭＯＳ−ＦＥＴやサイリスタ等
の電力用半導体パワーチップの場合にも同様の効果があ
る。つまり、この発明は、これらの半導体パワーチップ
とその制御用ＩＣチップとを備えたマルチチップ型半導
体装置全般に適用することができる。
プとしてパワートランジスタチップを採用した場合につ
いて説明したが、パワーＭＯＳ−ＦＥＴやサイリスタ等
の電力用半導体パワーチップの場合にも同様の効果があ
る。つまり、この発明は、これらの半導体パワーチップ
とその制御用ＩＣチップとを備えたマルチチップ型半導
体装置全般に適用することができる。
【００４０】また、搭載する半導体パワーチップや制御
用ＩＣチップの搭載個数、ピン数は問わず、さらに本体
外形については前述の内容を満足するものであればよ
く、その形態を問わない。
用ＩＣチップの搭載個数、ピン数は問わず、さらに本体
外形については前述の内容を満足するものであればよ
く、その形態を問わない。
【００４１】
【発明の効果】この発明の第１の態様によれば、半導体
パワーチップを搭載した外部リードの一部を、パッケー
ジから露出させて、前記半導体パワーチップで発生する
熱を前記外部リードを介して外界に放熱するようにして
いるので、半導体装置の構造、特に放熱構造を簡易にす
ることができる。また、制御用半導体チップの一方面に
バンプを形成し、そのバンプを外部リードに直接接続す
ることによって、前記制御用半導体チップと前記外部リ
ードとを電気的に接続しているので、前記制御用半導体
チップと前記外部リードとを接続するためのワイヤボン
ド工程が不要となり、その結果、より少ない製造工程で
マルチチップ型半導体装置を製造することができる。
パワーチップを搭載した外部リードの一部を、パッケー
ジから露出させて、前記半導体パワーチップで発生する
熱を前記外部リードを介して外界に放熱するようにして
いるので、半導体装置の構造、特に放熱構造を簡易にす
ることができる。また、制御用半導体チップの一方面に
バンプを形成し、そのバンプを外部リードに直接接続す
ることによって、前記制御用半導体チップと前記外部リ
ードとを電気的に接続しているので、前記制御用半導体
チップと前記外部リードとを接続するためのワイヤボン
ド工程が不要となり、その結果、より少ない製造工程で
マルチチップ型半導体装置を製造することができる。
【００４２】この発明の第２の態様によれば、外部リー
ドを絶縁基板上に形成された導電パターンに接続する一
方、制御用半導体チップの一方面にバンプを形成し、そ
のバンプを前記導電パターンに接続しているので、ワイ
ヤボンド工程が不要となり、上記第１の態様と同様の効
果が得られる。
ドを絶縁基板上に形成された導電パターンに接続する一
方、制御用半導体チップの一方面にバンプを形成し、そ
のバンプを前記導電パターンに接続しているので、ワイ
ヤボンド工程が不要となり、上記第１の態様と同様の効
果が得られる。
【００４３】この発明の第３の態様によれば、半導体パ
ワーチップの一方面及び制御用半導体チップの一方面に
バンプをそれぞれ形成し、それらのバンプを外部リード
に接続しているので、ワイヤボンド工程が不要となる。
また、その一部がパッケージから露出された放熱部材
を、前記半導体パワーチップの他方面に接続して、前記
半導体パワーチップで発生する熱を外界に放熱するよう
にしている。そのため、上記第１の態様と同様の効果が
得られる。
ワーチップの一方面及び制御用半導体チップの一方面に
バンプをそれぞれ形成し、それらのバンプを外部リード
に接続しているので、ワイヤボンド工程が不要となる。
また、その一部がパッケージから露出された放熱部材
を、前記半導体パワーチップの他方面に接続して、前記
半導体パワーチップで発生する熱を外界に放熱するよう
にしている。そのため、上記第１の態様と同様の効果が
得られる。
【００４４】この発明の第４の態様によれば、前記バン
プをテープ基台に形成された配線に直接接続するととも
に、前記外部リードを前記配線に直接接続しているの
で、ワイヤボンド工程が不要となり、上記第１の態様と
同様の効果が得られる。
プをテープ基台に形成された配線に直接接続するととも
に、前記外部リードを前記配線に直接接続しているの
で、ワイヤボンド工程が不要となり、上記第１の態様と
同様の効果が得られる。
【図１】この発明にかかるマルチチップ型半導体装置の
第１実施例を示す断面図である。
第１実施例を示す断面図である。
【図２】図１のマルチチップ型半導体装置の製造手順を
示す平面図である。
示す平面図である。
【図３】この発明にかかるマルチチップ型半導体装置の
第２実施例を示す断面図である。
第２実施例を示す断面図である。
【図４】図３のマルチチップ型半導体装置の製造手順を
示す平面図である。
示す平面図である。
【図５】この発明にかかるマルチチップ型半導体装置の
第３実施例を示す断面図である。
第３実施例を示す断面図である。
【図６】第３実施例にかかるマルチチップ型半導体装置
のパワーユニットを示す斜視図である。
のパワーユニットを示す斜視図である。
【図７】図５のマルチチップ型半導体装置の製造手順を
示す平面図である。
示す平面図である。
【図８】この発明にかかるマルチチップ型半導体装置の
第４実施例を示す断面図である。
第４実施例を示す断面図である。
【図９】図８のマルチチップ型半導体装置の製造手順を
示す平面図である。
示す平面図である。
【図１０】この発明にかかるマルチチップ型半導体装置
の第３実施例の改良例を示す断面図である。
の第３実施例の改良例を示す断面図である。
【図１１】従来のマルチチップ型半導体装置を示す断面
図である。
図である。
２１，３８，４３，５９ 外部リード ２２ａ，３５ａ，４１ａ，５１ａ パワートランジスタ
チップ ２２ｂ，３５ｂ，４１ｂ，５１ｂ 制御用ＩＣチップ ２３，３７，４２，４６ｂ，４６ｃ，４６ｅ，５２，５
７ｅ バンプ ２４，３６ アルミワイヤ ３１ 二次放熱板 ３２ セラミック基板 ３３ａ〜３３ｄ 導電パターン ３４ 一次放熱板 ４４ 放熱板 ５３ テープ基台 ５４ 配線
チップ ２２ｂ，３５ｂ，４１ｂ，５１ｂ 制御用ＩＣチップ ２３，３７，４２，４６ｂ，４６ｃ，４６ｅ，５２，５
７ｅ バンプ ２４，３６ アルミワイヤ ３１ 二次放熱板 ３２ セラミック基板 ３３ａ〜３３ｄ 導電パターン ３４ 一次放熱板 ４４ 放熱板 ５３ テープ基台 ５４ 配線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年５月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】そして、アルミワイヤ１６によってパワー
トランジスタチップ１５ａと導電パターン１３ｂが電気
的に接続されている。また、制御用ＩＣチップ１５ｂは
Ａｕワイヤ１７によって導電パターン１３ｂ，１３ｄと
それぞれ電気的に接続されている。ここで、ボンディン
グワイヤの種類が異なるのは、次の理由からである。す
なわち、パワートランジスタチップ１５ａは大電力用半
導体素子であり、大電力に対応する必要性からパワート
ランジスタ用としてアルミワイヤ１６が採用されてい
る。これに対して、制御用ＩＣチップ１５ｂは小さくデ
リケートなため、アルミワイヤボンディング法は不向き
であるため、Ａｕワイヤ１７が採用されている。
トランジスタチップ１５ａと導電パターン１３ｂが電気
的に接続されている。また、制御用ＩＣチップ１５ｂは
Ａｕワイヤ１７によって導電パターン１３ｂ，１３ｄと
それぞれ電気的に接続されている。ここで、ボンディン
グワイヤの種類が異なるのは、次の理由からである。す
なわち、パワートランジスタチップ１５ａは大電力用半
導体素子であり、大電力に対応する必要性からパワート
ランジスタ用としてアルミワイヤ１６が採用されてい
る。これに対して、制御用ＩＣチップ１５ｂは小さくデ
リケートなため、アルミワイヤボンディング法は不向き
であるため、Ａｕワイヤ１７が採用されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】以上のように、この第１実施例によれば、
パワートランジスタチップ２２ａを搭載する外部リード
２１の一部２１ａを半導体装置２０から露出させ、パワ
ートランジスタチップ２２ａからの熱を外部リード２１
ａを介して外界に放熱するようにしているので、簡単な
構造で、しかも効率良く放熱を行うことができる。それ
に加え、Ａｕワイヤのワイヤボンド工程が不要となり、
製造工程を簡略化することができる。したがって、より
簡単な構造で、しかもより少ない製造工程でマルチチッ
プ型半導体装置２０を製造することができる。
パワートランジスタチップ２２ａを搭載する外部リード
２１の一部２１ａを半導体装置２０から露出させ、パワ
ートランジスタチップ２２ａからの熱を外部リード２１
ａを介して外界に放熱するようにしているので、簡単な
構造で、しかも効率良く放熱を行うことができる。それ
に加え、Ａｕワイヤのワイヤボンド工程が不要となり、
製造工程を簡略化することができる。したがって、より
簡単な構造で、しかもより少ない製造工程でマルチチッ
プ型半導体装置２０を製造することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】また、パワートランジスタチップ５１ａを
含むパワーユニットが、第３実施例と同様にして、テー
プ基台５３の配線５４に接続されている。すなわち、図
９に示すように、放熱板５５の上面にパワートランジス
タチップ５１ａ及び台座電極５６が一定間隔をもって接
続されて、パワーユニットが形成されている。また、台
座電極５６の上面にはコレクタ用のバンプ５７ｃが、ま
たパワートランジスタチップ５１ａにはベース用及びエ
ミッタ用のバンプ５７ｂ，５７ｅがそれぞれ形成され、
テープ基台５３の配線５４に接続されている。
含むパワーユニットが、第３実施例と同様にして、テー
プ基台５３の配線５４に接続されている。すなわち、図
９に示すように、放熱板５５の上面にパワートランジス
タチップ５１ａ及び台座電極５６が一定間隔をもって接
続されて、パワーユニットが形成されている。また、台
座電極５６の上面にはコレクタ用のバンプ５７ｃが、ま
たパワートランジスタチップ５１ａにはベース用及びエ
ミッタ用のバンプ５７ｂ，５７ｅがそれぞれ形成され、
テープ基台５３の配線５４に接続されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】そして、テープ基台５３の配線５４に外部
リード５９が接続されて、外部リード５９、配線５４及
びバンプ５２，５７ｂ，５７ｃ，５７ｅを介して半導体
装置５０と周辺回路（図示省略）との信号等の授受を行
うことが可能となっている。
リード５９が接続されて、外部リード５９、配線５４及
びバンプ５２，５７ｂ，５７ｃ，５７ｅを介して半導体
装置５０と周辺回路（図示省略）との信号等の授受を行
うことが可能となっている。
Claims (4)
- 【請求項１】 複数の外部リードと、半導体パワーチッ
プと、半導体パワーチップを制御する制御用半導体チッ
プとが同一パッケージ内に内蔵されるとともに、前記半
導体パワーチップ及び前記制御用半導体チップが前記外
部リードに電気的に接続されたマルチチップ型半導体装
置において、 前記半導体パワーチップが前記複数の外部リードのうち
の１つの外部リード上に搭載され、しかも前記半導体パ
ワーチップを搭載した外部リードの一部が前記パッケー
ジから露出されるとともに、 前記制御用半導体チップの一方面にバンプが形成され、
そのバンプが前記外部リードに直接接続されたことを特
徴とするマルチチップ型半導体装置。 - 【請求項２】 複数の外部リードと、半導体パワーチッ
プと、半導体パワーチップを制御する制御用半導体チッ
プとが同一パッケージ内に内蔵されるとともに、前記半
導体パワーチップ及び前記制御用半導体チップが前記外
部リードに電気的に接続されたマルチチップ型半導体装
置において、 その一部が前記パッケージから露出した二次放熱板と、 前記二次放熱板上に設けられるとともに、その上面に所
定の導電パターンが形成された絶縁基板と、 前記導電パターンのパワーチップ搭載領域上に設けられ
た一次放熱板とをさらに備え、 前記外部リードが前記導電パターンに接続され、 前記半導体パワーチップが前記一次放熱板上に搭載さ
れ、ワイヤにより前記導電パターンと接続されることに
よって、前記ワイヤ及び前記導電パターンを介して前記
外部リードと電気的に接続される一方、 前記制御用半導体チップの一方面にバンプが形成され、
そのバンプが前記外部リードに接続されることによっ
て、前記バンプ及び前記導電パターンを介して前記外部
リードと電気的に接続されたことを特徴とするマルチチ
ップ型半導体装置。 - 【請求項３】 複数の外部リードと、半導体パワーチッ
プと、半導体パワーチップを制御する制御用半導体チッ
プとが同一パッケージ内に内蔵されるとともに、前記半
導体パワーチップ及び前記制御用半導体チップが前記外
部リードに電気的に接続されたマルチチップ型半導体装
置において、 前記半導体パワーチップの一方面及び前記制御用半導体
チップの一方面にバンプがそれぞれ形成され、それらの
バンプが前記外部リードに接続され、しかも前記半導体
パワーチップの他方面に接続されるとともに、その一部
が前記パッケージから露出された放熱部材をさらに備え
たことを特徴とするマルチチップ型半導体装置。 - 【請求項４】 前記バンプがテープ基台に形成された配
線に直接接続されるとともに、前記外部リードが前記配
線に直接接続されることによって、前記バンプと前記外
部リードが電気的に接続される請求項３記載のマルチチ
ップ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000221A JP2708309B2 (ja) | 1992-01-06 | 1992-01-06 | マルチチップ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000221A JP2708309B2 (ja) | 1992-01-06 | 1992-01-06 | マルチチップ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183101A true JPH05183101A (ja) | 1993-07-23 |
| JP2708309B2 JP2708309B2 (ja) | 1998-02-04 |
Family
ID=11467911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4000221A Expired - Fee Related JP2708309B2 (ja) | 1992-01-06 | 1992-01-06 | マルチチップ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2708309B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116012A (ja) * | 2005-10-24 | 2007-05-10 | Renesas Technology Corp | 半導体装置及びそれを用いた電源装置 |
| JP2009224546A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009224548A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009224549A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置、半導体装置の製造方法及び配線基板 |
| JP2009224547A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009224550A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009224545A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009224529A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| US7598605B2 (en) | 2001-03-08 | 2009-10-06 | Hitachi, Ltd. | Semiconductor device having capacitive insulation means and communication terminal using the device |
| JP4843605B2 (ja) * | 2004-06-03 | 2011-12-21 | インターナショナル レクティフィアー コーポレイション | 共通リードフレーム上にフリップチップデバイスを備えた半導体デバイスモジュール |
| JP2013026627A (ja) * | 2011-07-25 | 2013-02-04 | Samsung Electro-Mechanics Co Ltd | パワー素子パッケージモジュール及びその製造方法 |
-
1992
- 1992-01-06 JP JP4000221A patent/JP2708309B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7598605B2 (en) | 2001-03-08 | 2009-10-06 | Hitachi, Ltd. | Semiconductor device having capacitive insulation means and communication terminal using the device |
| JP4843605B2 (ja) * | 2004-06-03 | 2011-12-21 | インターナショナル レクティフィアー コーポレイション | 共通リードフレーム上にフリップチップデバイスを備えた半導体デバイスモジュール |
| JP2007116012A (ja) * | 2005-10-24 | 2007-05-10 | Renesas Technology Corp | 半導体装置及びそれを用いた電源装置 |
| JP2009224546A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009224548A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009224549A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置、半導体装置の製造方法及び配線基板 |
| JP2009224547A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009224550A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009224545A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009224529A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2013026627A (ja) * | 2011-07-25 | 2013-02-04 | Samsung Electro-Mechanics Co Ltd | パワー素子パッケージモジュール及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2708309B2 (ja) | 1998-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7122401B2 (en) | Area array type semiconductor package fabrication method | |
| JP2001044358A (ja) | 半導体装置およびその製造方法 | |
| JP2708309B2 (ja) | マルチチップ型半導体装置 | |
| JP2000068403A (ja) | 半導体装置およびその基板接続構造 | |
| JP2829925B2 (ja) | 半導体パッケージ及び電子回路盤 | |
| US5317194A (en) | Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2736161B2 (ja) | 半導体装置 | |
| JPH1012788A (ja) | 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム | |
| JPS62150837A (ja) | 半導体装置 | |
| JPS63155734A (ja) | 半導体チツプの実装方法 | |
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| JP3210503B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JPH08181168A (ja) | 半導体装置 | |
| JPH0521649A (ja) | 半導体装置 | |
| JPH07130932A (ja) | 半導体装置とその製造方法 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JPH11163229A (ja) | 半導体装置およびその製造方法 | |
| JP2002184913A (ja) | 半導体装置の製造方法 | |
| JPH11126856A (ja) | 半導体装置の製造方法 | |
| JPH05343559A (ja) | 半導体装置用パッケージ | |
| JP2002093828A (ja) | 半導体装置の製造方法 | |
| JP2002050660A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |