JPH07130932A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH07130932A
JPH07130932A JP5279131A JP27913193A JPH07130932A JP H07130932 A JPH07130932 A JP H07130932A JP 5279131 A JP5279131 A JP 5279131A JP 27913193 A JP27913193 A JP 27913193A JP H07130932 A JPH07130932 A JP H07130932A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
island
lead
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5279131A
Other languages
English (en)
Inventor
Yoshinori Kairiku
嘉徳 海陸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5279131A priority Critical patent/JPH07130932A/ja
Publication of JPH07130932A publication Critical patent/JPH07130932A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 製造工程を増やすことなく製造可能である、
放熱板を具備する半導体装置とその製造方法を提供す
る。 【構成】 放熱板15がアイランド12から封止樹脂16外に
延出している構成としたので、半導体素子から発生した
熱を効率よく外部に放熱することができる。また、アイ
ランド12、リード13、および放熱板15が一体的に形成さ
れているリードフレーム11を切断して封止樹脂16から突
出している放熱板15を隣接している部位より切り離す構
成としたので、放熱板15を設ける工程を特別に追加する
ことなく、容易に放熱板15を具備する半導体装置を製造
することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置とその製造
方法に係り、特に、容易に製造可能である、放熱板を具
備する半導体装置とその製造方法に関する。
【0002】
【従来の技術】近年、電子機器や情報処理装置などの小
型軽量化に伴ない、半導体装置の高密度化・高集積度化
や薄型化が要望され、半導体素子によって発生する熱量
が増加する傾向にある。特に、超々LSIやバイポーラ
LSIなどは高集積化・大面化されてチップ面積の大き
い半導体素子となっており、半導体素子の電流増大に伴
ない発熱量が大きく、放熱の必要が生じている。
【0003】ところで、図3および図4に示すような一
般の半導体装置1 は以下の製造方法によって製造されて
いた。
【0004】すなわち、リードフレーム2 のアイランド
3 に搭載された半導体素子4 と外部回路基板(不図示)
との通電部となるリード5 とをワイヤボンディングによ
ってワイヤ6 で電気的に接続した後、エポキシ樹脂など
の封止樹脂7 で樹脂封止部8内の半導体素子4 やリード5
の一部をモールドする。さらに、モールド後、リード
フレーム2 を点線で示すリードフレーム孔2aの手前およ
びリード5 の連結部2bの手前に位置する切断部9 で切断
し、リード5 の曲げ加工を行なうことにより、半導体装
置1 が製造されていた。
【0005】そこで、上記のように製造された半導体装
置1 におけるの半導体素子4 から発生した熱を放熱する
ための手段としては、例えば、封止樹脂7 の表面に設置
された放熱フィンや封止樹脂7 の表面に埋め込まれた放
熱板など種々の放熱手段が開発されている。
【0006】
【発明が解決しようとする課題】しかしながら、上記し
た放熱フィンや放熱板などの放熱手段を有する半導体装
置1 は、上記した半導体装置1 の製造工程の他に、封止
樹脂7 の表面に放熱フィンを設置する工程、あるいは封
止樹脂7 の表面に放熱板を埋め込む工程が必要となり、
その製造工程が多くなるという問題があった。
【0007】本発明は、上記事情に鑑みてなされたもの
で、半導体装置の製造工程を増やすことなく容易に製造
可能である、放熱板を具備する半導体装置とその製造方
法を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体素子と、この半導体素子が装着さ
れるアイランドと、上記半導体素子に電気的に接続され
た複数のリードと、上記半導体素子および上記リードの
一部を封止するパッケージ部と、上記アイランドから上
記パッケージ部外に延出されるとともに上方にコの字状
に折曲された放熱板とを具備したことを特徴とする。
【0009】また、本発明は、パッケージ部は樹脂封止
部からなることを特徴とする。
【0010】また、本発明は、パッケージ部はセラミッ
ク封止部からなることを特徴とする。
【0011】また、本発明は、半導体素子と、この半導
体素子が装着されるアイランドと、上記半導体素子に電
気的に接続された複数のリードと、上記半導体素子およ
び上記リードの一部を封止するパッケージ部と、上記ア
イランドから上記パッケージ部外に延出されるとともに
上方にコの字状に折曲された放熱板とを具備する半導体
装置の製造方法において、上記アイランド、上記リー
ド、および上記放熱板が一体的に形成され且つ上記アイ
ランドに上記半導体素子が装着されているリードフレー
ムに対し上記半導体素子および上記リードと上記放熱板
の一部を上記パッケージ部により封止する封止工程と、
上記リードフレームを切断し上記パッケージ部から突出
している上記リードと上記放熱板を隣接部位より切り離
す切断工程と、この切断工程後に上記パッケージ部外に
延出している上記放熱板を上記パッケージ部の上方にコ
の字状に折曲する折曲工程とからなることを特徴とす
る。
【0012】また、本発明は、封止工程にてはパッケー
ジ部を樹脂成形により形成することを特徴とする。
【0013】また、本発明は、樹脂成形はトランスファ
・モールド成形であることを特徴とする。
【0014】
【作用】本発明の半導体装置は、放熱板がアイランドか
らパッケージ部外に延出している構成としたので、半導
体素子から発生した熱は効率よく外部に放熱される。
【0015】また、本発明の半導体装置の製造方法は、
アイランド、リード、および放熱板が一体的に形成され
ているリードフレームを切断してパッケージ部から突出
している放熱板を隣接している部位より切り離す構成と
したので、放熱板を設ける工程を特別に追加することな
く、容易に半導体装置を製造することが可能となる。
【0016】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図1は本発明の一実施例の半導体装置を示す図
で、図1(a)は正面図および図1(b)は側面図、お
よび図2は本発明の一実施例の半導体装置のリードフレ
ームの平面図である。
【0017】上記図において、10は半導体装置で、この
半導体装置10のリードフレーム11は半導体素子が搭載さ
れるアイランド12(図3(a)参照)、このアイランド
12に搭載された半導体素子とワイヤボンディングにより
電気的に接続されるとともに外部回路基板(不図示)と
の通電部となるリード13、およびこのリード13に対して
直交する方向にアイランド12から二方向に延出している
とともに両端縁に複数の長円形のリードフレーム孔部14
が形成されている放熱板15が一体的に形成されている。
リードフレーム孔部14は半導体装置10の製造時のリード
フレーム11の位置決め用に用いられるとともに、後述す
るリードフレーム11の切断後の放熱板15の表面積を大き
く形成することにより、放熱板15の放熱効果を向上させ
る機能を有している。
【0018】また、16はエポキシ樹脂などからなりパッ
ケージ部を構成する封止樹脂で、この封止樹脂16により
樹脂封止部17に配置されている半導体素子やリード13の
一部がモールドされる。封止樹脂16によるモールド後、
リードフレーム11が点線で示すリードフレーム孔部14お
よびリード13の連結部18の手前に位置する切断部19で切
断されて、リード13と放熱板15の封止樹脂16から突出し
ている部分がリードフレーム11の隣接部位より切り離さ
れる。そして、封止樹脂16から突出している放熱板15を
封止樹脂16の上方に断面コ字状に折曲して、図1に示す
ような半導体装置が得られる。
【0019】このように構成されている本発明の半導体
装置10においては、放熱板15がアイランド12と一体的に
形成されているので、半導体素子から発生した熱はアイ
ランド12を介して放熱板15から効率よく外部に放熱され
る。
【0020】次に、上記構成の半導体装置10の製造方法
について説明する。
【0021】アイランド12、リード13、および放熱板15
が一体的に形成されているリードフレーム11のアイラン
ド12上に半導体素子を装着し、装着された半導体素子と
リード13をワイヤボンディングによって電気的に接続す
る。ワイヤボンディング後、エポキシ樹脂などの封止樹
脂16で樹脂封止部17に位置する半導体素子やリード5の
一部をトランスファ・モールド成形法によって封止する
ことにより、樹脂封止工程が終了する。
【0022】樹脂封止工程の終了後、リードフレーム11
が切断部19で切断されて、リード13と放熱板15の封止樹
脂16から突出している部分がリードフレーム11の隣接部
位より切り離される。
【0023】リードフレーム11の切断工程後、封止樹脂
16外に延出しているリード13が封止樹脂16の下方に、ま
た放熱板15が封止樹脂16の上方に断面コ字状にそれぞれ
折曲され、放熱板15が放熱を行なう形状となる。このリ
ード13と放熱板15の折曲工程が完了すると、半導体装置
10の製造工程が完了する。
【0024】上記した本発明の半導体装置10の製造工程
においては、放熱板15がアイランド12から延出して一体
的に形成されているので、リードフレーム11の切断工程
が終了した時点で放熱板15となるアイランド12から延出
してリードがリードフレーム11から切り離されることに
より、特別に放熱板15を設ける工程を追加することな
く、容易に放熱板15を備えた半導体装置10を製造するこ
とが可能となる。
【0025】なお、上記実施例では封止樹脂16をエポキ
シ樹脂としたが、これに限ることはなく、他の樹脂やセ
ラミック封止材でもよく、同様の作用効果が得られる。
【0026】また、上記実施例では放熱板15を封止樹脂
16の上方に断面コ字状に折曲するようにしたが、これに
限ることはなく、要は、封止樹脂16の上方に折曲して放
熱作用が得られ、かつ半導体装置10の実装面積を小さく
するものであれば、どのような形状に折曲してもよい。
【0027】また、本発明は上記実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲で種々変形
可能であることは勿論である。
【0028】
【発明の効果】以上詳述したように、本発明の半導体装
置によれば、放熱板がアイランドからパッケージ部外に
延出していることにより、半導体素子から発生した熱を
効率よく外部に放熱することができる。
【0029】また、本発明の半導体装置の製造方法によ
れば、アイランド、リード、および放熱板が一体的に形
成されているリードフレームを切断してパッケージ部か
ら突出している放熱板を隣接している部位より切り離す
ことにより、放熱板を設ける工程を特別に追加すること
なく、容易に放熱板を具備する半導体装置を製造するこ
とができる。
【図面の簡単な説明】
【図1】本発明の一実施例の半導体装置を示す図で、図
1(a)は正面図および図1(b)は側面図である。
【図2】本発明の一実施例の半導体装置のリードフレー
ムの平面図である。
【図3】従来の半導体装置を示す図で、図3(a)は断
面図および図3(b)は側面図である。
【図4】従来の半導体装置のリードフレームの平面図で
ある。
【符号の説明】
10…半導体装置 11…リードフレーム 12…アイランド 13…リード 15…放熱板 16…封止樹脂(パッケージ部)

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子と、この半導体素子が装着さ
    れるアイランドと、上記半導体素子に電気的に接続され
    た複数のリードと、上記半導体素子および上記リードの
    一部を封止するパッケージ部と、上記アイランドから上
    記パッケージ部外に延出されるとともに上方にコの字状
    に折曲された放熱板とを具備したことを特徴とする半導
    体装置。
  2. 【請求項2】 パッケージ部は樹脂封止部からなること
    を特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 パッケージ部はセラミック封止部からな
    ることを特徴とする請求項1記載の半導体装置。
  4. 【請求項4】 半導体素子と、この半導体素子が装着さ
    れるアイランドと、上記半導体素子に電気的に接続され
    た複数のリードと、上記半導体素子および上記リードの
    一部を封止するパッケージ部と、上記アイランドから上
    記パッケージ部外に延出されるとともに上方にコの字状
    に折曲された放熱板とを具備する半導体装置の製造方法
    において、上記アイランド、上記リード、および上記放
    熱板が一体的に形成され且つ上記アイランドに上記半導
    体素子が装着されているリードフレームに対し上記半導
    体素子および上記リードと上記放熱板の一部を上記パッ
    ケージ部により封止する封止工程と、上記リードフレー
    ムを切断し上記パッケージ部から突出している上記リー
    ドと上記放熱板を隣接部位より切り離す切断工程と、こ
    の切断工程後に上記パッケージ部外に延出している上記
    放熱板を上記パッケージ部の上方にコの字状に折曲する
    折曲工程とからなることを特徴とする半導体装置の製造
    方法。
  5. 【請求項5】 封止工程にてはパッケージ部を樹脂成形
    により形成することを特徴とする請求項4記載の半導体
    装置の製造方法。
  6. 【請求項6】 樹脂成形はトランスファ・モールド成形
    であることを特徴とする請求項5記載の半導体装置の製
    造方法。
JP5279131A 1993-11-09 1993-11-09 半導体装置とその製造方法 Pending JPH07130932A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5279131A JPH07130932A (ja) 1993-11-09 1993-11-09 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5279131A JPH07130932A (ja) 1993-11-09 1993-11-09 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH07130932A true JPH07130932A (ja) 1995-05-19

Family

ID=17606871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5279131A Pending JPH07130932A (ja) 1993-11-09 1993-11-09 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH07130932A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139444A (ja) * 1995-11-13 1997-05-27 Yamaha Corp 樹脂封止型半導体装置
WO1998013866A1 (de) * 1996-09-24 1998-04-02 Siemens Aktiengesellschaft Anschlussrahmen für ein mikroelektronisches bauteil, verfahren zu dessen herstellung und den anschlussrahmen umfassendes mikroelektronisches bauteil
JP2008181983A (ja) * 2007-01-24 2008-08-07 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームおよびそれを用いた半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139444A (ja) * 1995-11-13 1997-05-27 Yamaha Corp 樹脂封止型半導体装置
WO1998013866A1 (de) * 1996-09-24 1998-04-02 Siemens Aktiengesellschaft Anschlussrahmen für ein mikroelektronisches bauteil, verfahren zu dessen herstellung und den anschlussrahmen umfassendes mikroelektronisches bauteil
JP2008181983A (ja) * 2007-01-24 2008-08-07 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームおよびそれを用いた半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6873041B1 (en) Power semiconductor package with strap
US6764880B2 (en) Semiconductor package and fabricating method thereof
US6566164B1 (en) Exposed copper strap in a semiconductor package
JP5442368B2 (ja) 直付リード線を備えるicチップパッケージ
JP2708320B2 (ja) マルチチップ型半導体装置及びその製造方法
US8105876B2 (en) Leadframe for leadless package, structure and manufacturing method using the same
US8994161B2 (en) Semiconductor device package and methods for producing same
JP2011097090A (ja) ドレインクリップを備えた半導体ダイパッケージ
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
US6713864B1 (en) Semiconductor package for enhancing heat dissipation
JP2008085002A (ja) 半導体装置およびその製造方法
US8288863B2 (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
US20200098670A1 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
US20080185698A1 (en) Semiconductor package structure and carrier structure
US6160311A (en) Enhanced heat dissipating chip scale package method and devices
JPH07130932A (ja) 半導体装置とその製造方法
JP4207791B2 (ja) 半導体装置
JP2002076234A (ja) 樹脂封止型半導体装置
JPH09213871A (ja) 半導体装置
KR100233860B1 (ko) 반도체 패키지 및 그 제조방법
JPH07106469A (ja) 半導体装置とその製造方法
KR20050051806A (ko) 방열특성이 개선된 반도체 패키지 및 그 제조방법
JP2002064174A (ja) 半導体装置及びその製造方法
JP3058142B2 (ja) 半導体装置とその製造方法
JPH11163229A (ja) 半導体装置およびその製造方法