JPH1012788A - 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム - Google Patents

半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム

Info

Publication number
JPH1012788A
JPH1012788A JP16568896A JP16568896A JPH1012788A JP H1012788 A JPH1012788 A JP H1012788A JP 16568896 A JP16568896 A JP 16568896A JP 16568896 A JP16568896 A JP 16568896A JP H1012788 A JPH1012788 A JP H1012788A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
heat sink
tab
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16568896A
Other languages
English (en)
Inventor
和弘 ▲吉▼田
Kazuhiro Yoshida
Kazuho Inao
寿穂 稲生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP16568896A priority Critical patent/JPH1012788A/ja
Publication of JPH1012788A publication Critical patent/JPH1012788A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 放熱効果が良好で、かつ経済性、信頼性にも
優れた半導体装置を提供することを目的とする。 【解決手段】 タブのほぼ中央部に角孔が設けられたリ
ードフレームと、リードフレーム底面から前記角孔に嵌
合された放熱板と、前記放熱板上面に搭載された半導体
チップと、前記半導体チップに形成されたボンディング
パッドと前記ボンディングパッド近傍に延びる前記リー
ドフレームのインナーリードとを接続するボンディング
ワイヤとを備え、前記リードフレーム、前記放熱板、前
記半導体チップおよび前記ボンディングワイヤとを樹脂
封止する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、放熱板を備えた半
導体装置およびその製造方法およびその半導体装置に用
いるリードフレームに関する。
【0002】
【従来の技術】半導体装置の中に搭載される半導体チッ
プの中にはパワー用ICを初め、高集積化に伴い数ワッ
ト程度の熱を発生するものがある。こうした半導体チッ
プに発生する熱を放熱する手段として、放熱板を備えた
半導体装置が知られている。
【0003】従来、放熱板を備えた半導体装置は、例え
ば図6、図7に示すような構造のものが用いられてい
る。
【0004】図6は、リードフレーム2のタブ3の底面
に銀ペースト10などの導電性接着剤により放熱板6を
接着し、タブ3の上面に半導体チップ7を搭載し、樹脂
封止してなるものである。
【0005】図7は、リードフレーム2のタブ3を省略
し、インナーリード4の底面にポリイミドフィルム11
などの絶縁フィルムにより放熱板6を接着し、リードフ
レーム2の上面に現れた放熱板6の上面に直接、半導体
チップ7を搭載し、樹脂封止してなるものである。
【0006】また、このほかにもリードフレームと放熱
板をかしめて取り付けるといった構造のものが知られて
いる。
【0007】
【発明が解決しようとする課題】図6に示すような構造
の半導体装置は、半導体チップに発生する熱を、タブを
介してタブの底面に接着された放熱板を通じて放熱して
いるため放熱性が悪く十分な放熱効果が得られない。
【0008】図7に示すような構造の半導体装置は、放
熱板に直接、半導体チップを搭載しているため、放熱性
には問題ないが、放熱板とインナーリードとを接着する
ポリイミドフィルム等の絶縁フィルム自体が高価である
ため、半導体装置のコストが高くなってしまう。また、
ポリイミドフィルムを用いてインナーリードの底面に放
熱板を接着するには、ポリイミドフィルム両面に形成さ
れた熱可塑性接着剤層を熱圧着することにより溶融して
接着しているが、この熱圧着時にポリイミドフィルム内
部に吸収された水分が気泡となって発生し、インナーリ
ードが変形したり、半導体チップに悪影響を及ぼすなど
パッケージの信頼性が低下することがある。
【0009】また、上記2つの場合は共に放熱板の接着
には、リフロー炉や加熱ヒータなどの設備が必要とな
り、製造工程が複雑化してコストが高くなるだけでな
く、例えば200〜400℃というような高温で加熱す
るため、リードフレームと放熱板との熱膨張係数の違い
から両者の間の熱膨張差が大きくなり、リードフレーム
全体の形状に反りや変形などが生じることがある。
【0010】また、リードフレームに放熱板をかしめて
取り付けるといった構造のものは、リードフレームと放
熱板とのかしめ用リードが必要になるため、リードフレ
ームの設計上大きな制約を受けることになり例えばQF
Pタイプなどのリードフレームには用いることができな
い。
【0011】本発明は上記問題点を解決するためのもの
であり、その目的は、放熱効果が良好で、信頼性、経済
性にも優れた半導体装置およびその製造方法およびその
半導体装置に用いるリードフレームを提供することにあ
る。
【0012】
【課題を解決するための手段】本発明の半導体装置は、
タブのほぼ中央部に孔部が設けられたリードフレーム
と、孔部に嵌合された放熱板と、前記放熱板の上面に搭
載された前記半導体チップと、半導体チップに形成され
たボンディングパッドと前記ボンディングパッドの近傍
に延在するリードフレームのインナーリードとを接続す
るボンディングワイヤとを備え、前記リードフレーム、
前記放熱板、前記半導体チップおよび前記ボンディング
ワイヤとを一体樹脂封止してなるものである。
【0013】この本発明によれば、放熱効果が良好で、
信頼性、経済性にも優れた半導体装置を提供することが
できる。
【0014】また本発明は、プレス手段またはエッチン
グ手段により前記リードフレームのタブのほぼ中央部に
タブの外周枠を残して孔部を設け、この孔部に前記放熱
板を挿入し、前記放熱板の上面及び下面からパンチで叩
いて前記孔部に前記放熱板を圧着する半導体装置の製造
方法である。この発明によれば、経済的な半導体装置の
製造方法を提供することができる。
【0015】また本発明は、リードフレームのタブのほ
ぼ中央部にタブの外周枠を残して孔部を設け、外周枠は
吊りリードによってリードフレーム本体に接続されてい
るリードフレームである。
【0016】
【発明の実施の形態】本発明の請求項1に記載の発明
は、タブのほぼ中央部に孔部が形成されたリードフレー
ムと、前記孔部に嵌合された放熱板と、放熱板の上面に
搭載された半導体チップと、半導体チップに形成された
ボンディングパッドと前記ボンディングパッドの近傍に
延在する前記リードフレームのインナーリードとを接続
するボンディングワイヤとを備え、前記リードフレー
ム、放熱板、半導体チップおよびボンディングワイヤと
を一体樹脂封止してなるものである。これによれば、放
熱板の上面に直接、半導体チップを搭載できるため、タ
ブを介して放熱する構造のものに比べて優れた放熱効果
を得ることができる。
【0017】また、タブと放熱板の接合にたとえばポリ
イミドフィルムなどの絶縁フィルムを必要としないた
め、パッケージのコストを低減することができる。
【0018】また、ポリイミドフィルムから気泡が発生
するといった不都合も起こらない。また、リードフレー
ムに放熱板を機械的に接合した構造であるため、加熱ヒ
ータなどで高温加熱する必要もなく、リードフレームと
放熱板の熱膨張差によって生じるリードフレームの反り
や変形といった不都合を解消することができる。
【0019】さらに、リードフレームに設けた孔部に放
熱板を嵌合するといった構造であるため、半導体装置の
簡略化が図れる。
【0020】本発明の請求項2に記載の発明は、放熱板
が、上段、中段、および下段を有する階段状からなり、
前記上段はリードフレームに設けられた孔部に嵌合さ
れ、前記中段はリードフレームの外周枠を当接させるた
めに用意される。放熱板の上段をリードフレームの孔部
に嵌合すると、放熱板の上段の上面がリードフレームの
上面に現れ、放熱板の中段がリードフレームの外周枠に
あてがわれて、放熱板の嵌合位置の高さを規制できる。
また、この中段の高さh2に相当する分だけ、インナー
リードと下段との間に空間をもたせることができるた
め、インナーリードと放熱板が接触することがない。
【0021】本発明の請求項3に記載の発明は、放熱板
の底面は樹脂封止されずに半導体装置の外面に露出し、
かつ半導体装置の底面よりも内側に入り込んで形成され
ているものである。これによれば、放熱板の底面が外面
に露出しているため、さらに放熱効果を高めることがで
きる。しかも、放熱板の底面は半導体装置の底面よりも
内側に入り込んで形成されているため、半導体装置を回
路基板に実装しても放熱板が直接、回路基板に接触する
ことがない。
【0022】本発明の請求項4に記載の発明は、プレス
手段またはエッチング手段によってリードフレームのタ
ブのほぼ中央部に外周枠を残して孔部を設け、この孔部
に前記放熱板を挿入し、放熱板の上面及び下面からパン
チで叩いて孔部に放熱板を圧着するものである。これに
よれば、金型内でパンチで叩くことにより、放熱板をリ
ードフレームに機械的に接合できるため、リフロー炉や
加熱ヒータといった設備が必要なく、製造工程も簡略化
でき、半導体装置のコストを低減することができる。
【0023】本発明の請求項5に記載の発明は、リード
フレームのタブのほぼ中央部にタブの外周枠を残して孔
部を設け、吊りリードによってリードフレーム本体に接
続されたリードフレームである。これによって、外周枠
の内側に放熱板の上段部分の嵌合を容易にする。
【0024】(実施の形態1)図1は本発明の一実施の
形態を示すパワーIC用の半導体装置の断面図である。
【0025】リードフレーム2のタブの中央部には外周
枠32に囲まれた角孔31(図示せず)を設け、この角
孔31に放熱板6の上段61が嵌合されている。リード
フレーム2の上面と同一面上に現れた放熱板6の上段6
1の上面には、半導体チップ7が搭載されている。
【0026】すなわち、放熱板6上に直接半導体チップ
7が固着されている。そして、半導体チップ7上に形成
されたボンディングパッド(図示せず)とインナーリー
ド4の所定部分とは、ボンディングワイヤ8、8により
接続されている。そして、リードフレーム2、放熱板
6、半導体チップ7、およびボンディングワイヤ8が一
体樹脂封止され、半導体装置1を構成している。
【0027】図2は、QFPタイプのパッケージに用い
るリードフレームを示す上面図である。
【0028】リードフレーム2は材料が銅からなり、そ
の板厚は約0.25mmである。そのほぼ中央部には、
約4.0mm正方の角孔31が設けられている。角孔3
1は吊りリード22によってリードフレーム本体20と
一体形成された外周枠32の内側に形成され、その部分
はリードフレーム2のタブを貫通して打ち抜いた空洞部
分である。
【0029】図3は、角孔31に嵌合される放熱板を示
す斜視図である。放熱板6は、材質が無酸素銅からな
り、中心部から2辺方向すなわち、図を正規にみて、左
側と右側方向にそれぞれ3つの段を形成した。これらの
段の上段61の上面の外周は、角孔31の大きさよりも
0.01〜0.03mm程度小さく形成され、角孔31
に放熱板6が十分嵌合されるように設定されている。上
段61の高さh1は、リードフレーム2の板厚とほぼ同
じ0.25mmに選ばれており、これによって、タブの
角孔31に放熱板を嵌合すると、タブ上面と放熱板の上
段61の上面とがほぼ同一平面上に置かれる。
【0030】放熱板6の中段62の大きさは、タブの外
周枠32の幅とほぼ同一寸法に選ばれ、放熱板6の上段
61をリードフレーム2の角孔31に嵌合した際に、タ
ブの外周枠32の底面に放熱板6の中段62の上面が当
接するように設定されている。
【0031】放熱板6の下段63は、リードフレーム2
に放熱板6を嵌合した際に、インナーリード4と放熱板
6の下段63の間に中段62の高さh2だけの距離を保
って配置される。このh2の高さは、インナーリード4
と放熱板6の下段63とを樹脂9で絶縁するだけの大き
さだけでよい。たとえば、0.2〜0.3mm程度の距
離でよい。これによって、十分な放熱効果が奏される。
【0032】次に、本発明の半導体装置の製造方法につ
いて、図4および図1〜図3を用いて説明する。
【0033】まず、図4(a)は、図2に示した帯状材
料のリードフレーム本体20に所定のパターンを有する
リードフレーム2が形成される前の工程を示す。すなわ
ち、帯状のリードフレームの所定領域に、タブ、インナ
ーリード、アウターリードなどを打ち抜く工程を示して
いる。その後、図4(b)に示したように、リードフレ
ーム2のタブのほぼ中央部に角孔31を打ち抜く。角孔
31の打ち抜きは前記インナーリードと同時に打ち抜い
てもよい。次いで、図4(c)、(d)に示したように
自動機によりダイパッドの角孔31に放熱板6の上段6
1を嵌合(挿入)し、この放熱板6の上下方向からパン
チで叩いて圧着する。その後、図4(e)〜(g)に示
したように、ダイボンディング、ワイヤボンディング、
モールディング工程などを経て、半導体装置を製造す
る。
【0034】上記は、パワーIC用半導体パッケージを
例に挙げて説明したが、これに限ることなく、例えば、
数W程度の熱を発生する半導体チップに対して効果的に
放熱効果を得ることができる。
【0035】また、リードフレームについても、QFP
タイプのものを例示したが、SIP、DIP、SOPタ
イプなどいずれのタイプのリードフレームにも用いるこ
とができる。
【0036】放熱板の形状についても、二辺方向に段差
を有する形状としたが、四辺方向に段差を有する形状と
することもできる。
【0037】(実施の形態2)図5は、本発明の他の実
施の形態を示す半導体装置の断面図である。
【0038】放熱板6の底面は樹脂封止されずに半導体
装置1の外面に露出した構造となっているため、さらに
大きな放熱効果を得ることができる。
【0039】また、放熱板6の底面は、半導体装置1の
底面よりも入り込んで形成されているため、回路基板な
どに実装しても放熱板6が基板上に接触することがな
い。
【0040】
【発明の効果】以上のように本発明によれば、放熱板に
直接、半導体チップを搭載しているため、優れた放熱効
果を得ることができる。
【0041】また、放熱板を機械的にリードフレームに
接合した構造であるため、放熱板をリードフレームに接
合する際、高温加熱する必要がなく、パッケージの信頼
性を良好に保つことができる。
【0042】また、放熱板とリードフレームを接着する
接着剤や加熱ヒータなどの設備が不要であるため、半導
体装置のコストを低減することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す半導体装置の断面
【図2】本発明の一実施の形態を示すリードフレームの
上面図
【図3】本発明の一実施の形態を示す放熱板の斜視図
【図4】本発明の一実施の形態を示す半導体装置の製造
工程図
【図5】本発明の他の実施の形態を示す半導体装置の断
面図
【図6】従来の半導体装置を示す断面図
【図7】従来の他の半導体装置を示す断面図
【符号の説明】
1 半導体装置 2 リードフレーム 3 タブ 4 インナーリード 5 アウターリード 6 放熱板 7 半導体チップ 8 ボンディングワイヤ 9 樹脂 10 銀ペースト 11 ポリイミドフィルム 20 リードフレーム本体 22 吊りリード 31 角孔 32 外周枠 61 放熱板の上段 62 放熱板の中段 63 放熱板の下段

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 タブのほぼ中央部に孔部が設けられたリ
    ードフレームと、前記孔部に嵌合された放熱板と、前記
    放熱板の上面に搭載された半導体チップと、前記半導体
    チップに形成されたボンディングパッドと前記ボンディ
    ングパッドの近傍に延在する前記リードフレームのイン
    ナーリードとを接続するボンディングワイヤとを備え、
    前記リードフレーム、前記放熱板、前記半導体チップお
    よび前記ボンディングワイヤとを一体樹脂封止してなる
    ことを特徴とする半導体装置。
  2. 【請求項2】 前記放熱板は、上段、中段および下段か
    らなる階段状を有し、前記上段の大きさは前記リードフ
    レームの孔部の大きさとほぼ同じであることを特徴とす
    る請求項1記載の半導体装置。
  3. 【請求項3】 前記放熱板の下段の底面部は樹脂封止さ
    れずに前記半導体装置の外面に露出し、かつ前記半導体
    装置の底面よりも内側に入り込んでいることを特徴とす
    る請求項1記載の半導体装置。
  4. 【請求項4】 プレス手段またはエッチング手段により
    前記リードフレームのタブのほぼ中央部にタブの外周枠
    を残して孔部を設け、この孔部に前記放熱板を挿入し、
    前記放熱板の上面及び下面からパンチで叩いて前記孔部
    に前記放熱板を圧着することを特徴とする半導体装置の
    製造方法。
  5. 【請求項5】 リードフレームのタブのほぼ中央部にタ
    ブの外周枠を残して孔部を設け、前記外周枠は吊りリー
    ドによってリードフレーム本体に接続されていることを
    特徴とするリードフレーム。
JP16568896A 1996-06-26 1996-06-26 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム Pending JPH1012788A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16568896A JPH1012788A (ja) 1996-06-26 1996-06-26 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16568896A JPH1012788A (ja) 1996-06-26 1996-06-26 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム

Publications (1)

Publication Number Publication Date
JPH1012788A true JPH1012788A (ja) 1998-01-16

Family

ID=15817160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16568896A Pending JPH1012788A (ja) 1996-06-26 1996-06-26 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム

Country Status (1)

Country Link
JP (1) JPH1012788A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006502568A (ja) * 2002-10-07 2006-01-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス及びそれを製造する方法
JP2007165458A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd リードフレームとその製造方法
US7245004B2 (en) 2003-05-20 2007-07-17 Rohm Co., Ltd. Semiconductor device
CN100413043C (zh) * 2003-08-29 2008-08-20 株式会社瑞萨科技 半导体器件的制造方法
JP2009135515A (ja) * 2009-01-29 2009-06-18 Mitsubishi Electric Corp 半導体装置
US7910946B2 (en) 2005-12-12 2011-03-22 Nichia Corporation Light emitting apparatus and semiconductor apparatus, and method for manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006502568A (ja) * 2002-10-07 2006-01-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス及びそれを製造する方法
US7245004B2 (en) 2003-05-20 2007-07-17 Rohm Co., Ltd. Semiconductor device
CN100413043C (zh) * 2003-08-29 2008-08-20 株式会社瑞萨科技 半导体器件的制造方法
JP2007165458A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd リードフレームとその製造方法
US7910946B2 (en) 2005-12-12 2011-03-22 Nichia Corporation Light emitting apparatus and semiconductor apparatus, and method for manufacturing the same
JP2009135515A (ja) * 2009-01-29 2009-06-18 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
JP3526788B2 (ja) 半導体装置の製造方法
CN100490140C (zh) 双规引线框
US6518654B1 (en) Packages for semiconductor die
US7122401B2 (en) Area array type semiconductor package fabrication method
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
EP1119038A2 (en) Method of producing a semiconductor device
US5309322A (en) Leadframe strip for semiconductor packages and method
US7551455B2 (en) Package structure
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
US6184575B1 (en) Ultra-thin composite package for integrated circuits
JP3066801B2 (ja) 超高集積回路のパッケ―ジングされた半導体製品及びその製造方法
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
JP2708309B2 (ja) マルチチップ型半導体装置
JPH1012788A (ja) 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム
US20070290303A1 (en) Dual leadframe semiconductor device package
JP2905609B2 (ja) 樹脂封止型半導体装置
EP0436126A2 (en) Resin-encapsulated semiconductor device
JP2690248B2 (ja) 表面実装型半導体装置
JP2003078101A (ja) 半導体装置とそれに用いられるリードフレームとその製造方法
JP2713141B2 (ja) 半導体装置
JP2954112B2 (ja) Bga型半導体装置及びその製造方法
JP3686267B2 (ja) 半導体装置の製造方法
JP2665170B2 (ja) 半導体装置
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法