JP2003078101A - 半導体装置とそれに用いられるリードフレームとその製造方法 - Google Patents
半導体装置とそれに用いられるリードフレームとその製造方法Info
- Publication number
- JP2003078101A JP2003078101A JP2001269996A JP2001269996A JP2003078101A JP 2003078101 A JP2003078101 A JP 2003078101A JP 2001269996 A JP2001269996 A JP 2001269996A JP 2001269996 A JP2001269996 A JP 2001269996A JP 2003078101 A JP2003078101 A JP 2003078101A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- lead frame
- semiconductor device
- lead
- pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】
【課題】 熱抵抗を低減した半導体装置を提供する。
【解決手段】 タブに搭載された一または複数の半導体
チップと、該タブの四辺の各辺に形成された複数のリー
ドと、前記一または複数の半導体チップの外部電極とリ
ードとを電気的に接続し、前記半導体チップと各リード
と前記電気的接続部とを樹脂で封止した半導体装置にお
いて、前記タブの板厚を、前記リードの板厚より厚くす
る。
チップと、該タブの四辺の各辺に形成された複数のリー
ドと、前記一または複数の半導体チップの外部電極とリ
ードとを電気的に接続し、前記半導体チップと各リード
と前記電気的接続部とを樹脂で封止した半導体装置にお
いて、前記タブの板厚を、前記リードの板厚より厚くす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とそれ
に用いられるリードフレームとその製造方法に関し、特
に、表面実装型樹脂封止パッケージを備えている半導体
装置の放熱効率を向上させる技術に適用して有効な技術
に関するもので、例えば、パワー表面実装型半導体装置
用ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇ
ｅ）、ＨＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃ
ｋａｇｅ ｗｉｔｈ Ｈｅａｔ Ｓｉｎｋ）、ＱＦＰ
（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＨＱＦＰ
（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ ｗｉｔｈ Ｈ
ｅａｔ Ｓｉｎｋ）などの放熱パッケージに適用して有
効な技術に関するものである。
に用いられるリードフレームとその製造方法に関し、特
に、表面実装型樹脂封止パッケージを備えている半導体
装置の放熱効率を向上させる技術に適用して有効な技術
に関するもので、例えば、パワー表面実装型半導体装置
用ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇ
ｅ）、ＨＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃ
ｋａｇｅ ｗｉｔｈ Ｈｅａｔ Ｓｉｎｋ）、ＱＦＰ
（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＨＱＦＰ
（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ ｗｉｔｈ Ｈ
ｅａｔ Ｓｉｎｋ）などの放熱パッケージに適用して有
効な技術に関するものである。
【０００２】
【従来の技術】従来の表面実装型樹脂封止パッケージを
備えている半導体装置において、信号処理ＩＣなど一般
のＱＦＰ型半導体装置はパッケージ表面及び信号リード
から放熱を行っている。しかし、マイコン及びドライバ
ーＩＣ、例えば自動車用ＩＣ、ＰＣのＨＤのモータ用Ｉ
Ｃ、家電・ＰＣ・自動車電源用のＩＣ等のパワーを必要
とするＱＦＰ型半導体装置（以下、パワーＱＦＰ型半導
体装置と呼ぶ）においては、上記の放熱だけでは不十分
であり、半導体チップ（以下、ペレットと呼ぶ）の回路
素子上で発生した熱を基板へ伝導し放熱させる必要があ
る。そのため、タブのペレットボンディング主面と反対
側の主面（以下、下面とする。）を樹脂封止体の下面か
ら露出させることが行われている。しかし、タブの下面
を樹脂封止体の下面において露出させると、樹脂封止体
の樹脂の一部がタブの下面に回り込んでしまうため、封
止不良や外観不良等が発生し、歩留まりが低下してしま
うという問題がある。
備えている半導体装置において、信号処理ＩＣなど一般
のＱＦＰ型半導体装置はパッケージ表面及び信号リード
から放熱を行っている。しかし、マイコン及びドライバ
ーＩＣ、例えば自動車用ＩＣ、ＰＣのＨＤのモータ用Ｉ
Ｃ、家電・ＰＣ・自動車電源用のＩＣ等のパワーを必要
とするＱＦＰ型半導体装置（以下、パワーＱＦＰ型半導
体装置と呼ぶ）においては、上記の放熱だけでは不十分
であり、半導体チップ（以下、ペレットと呼ぶ）の回路
素子上で発生した熱を基板へ伝導し放熱させる必要があ
る。そのため、タブのペレットボンディング主面と反対
側の主面（以下、下面とする。）を樹脂封止体の下面か
ら露出させることが行われている。しかし、タブの下面
を樹脂封止体の下面において露出させると、樹脂封止体
の樹脂の一部がタブの下面に回り込んでしまうため、封
止不良や外観不良等が発生し、歩留まりが低下してしま
うという問題がある。
【０００３】前記の問題点の対策として、特開平１１−
２６０９７５号公報に開示される技術では、タブに連結
された放熱板に、押さえ部を切り起こして成形してお
き、樹脂封止体の成形に際して、押さえ部がキャビティ
ーの天井面を押すようにすることで、タブをキャビティ
ーの底面に押し付けるようにし、タブの下面を樹脂封止
体の下面に露出させるようにしている。そうすること
で、タブの下面を樹脂封止体の下面から露出させ、半導
体装置の放熱効率を向上させることを可能としている。
２６０９７５号公報に開示される技術では、タブに連結
された放熱板に、押さえ部を切り起こして成形してお
き、樹脂封止体の成形に際して、押さえ部がキャビティ
ーの天井面を押すようにすることで、タブをキャビティ
ーの底面に押し付けるようにし、タブの下面を樹脂封止
体の下面に露出させるようにしている。そうすること
で、タブの下面を樹脂封止体の下面から露出させ、半導
体装置の放熱効率を向上させることを可能としている。
【０００４】また、特開平９−３１２３７２号公報に開
示される技術では、多連リードフレームと多連ヒートシ
ンク組立体を準備し、各リードフレームに、リード群保
持枠にコ字形状の舌片を形成し、該舌片をヒートシンク
保持枠に形成された段差部の透孔にかしめ加工により結
合するようにしている。そうすることで、リードフレー
ムが多連ヒートシンク組立体に結合されるため、以後の
組立て作業でリードフレームがヒートシンクの重量によ
って変形するのを防いでいる。また、高価な接着テープ
の使用を省き、コスト低減を図っている。
示される技術では、多連リードフレームと多連ヒートシ
ンク組立体を準備し、各リードフレームに、リード群保
持枠にコ字形状の舌片を形成し、該舌片をヒートシンク
保持枠に形成された段差部の透孔にかしめ加工により結
合するようにしている。そうすることで、リードフレー
ムが多連ヒートシンク組立体に結合されるため、以後の
組立て作業でリードフレームがヒートシンクの重量によ
って変形するのを防いでいる。また、高価な接着テープ
の使用を省き、コスト低減を図っている。
【０００５】
【発明が解決しようとする課題】本発明者は、前記従来
技術を検討した結果、以下の問題点を見いだした。タブ
の下面を樹脂封止体の下面から露出させる構造の半導体
装置において、リードとタブは直結しており、同一のリ
ードフレームに形成される（一枚板構造と呼ぶ）。した
がって、リードとタブの板厚は等しい。
技術を検討した結果、以下の問題点を見いだした。タブ
の下面を樹脂封止体の下面から露出させる構造の半導体
装置において、リードとタブは直結しており、同一のリ
ードフレームに形成される（一枚板構造と呼ぶ）。した
がって、リードとタブの板厚は等しい。
【０００６】樹脂封止後に、熱処理例えばリフローなど
を行った場合、前記タブでは熱変形応力に対しての剛性
が弱いため、変形し、その結果ペレットとタブの接着層
に垂直応力が加わる。そのため、タブと接着層間に亀裂
が発生し、最悪の場合剥離してしまう場合がある。
を行った場合、前記タブでは熱変形応力に対しての剛性
が弱いため、変形し、その結果ペレットとタブの接着層
に垂直応力が加わる。そのため、タブと接着層間に亀裂
が発生し、最悪の場合剥離してしまう場合がある。
【０００７】また、熱変形時にタブと接着層間にエアー
が入り込み、放熱経路が遮断されるため著しく熱抵抗が
増加する。
が入り込み、放熱経路が遮断されるため著しく熱抵抗が
増加する。
【０００８】また、熱処理により、ペレット、タブ、樹
脂は変形するが、常温に戻る段階で、珪素と銅と樹脂の
熱膨張係数の差により、銅は元の形状に戻るのに対し珪
素、樹脂は戻らないため、ペレットの裏面に引張り応力
が発生し、ペレットクラックが発生する問題がある。
脂は変形するが、常温に戻る段階で、珪素と銅と樹脂の
熱膨張係数の差により、銅は元の形状に戻るのに対し珪
素、樹脂は戻らないため、ペレットの裏面に引張り応力
が発生し、ペレットクラックが発生する問題がある。
【０００９】また、ヒートシンクを直接ペレットにボン
ディングする構造の半導体装置においては、熱伝導性の
良好な材料により、ヒートシンクを別途設ける必要があ
り、製造コストの増加および製造工程が複雑になる問題
がある。
ディングする構造の半導体装置においては、熱伝導性の
良好な材料により、ヒートシンクを別途設ける必要があ
り、製造コストの増加および製造工程が複雑になる問題
がある。
【００１０】本発明の目的は、タブと接着層間の亀裂及
び剥離を防止できる半導体装置を提供することである。
び剥離を防止できる半導体装置を提供することである。
【００１１】本発明の他の目的は、熱抵抗を低減した半
導体装置を提供することである。
導体装置を提供することである。
【００１２】本発明の他の目的は、ペレットクラックの
発生を防止できる半導体装置を提供することである。
発生を防止できる半導体装置を提供することである。
【００１３】本発明の他の目的は、放熱効率を向上させ
たタブを有する半導体装置を提供することである。
たタブを有する半導体装置を提供することである。
【００１４】本発明の他の目的は、ヒートシンクを別途
設ける必要のない半導体装置を提供することである。
設ける必要のない半導体装置を提供することである。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１７】第１の発明は、タブに搭載された一または
複数の半導体チップと、該タブの四辺の各辺に形成され
た複数のリードと、前記一または複数の半導体チップの
外部電極とリードとを電気的に接続し、前記半導体チッ
プと各リードと前記電気的接続部とを樹脂で封止した半
導体装置において、前記タブの板厚は、前記リードの板
厚より厚いことを特徴とする。
複数の半導体チップと、該タブの四辺の各辺に形成され
た複数のリードと、前記一または複数の半導体チップの
外部電極とリードとを電気的に接続し、前記半導体チッ
プと各リードと前記電気的接続部とを樹脂で封止した半
導体装置において、前記タブの板厚は、前記リードの板
厚より厚いことを特徴とする。
【００１８】第２の発明は、一または複数のタブと、該
一または複数のタブの四辺の各辺に形成されている複数
のリードを有するリードフレームにおいて、前記タブの
板厚が前記リードの板厚より厚いことを特徴とする。
一または複数のタブの四辺の各辺に形成されている複数
のリードを有するリードフレームにおいて、前記タブの
板厚が前記リードの板厚より厚いことを特徴とする。
【００１９】第３の発明は、単材または異形材の金属板
を準備し、一または複数のタブと該一または複数のタブ
の四辺の各辺に複数のリードを形成するリードフレーム
の製造方法において、単材または異形材の金属板を準備
する第１工程と、前記金属板の前記一または複数のタブ
形成領域以外の部分を薄板に加工する第２工程と、前記
第２工程で加工された前記薄板部分のタブの四辺の各辺
に複数のリードを形成する第３工程とを有することを特
徴とする。
を準備し、一または複数のタブと該一または複数のタブ
の四辺の各辺に複数のリードを形成するリードフレーム
の製造方法において、単材または異形材の金属板を準備
する第１工程と、前記金属板の前記一または複数のタブ
形成領域以外の部分を薄板に加工する第２工程と、前記
第２工程で加工された前記薄板部分のタブの四辺の各辺
に複数のリードを形成する第３工程とを有することを特
徴とする。
【００２０】第４の発明は、第３の発明に記載のリード
フレームの製造方法において、前記第２工程における一
または複数のタブ形成領域以外の部分を薄板に加工する
手段は、切削もしくはエッチングまたはスタンピングに
よることを特徴とする。
フレームの製造方法において、前記第２工程における一
または複数のタブ形成領域以外の部分を薄板に加工する
手段は、切削もしくはエッチングまたはスタンピングに
よることを特徴とする。
【００２１】本発明によれば、タブの板厚を前記リード
の板厚より厚くすることで、タブの熱変形応力に対する
剛性を向上できるため、タブと接着層間の亀裂及び剥離
を防止できる。
の板厚より厚くすることで、タブの熱変形応力に対する
剛性を向上できるため、タブと接着層間の亀裂及び剥離
を防止できる。
【００２２】また、ＱＦＰ型半導体装置において、前記
リードフレームを用いることで、タブの熱変形に対する
応力が増加するため、タブと接着層間にエアーが入り込
むことがなく、放熱経路が遮断されることがないため、
熱抵抗の増加を防止できる。
リードフレームを用いることで、タブの熱変形に対する
応力が増加するため、タブと接着層間にエアーが入り込
むことがなく、放熱経路が遮断されることがないため、
熱抵抗の増加を防止できる。
【００２３】また、タブの熱変形を防止できるためレジ
ンの変形を防止でき、ペレットクラックの発生を防止で
きる。
ンの変形を防止でき、ペレットクラックの発生を防止で
きる。
【００２４】また、タブ厚を厚くすることにより高効率
放熱を図れるため、ヒートシンクを別途設ける必要がな
くなるため、製造コストの低減が図れ、また、製造工程
が複雑になるのを防止できる。
放熱を図れるため、ヒートシンクを別途設ける必要がな
くなるため、製造コストの低減が図れ、また、製造工程
が複雑になるのを防止できる。
【００２５】以下、本発明について、図面を参照して実
施の形態（実施例）とともに詳細に説明する。なお、実
施の形態（実施例）を説明するための全図において、同
一機能を有するものは同一符号を付け、その繰り返しの
説明は省略する。
施の形態（実施例）とともに詳細に説明する。なお、実
施の形態（実施例）を説明するための全図において、同
一機能を有するものは同一符号を付け、その繰り返しの
説明は省略する。
【００２６】
【発明の実施の形態】（実施例１）本発明の実施例１を
図１及び図２を用いて説明する。図１（ａ）は本実施例
１におけるＴＱＦＰ型半導体装置の底面概略図、（ｂ）
は図１（ａ）のＡ−Ａ´で切った断面図である。図２
（ａ）はリードフレーム異形材、（ｂ）は図２（ａ）の
Ａ−Ａ´で切った断面図、（ｃ）は本実施例１のリード
フレーム材のタブ形成を説明するための図、（ｄ）は図
２（ｃ）のＢ−Ｂ´で切った断面図である。
図１及び図２を用いて説明する。図１（ａ）は本実施例
１におけるＴＱＦＰ型半導体装置の底面概略図、（ｂ）
は図１（ａ）のＡ−Ａ´で切った断面図である。図２
（ａ）はリードフレーム異形材、（ｂ）は図２（ａ）の
Ａ−Ａ´で切った断面図、（ｃ）は本実施例１のリード
フレーム材のタブ形成を説明するための図、（ｄ）は図
２（ｃ）のＢ−Ｂ´で切った断面図である。
【００２７】本実施例１のＴＱＦＰ（Ｔｈｉｎ Ｑｕａ
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型半導体装置は、図１
（ａ）及び（ｂ）に示すように、回路素子が形成された
第１ペレット１０１と、第１ペレット１０１を第１タブ
１０３にボンディングする第１接着層１０２と、第１ペ
レット１０１がボンディングされている第１タブ１０３
と、第１タブ１０３の四辺の各辺に形成された複数本の
インナーリード１０５と、第１ペレット１０１上の複数
の外部電極と各インナーリード１０５とを電気的に接続
するワイヤ１０４と、各インナーリード１０５にそれぞ
れ連結しているアウターリード１０６と、第１ペレット
１０１と第１接着層１０２と第１タブ１０３と各インナ
ーリード１０５と各ワイヤ１０４とを樹脂封止した樹脂
封止体１０７を備えている。
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型半導体装置は、図１
（ａ）及び（ｂ）に示すように、回路素子が形成された
第１ペレット１０１と、第１ペレット１０１を第１タブ
１０３にボンディングする第１接着層１０２と、第１ペ
レット１０１がボンディングされている第１タブ１０３
と、第１タブ１０３の四辺の各辺に形成された複数本の
インナーリード１０５と、第１ペレット１０１上の複数
の外部電極と各インナーリード１０５とを電気的に接続
するワイヤ１０４と、各インナーリード１０５にそれぞ
れ連結しているアウターリード１０６と、第１ペレット
１０１と第１接着層１０２と第１タブ１０３と各インナ
ーリード１０５と各ワイヤ１０４とを樹脂封止した樹脂
封止体１０７を備えている。
【００２８】樹脂封止体１０７は平面視が矩形の平盤型
状に形成されており、互いに対向する一対の主面（以
下、上面及び下面と呼ぶ）のうち下面には、図１（ａ）
に示すように、第１タブ１０３の下面が露出している。
状に形成されており、互いに対向する一対の主面（以
下、上面及び下面と呼ぶ）のうち下面には、図１（ａ）
に示すように、第１タブ１０３の下面が露出している。
【００２９】以下、本実施例１におけるＴＱＦＰ型半導
体装置の製造方法について説明する。まず、ＴＱＦＰ型
半導体装置の製造方法に用いられる多連リードフレーム
の製造方法について述べる。多連リードフレームは、複
数の単位リードフレームが横方向に二列に並設されてい
るリードフレームであり、鉄―ニッケル合金や燐青銅等
の比較的大きい機械的強度を有するばね材料からなる薄
板が用いられる。
体装置の製造方法について説明する。まず、ＴＱＦＰ型
半導体装置の製造方法に用いられる多連リードフレーム
の製造方法について述べる。多連リードフレームは、複
数の単位リードフレームが横方向に二列に並設されてい
るリードフレームであり、鉄―ニッケル合金や燐青銅等
の比較的大きい機械的強度を有するばね材料からなる薄
板が用いられる。
【００３０】まず、前記図２（ａ）および（ｂ）に示す
ように、薄板部分２０２と厚板部分２０３を有するリー
ドフレーム異形材２０１を準備する。例えば、薄板部分
２０２は０．１２５μｍ〜０．１５μｍ、厚板部分２０
３は０．３μｍである。
ように、薄板部分２０２と厚板部分２０３を有するリー
ドフレーム異形材２０１を準備する。例えば、薄板部分
２０２は０．１２５μｍ〜０．１５μｍ、厚板部分２０
３は０．３μｍである。
【００３１】前記リードフレーム異形材２０１を、打ち
抜きプレス加工またはエッチング加工により一体成形
し、図２（ｃ）および（ｄ）に示すように、リード形成
領域２０４および第１タブ１０３を有するリードフレー
ム材に加工する。例えば、リード形成領域２０４は０．
１２５μｍ〜０．１５μｍ、第１タブ１０３は０．３μ
ｍである。
抜きプレス加工またはエッチング加工により一体成形
し、図２（ｃ）および（ｄ）に示すように、リード形成
領域２０４および第１タブ１０３を有するリードフレー
ム材に加工する。例えば、リード形成領域２０４は０．
１２５μｍ〜０．１５μｍ、第１タブ１０３は０．３μ
ｍである。
【００３２】その後、前記リードフレーム異形材２０１
は、打ち抜きプレス加工またはエッチング加工による通
常の製造工程により、リードフレームに成形される。
は、打ち抜きプレス加工またはエッチング加工による通
常の製造工程により、リードフレームに成形される。
【００３３】以上により、一枚板でリード１０５、１０
６の板厚より、第１タブ１０３の板厚を厚くしたリード
フレームを製造できる。
６の板厚より、第１タブ１０３の板厚を厚くしたリード
フレームを製造できる。
【００３４】次に、半導体装置の製造方法について述べ
る。ペレット製造工程において、回路素子が形成された
第１ペレット１０１を準備する。
る。ペレット製造工程において、回路素子が形成された
第１ペレット１０１を準備する。
【００３５】次に、図1（ｂ）に示すように、第１ペッ
ト１０１を各単位リードフレームの第１タブ１０３の略
中央部に配し、第１タブ１０３と第１ペレット１０１の
間に第１接着層１０２を形成し、固着する。第１接着層
１０２としては、例えば、銀粉エポキシ、はんだ、樹脂
を用いる。
ト１０１を各単位リードフレームの第１タブ１０３の略
中央部に配し、第１タブ１０３と第１ペレット１０１の
間に第１接着層１０２を形成し、固着する。第１接着層
１０２としては、例えば、銀粉エポキシ、はんだ、樹脂
を用いる。
【００３６】次に、ワイヤボンディング作業により、図
１（ｂ）に示すように、第１タブ１０３上に固着された
第１ペレット１０１上の複数の外部電極と各インナーリ
ード１０５とをワイヤ１０４により、ボンディングす
る。
１（ｂ）に示すように、第１タブ１０３上に固着された
第１ペレット１０１上の複数の外部電極と各インナーリ
ード１０５とをワイヤ１０４により、ボンディングす
る。
【００３７】次に、前記第１ペレット１０１と各インナ
ーリード１０５を、各単位リードフレーム毎に樹脂封止
する。次に、ダムバー切断を行う。次に、アウターリー
ド１０６を例えばはんだでメッキする。
ーリード１０５を、各単位リードフレーム毎に樹脂封止
する。次に、ダムバー切断を行う。次に、アウターリー
ド１０６を例えばはんだでメッキする。
【００３８】次に、Ｔ／Ｆ（Ｔｒｉｍ ａｎｄ Ｆｏｒ
ｍｉｎｇ）工程により、アウターリード１０６を基板に
実装しやすいように成形する。次に、個々のリードフレ
ームを分離し、図１（ａ）、（ｂ）に示すＴＱＦＰ型半
導体装置を製造する。
ｍｉｎｇ）工程により、アウターリード１０６を基板に
実装しやすいように成形する。次に、個々のリードフレ
ームを分離し、図１（ａ）、（ｂ）に示すＴＱＦＰ型半
導体装置を製造する。
【００３９】上記の製造方法により、リードの板厚より
もタブの板厚が厚い半導体装置が製造できる。該半導体
装置は、熱処理例えばリフローなどを行った場合におい
て、タブが厚いため熱変形応力に対しての剛性を確保で
き、変形しない。そのため、ペレットとタブの接着層に
垂直応力が加わることはない。また、タブと接着層間に
亀裂が発生することはない。
もタブの板厚が厚い半導体装置が製造できる。該半導体
装置は、熱処理例えばリフローなどを行った場合におい
て、タブが厚いため熱変形応力に対しての剛性を確保で
き、変形しない。そのため、ペレットとタブの接着層に
垂直応力が加わることはない。また、タブと接着層間に
亀裂が発生することはない。
【００４０】また、熱変形しないため、タブと接着層間
にエアーが入り込むことはないため、放熱経路が遮断さ
れ、著しく熱抵抗が増加することはない。
にエアーが入り込むことはないため、放熱経路が遮断さ
れ、著しく熱抵抗が増加することはない。
【００４１】また、熱処理により、ペレット、タブ、樹
脂の変形がないため、ペレットクラックが発生すること
もない。
脂の変形がないため、ペレットクラックが発生すること
もない。
【００４２】また、タブの板厚が厚いため高効率に放熱
できるため、ヒートシンクを別途設ける必要もない。
できるため、ヒートシンクを別途設ける必要もない。
【００４３】（実施例２）本発明の実施例２を図３を用
いて説明する。図３（ａ）はリードフレーム単材、
（ｂ）は図３（ａ）のＡ−Ａ´で切った断面図、（ｃ）
は本実施例２のリードフレーム材のタブ形成を説明する
ための図、（ｄ）は図３（ｃ）のＢ−Ｂ´で切った断面
図である。
いて説明する。図３（ａ）はリードフレーム単材、
（ｂ）は図３（ａ）のＡ−Ａ´で切った断面図、（ｃ）
は本実施例２のリードフレーム材のタブ形成を説明する
ための図、（ｄ）は図３（ｃ）のＢ−Ｂ´で切った断面
図である。
【００４４】本実施例２のＴＱＦＰ型半導体装置は、実
施例1と同様である。ただし、最初に準備するリードフ
レーム材が異なる。
施例1と同様である。ただし、最初に準備するリードフ
レーム材が異なる。
【００４５】以下、本実施例２におけるＴＱＦＰ型半導
体装置の製造方法に用いられる多連リードフレームの製
造方法について述べる。
体装置の製造方法に用いられる多連リードフレームの製
造方法について述べる。
【００４６】図３（ａ）および（ｂ）に示すように、単
材３０１を準備する。前記単材３０１は、打ち抜きプレ
ス加工またはエッチング加工により一体成形され、図３
（ｃ）および（ｄ）に示すように、リード形成領域２０
４および第１タブ１０３を有するリードフレーム材に加
工される。
材３０１を準備する。前記単材３０１は、打ち抜きプレ
ス加工またはエッチング加工により一体成形され、図３
（ｃ）および（ｄ）に示すように、リード形成領域２０
４および第１タブ１０３を有するリードフレーム材に加
工される。
【００４７】その後、前記リードフレーム材は、打ち抜
きプレス加工またはエッチング加工による通常の製造工
程により、リードフレームに加工される。
きプレス加工またはエッチング加工による通常の製造工
程により、リードフレームに加工される。
【００４８】その後、実施例１と同様の製造方法によ
り、図１（ａ）、（ｂ）に示すＴＱＦＰ型半導体装置が
製造される。
り、図１（ａ）、（ｂ）に示すＴＱＦＰ型半導体装置が
製造される。
【００４９】上記の単材を用いて、リードフレームを成
形することで、タブの四辺の各辺に形成する複数のリー
ドの厚さを均一にできる。
形することで、タブの四辺の各辺に形成する複数のリー
ドの厚さを均一にできる。
【００５０】（実施例３）本発明の実施例３を図４及び
図５を用いて説明する。図４（ａ）は本実施例３のマル
チチップＴＱＦＰ型半導体装置の底面概略図、（ｂ）は
図４（ａ）のＡ−Ａ´で切った断面図である。図５
（ａ）はリードフレーム異形材、（ｂ）は図５（ａ）の
Ａ−Ａ´で切った断面図、（ｃ）は本実施例３のリード
フレーム材のタブ形成を説明するための図、（ｄ）は図
５（ｃ）のＢ−Ｂ´で切った断面図である。
図５を用いて説明する。図４（ａ）は本実施例３のマル
チチップＴＱＦＰ型半導体装置の底面概略図、（ｂ）は
図４（ａ）のＡ−Ａ´で切った断面図である。図５
（ａ）はリードフレーム異形材、（ｂ）は図５（ａ）の
Ａ−Ａ´で切った断面図、（ｃ）は本実施例３のリード
フレーム材のタブ形成を説明するための図、（ｄ）は図
５（ｃ）のＢ−Ｂ´で切った断面図である。
【００５１】本実施例３のマルチチップＴＱＦＰ半導体
装置は、図４（ａ）及び（ｂ）に示すように、矩形の小
板形状に形成されている第１ペレット１０１および第２
ペレット４０１、第１ペレット１０１および第２ペレッ
ト４０１をそれぞれのタブにボンディングする第１接着
層１０２および第２接着層４０２と、第１ペレット１０
１および第２ペレット４０１がボンディングされている
第１タブ１０３および第２タブ４０３と、第１タブ１０
３および第２タブ４０３の四辺の各辺に形成されている
複数のインナーリード１０５と、第１ペレット１０１お
よび第２ペレット４０１上の各外部電極と各インナーリ
ードとを電気的に接続するワイヤ１０４と、各インナー
リード１０５にそれぞれ連結しているアウターリード１
０６と、第１ペレット１０１と第２ペレット４０１と第
１接着層１０２と第２接着層４０２と第１タブ１０３と
第２タブ４０３と各インナーリード１０５と各ワイヤ１
０４とを樹脂封止した樹脂封止体１０７を備えている。
本実施例では、２個のペレットを同一パッケージに実装
する場合を示すが、２個以上の場合も同様である。
装置は、図４（ａ）及び（ｂ）に示すように、矩形の小
板形状に形成されている第１ペレット１０１および第２
ペレット４０１、第１ペレット１０１および第２ペレッ
ト４０１をそれぞれのタブにボンディングする第１接着
層１０２および第２接着層４０２と、第１ペレット１０
１および第２ペレット４０１がボンディングされている
第１タブ１０３および第２タブ４０３と、第１タブ１０
３および第２タブ４０３の四辺の各辺に形成されている
複数のインナーリード１０５と、第１ペレット１０１お
よび第２ペレット４０１上の各外部電極と各インナーリ
ードとを電気的に接続するワイヤ１０４と、各インナー
リード１０５にそれぞれ連結しているアウターリード１
０６と、第１ペレット１０１と第２ペレット４０１と第
１接着層１０２と第２接着層４０２と第１タブ１０３と
第２タブ４０３と各インナーリード１０５と各ワイヤ１
０４とを樹脂封止した樹脂封止体１０７を備えている。
本実施例では、２個のペレットを同一パッケージに実装
する場合を示すが、２個以上の場合も同様である。
【００５２】樹脂封止体１０７は平面視が矩形の平盤型
状に形成されており、互いに対向する一対の主面（以
下、上面及び下面と呼ぶ）のうち下面には、図４（ａ）
に示すように、第１タブ１０３の下面が露出している。
例えば、第１ペレット１０１を発熱部（パワー素子）、
第２ペレット４０１を小信号処理部とする構成とした場
合、発熱部の第１タブ１０３の板厚を厚くすることで放
熱効率を向上させることができる。
状に形成されており、互いに対向する一対の主面（以
下、上面及び下面と呼ぶ）のうち下面には、図４（ａ）
に示すように、第１タブ１０３の下面が露出している。
例えば、第１ペレット１０１を発熱部（パワー素子）、
第２ペレット４０１を小信号処理部とする構成とした場
合、発熱部の第１タブ１０３の板厚を厚くすることで放
熱効率を向上させることができる。
【００５３】以下、本実施例３におけるマルチチップＴ
ＱＦＰ型半導体装置の製造方法について説明する。ま
ず、前記図５（ａ）および（ｂ）に示すように、薄板部
分２０２と厚板部分２０３を有する異形材２０１を準備
する。例えば、薄板部分は０．１２５μｍ〜０．１５μ
ｍ、厚板部分は０．３μｍである。
ＱＦＰ型半導体装置の製造方法について説明する。ま
ず、前記図５（ａ）および（ｂ）に示すように、薄板部
分２０２と厚板部分２０３を有する異形材２０１を準備
する。例えば、薄板部分は０．１２５μｍ〜０．１５μ
ｍ、厚板部分は０．３μｍである。
【００５４】前記異形材２０１を、打ち抜きプレス加工
またはエッチング加工により一体成形し、図５（ｃ）お
よび（ｄ）に示すように、リード形成領域２０４、第１
タブ１０３、及び第２タブ４０３（リード形成領域２０
４と同一板厚）を有するリードフレーム材２０１に加工
する。
またはエッチング加工により一体成形し、図５（ｃ）お
よび（ｄ）に示すように、リード形成領域２０４、第１
タブ１０３、及び第２タブ４０３（リード形成領域２０
４と同一板厚）を有するリードフレーム材２０１に加工
する。
【００５５】その後、前記リードフレーム材２０１を、
打ち抜きプレス加工またはエッチング加工による通常の
製造工程により、リードフレームに加工する。
打ち抜きプレス加工またはエッチング加工による通常の
製造工程により、リードフレームに加工する。
【００５６】次に、ペレット製造工程において、回路素
子が形成された第１ペレット１０１および第２ペレット
４０１を準備する。
子が形成された第１ペレット１０１および第２ペレット
４０１を準備する。
【００５７】次に、図４（ｂ）に示すように、第１ペレ
ット１０１を第１タブ１０３上の略中央部に、第２ペレ
ット４０１を第２タブ４０３上の略中央部に配し、タブ
とペレットの間に形成された第１接着層１０２および第
２接着層４０２によって固着する。接着層としては、例
えば、銀粉エポキシ、はんだ、樹脂を用いる。
ット１０１を第１タブ１０３上の略中央部に、第２ペレ
ット４０１を第２タブ４０３上の略中央部に配し、タブ
とペレットの間に形成された第１接着層１０２および第
２接着層４０２によって固着する。接着層としては、例
えば、銀粉エポキシ、はんだ、樹脂を用いる。
【００５８】次に、ワイヤボンディング作業により、図
４（ｂ）に示すように、各タブの上に固着されたペレッ
ト上の複数の外部電極と各インナーリードとをワイヤに
より、電気的に接続する。
４（ｂ）に示すように、各タブの上に固着されたペレッ
ト上の複数の外部電極と各インナーリードとをワイヤに
より、電気的に接続する。
【００５９】次に、前記ペレットと各インナーリードと
を、各単位リードフレーム毎に樹脂封止する。次に、ダ
ムバー切断を行う。次に、アウターリード１０６を例え
ばはんだによりメッキする。
を、各単位リードフレーム毎に樹脂封止する。次に、ダ
ムバー切断を行う。次に、アウターリード１０６を例え
ばはんだによりメッキする。
【００６０】次に、Ｔ／Ｆ（Ｔｒｉｍ ａｎｄ Ｆｏｒ
ｍｉｎｇ）工程により、アウターリード１０６を基板に
実装しやすいように成形する。次に、個々のリードフレ
ームを分離し、図４（ａ）、（ｂ）に示すマルチチップ
ＴＱＦＰ型半導体装置を製造する。
ｍｉｎｇ）工程により、アウターリード１０６を基板に
実装しやすいように成形する。次に、個々のリードフレ
ームを分離し、図４（ａ）、（ｂ）に示すマルチチップ
ＴＱＦＰ型半導体装置を製造する。
【００６１】上記の製造方法により、リードの板厚より
もタブの板厚が厚い半導体装置が製造できる。該半導体
装置は、熱処理例えばリフローなどを行った場合におい
て、タブの板厚が厚いため熱変形応力に対しての剛性を
確保でき、変形しない。そのため、ペレットとタブの接
着層に垂直応力が加わることはない。また、タブと接着
層間に亀裂が発生することはない。
もタブの板厚が厚い半導体装置が製造できる。該半導体
装置は、熱処理例えばリフローなどを行った場合におい
て、タブの板厚が厚いため熱変形応力に対しての剛性を
確保でき、変形しない。そのため、ペレットとタブの接
着層に垂直応力が加わることはない。また、タブと接着
層間に亀裂が発生することはない。
【００６２】また、熱変形しないため、タブと接着層間
にエアーが入り込むことはないため、放熱経路が遮断さ
れ、著しく熱抵抗が増加することはない。
にエアーが入り込むことはないため、放熱経路が遮断さ
れ、著しく熱抵抗が増加することはない。
【００６３】また、熱処理により、ペレット、銅、樹脂
の変形がないため、ペレットクラックが発生することも
ない。
の変形がないため、ペレットクラックが発生することも
ない。
【００６４】また、タブの板厚が厚いため高効率に放熱
できるため、ヒートシンクを別途設ける必要もない。
できるため、ヒートシンクを別途設ける必要もない。
【００６５】また、例えば、第１ペレット１０１を発熱
部（パワー素子）、第２ペレット４０１を小信号処理部
とする構成とし、発熱部の第１タブ１０３のみを厚くで
きるため、発熱部の放熱効率を向上できるため、マルチ
チップの実現が可能になる。
部（パワー素子）、第２ペレット４０１を小信号処理部
とする構成とし、発熱部の第１タブ１０３のみを厚くで
きるため、発熱部の放熱効率を向上できるため、マルチ
チップの実現が可能になる。
【００６６】（実施例４）本発明の実施例４を図６を用
いて説明する。図６（ａ）はリードフレーム単材、
（ｂ）は図６（ａ）のＡ−Ａ´で切った断面図、（ｃ）
は本実施例４のリードフレーム材のタブ形成を説明する
ための図、（ｄ）は図６（ｃ）のＢ−Ｂ´で切った断面
図である。
いて説明する。図６（ａ）はリードフレーム単材、
（ｂ）は図６（ａ）のＡ−Ａ´で切った断面図、（ｃ）
は本実施例４のリードフレーム材のタブ形成を説明する
ための図、（ｄ）は図６（ｃ）のＢ−Ｂ´で切った断面
図である。
【００６７】本実施例４のマルチチップＴＱＦＰ型半導
体装置は、実施例３と同様である。だだし、最初に準備
するリードフレーム材が異なる。
体装置は、実施例３と同様である。だだし、最初に準備
するリードフレーム材が異なる。
【００６８】以下、本実施例４におけるマルチチップＴ
ＱＦＰ型半導体装置の製造方法に用いられる多連リード
フレームの製造方法について述べる。
ＱＦＰ型半導体装置の製造方法に用いられる多連リード
フレームの製造方法について述べる。
【００６９】図６（ａ）および（ｂ）に示すように、単
材３０１を準備する。前記単材３０１は、打ち抜きプレ
ス加工またはエッチング加工により一体成形され、図６
（ｃ）および（ｄ）に示すように、リード形成領域２０
４、第１タブ１０３、及び第２タブ４０３（リード形成
領域２０４と同一板厚）を有するリードフレーム材に加
工される。
材３０１を準備する。前記単材３０１は、打ち抜きプレ
ス加工またはエッチング加工により一体成形され、図６
（ｃ）および（ｄ）に示すように、リード形成領域２０
４、第１タブ１０３、及び第２タブ４０３（リード形成
領域２０４と同一板厚）を有するリードフレーム材に加
工される。
【００７０】その後、前記リードフレーム材は、打ち抜
きプレス加工またはエッチング加工による通常の製造工
程により、リードフレームに加工される。
きプレス加工またはエッチング加工による通常の製造工
程により、リードフレームに加工される。
【００７１】その後、実施例３と同様の製造工程によ
り、図４（ａ）、（ｂ）に示すマルチチップＴＱＦＰ型
半導体装置が製造される。
り、図４（ａ）、（ｂ）に示すマルチチップＴＱＦＰ型
半導体装置が製造される。
【００７２】前記の単材を用いて、リードフレームを成
形することで、該タブの四辺の各辺に形成されリードの
厚さを均一にできる。
形することで、該タブの四辺の各辺に形成されリードの
厚さを均一にできる。
【００７３】以上、本発明者によってなされた発明を、
実施例に基づき具体的に説明したが、本発明は、前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは無論であ
る。
実施例に基づき具体的に説明したが、本発明は、前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは無論であ
る。
【００７４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡潔に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡潔に説明すれば、下
記のとおりである。
【００７５】本願発明によれば、リードの板厚よりもタ
ブの板厚が厚い半導体装置が製造できる。該半導体装置
は、熱処理を行った場合において、タブが厚いため熱変
形応力に対しての剛性を確保でき、変形しない。そのた
め、ペレットとタブの接着層に垂直応力が加わることは
ない。また、タブと接着層間に亀裂が発生することはな
い。また、熱変形しないため、タブと接着層間にエアー
が入り込むことはないため、放熱経路が遮断され、著し
く熱抵抗が増加することはない。また、熱処理により、
ペレット、タブ、樹脂の変形がないため、ペレットクラ
ックが発生することもない。また、タブの板厚が厚いた
め高効率に放熱できるため、ヒートシンクを別途設ける
必要もない。
ブの板厚が厚い半導体装置が製造できる。該半導体装置
は、熱処理を行った場合において、タブが厚いため熱変
形応力に対しての剛性を確保でき、変形しない。そのた
め、ペレットとタブの接着層に垂直応力が加わることは
ない。また、タブと接着層間に亀裂が発生することはな
い。また、熱変形しないため、タブと接着層間にエアー
が入り込むことはないため、放熱経路が遮断され、著し
く熱抵抗が増加することはない。また、熱処理により、
ペレット、タブ、樹脂の変形がないため、ペレットクラ
ックが発生することもない。また、タブの板厚が厚いた
め高効率に放熱できるため、ヒートシンクを別途設ける
必要もない。
【図面の簡単な説明】
【図１】本発明の実施例１のＴＱＦＰ型半導体装置の底
面概略図及び断面図である。
面概略図及び断面図である。
【図２】本発明の実施例１のリードフレーム異形材及び
リードフレーム材のタブ形成を説明するための図であ
る。
リードフレーム材のタブ形成を説明するための図であ
る。
【図３】本発明の実施例２のリードフレーム単材及びリ
ードフレーム材のタブ形成を説明するための図である。
ードフレーム材のタブ形成を説明するための図である。
【図４】本発明の実施例３のマルチチップＴＱＦＰ型半
導体装置の底面概略図及び断面図である。
導体装置の底面概略図及び断面図である。
【図５】本発明の実施例３のリードフレーム異形材及び
リードフレーム材のタブ形成を説明するための図であ
る。
リードフレーム材のタブ形成を説明するための図であ
る。
【図６】本発明の実施例４のリードフレーム単材及びリ
ードフレーム材のタブ形成を説明するための図である。
ードフレーム材のタブ形成を説明するための図である。
１０１…第１ペレット １０２…第１接着層
１０３…第１タブ １０４…ワイヤ
１０５…インナーリード １０６…アウターリー
ド １０７…樹脂封止体 ２０１…リードフレー
ム異形材 ２０２…薄板部分 ２０３…厚板部分 ２０４…リード形成部 ３０１…リードフレー
ム単材 ４０１…第２ペレット ４０２…第２接着層 ４０３…第２タブ
ド １０７…樹脂封止体 ２０１…リードフレー
ム異形材 ２０２…薄板部分 ２０３…厚板部分 ２０４…リード形成部 ３０１…リードフレー
ム単材 ４０１…第２ペレット ４０２…第２接着層 ４０３…第２タブ
Claims (4)
- 【請求項１】 タブに搭載された一または複数の半導体
チップと、該タブの四辺の各辺に形成された複数のリー
ドと、前記一または複数の半導体チップの外部電極とリ
ードとを電気的に接続し、前記半導体チップと各リード
と前記電気的接続部とを樹脂で封止した半導体装置にお
いて、前記タブの板厚は、前記リードの板厚より厚いこ
とを特徴とする半導体装置。 - 【請求項２】 一または複数のタブと、該一または複数
のタブの四辺の各辺に形成されている複数のリードを有
するリードフレームにおいて、前記タブの板厚が前記リ
ードの板厚より厚いことを特徴とするリードフレーム。 - 【請求項３】 単材または異形材の金属板を準備し、一
または複数のタブと該一または複数のタブの四辺の各辺
に複数のリードを形成するリードフレームの製造方法に
おいて、単材または異形材の金属板を準備する第１工程
と、前記金属板の前記一または複数のタブ形成領域以外
の部分を薄板に加工する第２工程と、前記第２工程で加
工された前記薄板部分のタブの四辺の各辺に複数のリー
ドを形成する第３工程とを有することを特徴とするリー
ドフレームの製造方法。 - 【請求項４】 請求項３に記載のリードフレームの製造
方法において、前記第２工程における一または複数のタ
ブ形成領域以外の部分を薄板に加工する手段は、切削も
しくはエッチングまたはスタンピングによることを特徴
とするリードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001269996A JP2003078101A (ja) | 2001-09-06 | 2001-09-06 | 半導体装置とそれに用いられるリードフレームとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001269996A JP2003078101A (ja) | 2001-09-06 | 2001-09-06 | 半導体装置とそれに用いられるリードフレームとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003078101A true JP2003078101A (ja) | 2003-03-14 |
Family
ID=19095714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001269996A Pending JP2003078101A (ja) | 2001-09-06 | 2001-09-06 | 半導体装置とそれに用いられるリードフレームとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003078101A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180236A (ja) * | 2005-12-27 | 2007-07-12 | Yamaha Corp | 半導体装置及びリードフレーム |
| JP2007305772A (ja) * | 2006-05-11 | 2007-11-22 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2008124136A (ja) * | 2006-11-09 | 2008-05-29 | Denso Corp | 半導体パッケージおよびその製造方法 |
| JP2018018952A (ja) * | 2016-07-28 | 2018-02-01 | 三菱電機株式会社 | 半導体装置 |
-
2001
- 2001-09-06 JP JP2001269996A patent/JP2003078101A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180236A (ja) * | 2005-12-27 | 2007-07-12 | Yamaha Corp | 半導体装置及びリードフレーム |
| JP4735249B2 (ja) * | 2005-12-27 | 2011-07-27 | ヤマハ株式会社 | 半導体装置、リードフレーム及び半導体装置の製造方法 |
| JP2007305772A (ja) * | 2006-05-11 | 2007-11-22 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2008124136A (ja) * | 2006-11-09 | 2008-05-29 | Denso Corp | 半導体パッケージおよびその製造方法 |
| JP2018018952A (ja) * | 2016-07-28 | 2018-02-01 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7582958B2 (en) | Semiconductor package | |
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| US7944044B2 (en) | Semiconductor package structure having enhanced thermal dissipation characteristics | |
| US6504238B2 (en) | Leadframe with elevated small mount pads | |
| US20100193922A1 (en) | Semiconductor chip package | |
| JPH0864634A (ja) | 半導体装置およびその製造方法 | |
| WO2003083956A9 (en) | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package | |
| JPH04293259A (ja) | 半導体装置およびその製造方法 | |
| JP2000323593A (ja) | 半導体装置 | |
| KR100621555B1 (ko) | 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법 | |
| JPH0444347A (ja) | 半導体装置及びその製造方法 | |
| US20020100963A1 (en) | Semiconductor package and semiconductor device | |
| JP2002134674A (ja) | 半導体装置およびその製造方法 | |
| JP2013138087A (ja) | 半導体モジュール及びその製造方法 | |
| JP2002009220A (ja) | 樹脂封止型半導体装置 | |
| JP2651427B2 (ja) | 半導体装置の製造方法 | |
| JP2003078101A (ja) | 半導体装置とそれに用いられるリードフレームとその製造方法 | |
| US11171077B2 (en) | Semiconductor device with lead frame that accommodates various die sizes | |
| JPH0637217A (ja) | 半導体装置 | |
| JP2004335493A (ja) | 半導体装置の実装構造 | |
| CN114203659A (zh) | 多层互连带 | |
| JP2000003981A (ja) | 半導体装置およびその製造方法 | |
| JPH1012788A (ja) | 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム | |
| JP2660732B2 (ja) | 半導体装置 | |
| KR20030077203A (ko) | 반도체 전력 모듈 및 그 제조방법 |