JP2013138087A - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP2013138087A
JP2013138087A JP2011287889A JP2011287889A JP2013138087A JP 2013138087 A JP2013138087 A JP 2013138087A JP 2011287889 A JP2011287889 A JP 2011287889A JP 2011287889 A JP2011287889 A JP 2011287889A JP 2013138087 A JP2013138087 A JP 2013138087A
Authority
JP
Japan
Prior art keywords
insulating
lead frame
semiconductor module
region
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011287889A
Other languages
English (en)
Inventor
Tatsuya Itabashi
竜也 板橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2011287889A priority Critical patent/JP2013138087A/ja
Priority to CN2012200886273U priority patent/CN202487568U/zh
Publication of JP2013138087A publication Critical patent/JP2013138087A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】接着力と熱伝導性を損なわずに、容易に低コストで製造できる半導体モジュールを提供する。

【解決手段】本発明の半導体モジュールは、半導体素子を搭載したリードフレームと、放熱板を備え樹脂封止する半導体モジュールにおいて、リードフレームと放熱板の間に絶縁シートを備え、絶縁シートは接着領域と絶縁領域を有し、リードフレームは絶縁シートの接着領域が接合され、放熱板は絶縁シートの絶縁領域が接合されているので、接着力と熱伝導性を損なわない容易な構造とすることができる。

【選択図】図１

Description

本発明は、半導体モジュール及びその製造方法に関し、特に放熱板を露出させ樹脂封止した半導体モジュール及びその製造方法に関する。
従来、ＩＧＢＴ、ＭＯＳＦＥＴ、ダイオード、ＭＩＣなど複数の半導体素子が、リードフレームや絶縁基板上に搭載され、樹脂封止されている。これが半導体モジュールとして、インバータなどの電力変換装置に使用されている。
また、ＩＧＢＴなどパワー素子は発熱量が多いため、放熱板を設け、樹脂封止体から表面を露出させ放熱している構造も多くとられている。
導電部材（リードフレーム）の電力半導体素子を搭載した面と反対側の面に、中心に向かって充填部材の濃度が高くなるように２枚を張り合わせた絶縁シートを着設し、導電部材が着設された面と反対側の面にヒートシンク部材を着設するパワーモジュールの製造方法が従来技術として知られている。（例えば、特許文献１参照、図１、図１１）これにより、接着力の低下が防止され、熱伝導性に優れる絶縁シートを用いた半導体モジュールとすることができる。
特開２００６−２１０５９７号公報
一般に、半導体モジュールは複数の半導体素子が搭載され、放熱のため放熱板を有しているので、高価になりがちであるが、コスト低減の要求が常に求められている。
しかしながら、従来技術は、絶縁シートの接着力と熱伝導性に優れるが、製法において硬化を繰り返すため、製造工数がかかりコスト増になるという課題がある。
従って、本発明は、上述した課題を解決するためになされたものであり、接着力と熱伝導性を損なわずに、容易に低コストで製造できる半導体モジュールを提供することを目的とする。

上述の課題を解決するために、本発明は、以下に掲げる構成とした。
本発明の半導体モジュールは、半導体素子を搭載したリードフレームと、放熱板を備え樹脂封止する半導体モジュールにおいて、リードフレームと放熱板の間に絶縁シートを備え、絶縁シートは接着領域と絶縁領域を有し、リードフレームは絶縁シートの接着領域が接合され、放熱板は絶縁シートの絶縁領域が接合されているので、接着力と熱伝導性を損なわない容易な構造とすることができるものである。
また、発明の半導体モジュールの製造方法は、充填部材が混合された絶縁接着材を離型フィルムに塗布し、絶縁接着材中の充填部材を一方の面に寄せ、絶縁領域と接着領域を形成して絶縁シートを製造し、絶縁領域に放熱板を接合し、接着領域にリードフレームを接合しているので、容易に製造することができるものである。
本発明は、絶縁接着材中の充填部材を一方の面に寄せ、絶縁領域と接着領域を形成した絶縁シートを用いているので、接着力と熱伝導性を損なわずに容易に低コストで製造できる半導体モジュールを提供することができる効果を奏する。
本発明の実施例１に係る半導体モジュールの断面図である。 本発明の実施例１に係る半導体モジュールの製造工程図である。 本発明の実施例２に係る半導体モジュールの断面図である。
以下、本発明を実施するための形態について、図を参照して詳細に説明する。ただし、本発明は以下の記載に何ら限定されるものではない。
以下、図面を参照して本発明の実施例１に係る半導体モジュールとその製造方法を説明する。図１は、本発明の実施例１に係る半導体モジュールの断面図である。図２は、本発明の実施例１に係る半導体モジュールの製造工程図である。
図１に示すように、半導体モジュール１は、リードフレーム２と絶縁シート９と放熱板１０とモールド樹脂１１で構成されている。
リードフレーム２は、ダイパッドＡ５とダイパッドＢ６と外部端子１２で構成されている。ダイパッドＡ５には、パワー素子３が搭載されている。パワー素子３は、例えばダイオードやトランジスタなどであり、ここではＦＲＤとＩＧＢＴである。また、ダイパッドＢ６にはコントロール素子４が搭載されている。コントロール素子４は、例えば、制御ＩＣであり、ここではＭＩＣである。それぞれの素子は、マウント装置によりはんだ８等を使用し各ダイパッドに接合されている。各素子の電極とリードフレームには電気的回路配線として、ワイヤボンディング装置によりワイヤ７が配線される。外部端子１２は、モールド樹脂１１から突出しており、電気信号の入出力として、基板等へ実装される。
また、リードフレーム２は、銅または銅合金の平形状板で、スタンピングプレス加工や化学薬品エッチング加工等により形成することができる。例えば、０．５ｍｍの板厚とすることができる。ここでは、ダイパッドＡ５をデプレス加工している。ダイパッドＡ５の一方の主面はパワー素子４を搭載し、ダイパッドＡ５のもう一方の主面は絶縁シート９を間において放熱板１０に接合している。
放熱板１０は、銅または銅合金の平形状板で、打ち抜きプレス加工等により形成することができる。例えば、０．４ｍｍの板厚とすることができる。ダイパッドＡ５に搭載されたパワー素子４の発生する熱をモールド１１外部に放熱させる。放熱板１０の一方の主面は絶縁シート９を接合し、放熱板１０のもう一方の主面はモールド樹脂１１から露出させている。放熱板１０は、より放熱をさせるため、ダイパッドＡ５よりも大きく、ダイパッドＢ６の下部まで位置させている。ダイパッドＢ６に搭載されたコントロール素子４は、発熱量が少ないので、放熱板１０に接合させる必要はない。
絶縁シート９は、絶縁接着材１５に充填部材１６を混合し、平たいシート状にしたものである。さらに、充填部材１６は絶縁接着材１５の中で、片側面に寄せ集め（沈殿）られている。これにより、絶縁シート９は、絶縁接着材１５の中に充填部材１６が多い絶縁領域１７と、絶縁接着材１５が多い領域である接着領域１８ができる。ここでは、絶縁領域１７がリードフレーム２と接合され、接着領域１８が放熱板１０と接合されている。例えば、絶縁接着材１１は熱硬化性のエポキシ樹脂であり、充填部材１６は酸化アルミニウムである。厚さは０．１ｍｍである。さらに絶縁シート９はリードフレーム２のダイパッドＡ５の接合部より大きく、放熱板１０と同じ大きさを有している。
モールド樹脂１１は、各素子が搭載され、ワイヤ７で配線されたリードフレーム２と放熱板１０を覆うように樹脂封止した状態である。さらに、リードフレーム２の外部端子１２をモールド樹脂１１の両側の側面部から突出させている。また、放熱板１０のもう一方の主面をモールド樹脂１１の下側の下面部から露出させている。例えば、モールド樹脂１１は熱硬化性エポキシ樹脂である。
次に、図２に示すように、半導体モジュール１の製造方法は、塗布工程（１）と、シート工程（２）と、貼付工程（３）と、接合工程（４）でおこなわれる。
塗布工程（１）は、離型フィルム１４に絶縁接着材１５を塗布する。絶縁接着材１５には、絶縁性を高めるために充填部材１６が混合されている。例えば、塗布方法は絶縁接着材１５の膜製造方法として、ドクターブレード法等により薄いシート状に成形する。
シート工程（２）は、塗布工程（１）の離型フィルム１４を上部にして、絶縁接着材１５を逆さまにする。絶縁接着材１５は硬化前であるので、逆さま状態にすると、絶縁接着材１５内部の充填部材１６が下面方向に寄せ集められように偏って沈殿してくる。これにより、絶縁接着材１５は、離型フィルム１４に対向する下側において、充填部材１６の多い層ができ、絶縁領域１７となる。さらに、離型フィルム１４側の上側において、絶縁接着成分の多い層ができ、接着領域１８となる。
貼付工程（３）は、放熱板１０の一方の主面に、シート工程（２）の状態のまま離型フィルム１４が付いた状態で、絶縁接着材１５を貼り付ける。放熱板１０と絶縁接着材１５との接触部は、絶縁領域１７になるが、絶縁接着材１５は硬化前なので、十分な接着力を有している。また、放熱板１０は平坦で面積が広いので、容易に接着でき、離型フィルム１４の面全体を押さえ付ければよい。これにより、離型フィルム１４を剥がし、絶縁シート９が接着された放熱板１０が形成される。ここで絶縁シート９の大きさは放熱板１０と同じ大きさを有している。これにより、貼り付け時の位置合わせが容易におこなうことができる。
接合工程（４）は、貼付工程（３）で製造された放熱板１０を用いて、絶縁シート上にリードフレーム２のダイパッドＡ５のもう一方の主面を接合する。絶縁シート９は絶縁接着材１５であり、接着領域１８がダイパッドＡ５との接触部になり、接着材部が多く、リードフレーム２のダイパッドＡ５が複雑なパターンで合っても容易に接着か可能である。例えば、放熱板１０を固定し、リードフレーム２を載せ、ダイパッドＡ５に主要部を押しつける。この時に、ダイパッドＡ５を押しつけるが、荷重では無く、ストッパを設けて、放熱板１０の裏面からダイパッドＡ５の表面までの高さを一定にするように押しつけるとよい。これにより絶縁シート９が不必要に潰れてリードフレーム２のダイパッドＡ５とが接触し、電気的ショートを防止することができる。塗布工程（１）から接合工程（４）までの間では絶縁接着材１５の硬化をしない。
続いて、一般的な半導体装置の製造方法である、トランスファーモールド法により樹脂封止をおこない、モールド樹脂１１を成形する。この樹脂封止時の熱硬化と兼用して、絶縁シート９の硬化を実施することができる。その後、リードフレーム２の不要部分をカット分離し、外部端子１２を指定の形状に曲げるリードフォーミングをおこなう。以上により、半導体モジュール１が完成する。
次に、上述の実施例１に係る半導体モジュール及びその製造方法の効果を説明する。
本発明の半導体モジュールは、絶縁シート９の絶縁領域１７と接着領域１８を形成し、放熱板１０と絶縁領域１７を接着しているので、高い絶縁性が保てる。また、リードフレーム２のダイパッドＡ５は接着性が容易な接着領域１８に接着しているので、ダイパッドＡ５のパターン形状が複雑でも、強い接着性が保てる。
また、絶縁シートは１枚で、十分に薄いので、伝熱性を損なうことがない。
また、本発明の半導体モジュールの製造方法は、絶縁シートが１枚であり、硬化工程がないので、製造工程が簡素容易にでき、製造コストを低減することができる。
これにより、半導体モジュールにおいて、絶縁接着材中の充填部材を一方の面に寄せ、絶縁領域と接着領域を形成した絶縁シートを用いているので、接着力と熱伝導性を損なわずに容易に低コストで製造できる半導体モジュールとすることが可能である。
上述のように、本発明を実施するための形態を記載したが、この開示から当業者には様々な代替実施の形態、実施例が可能であることが明らかになるはずである。
上述の例では、リードフレーム２は、平形状板で、０．５ｍｍの板厚としたが、異形条リードフレーム２２を用いてダイパッドＡ５を厚板部としてもよい。図３を参照。
これにより、リードフレームはデプレス加工を不要とした簡易製造工程とすることができる。さらに、ダイパッドＡ５の一方の主面はパワー素子４の発生する熱を放熱板１０へ搭載しより伝熱させ、ダイパッドＡ５のもう一方の主面は絶縁シート９を間において放熱板１０に接合しているので、高放熱性とすることができる。
また、リードフレームは銅または銅合金としたが、鉄または鉄合金であってもよい。
また、パワー素子はＦＲＤとＩＧＢＴとしたが、ＭＯＳ等を含めた組み合わせであってもよい。
また、絶縁シートは積層してもよい。硬化はしないので、製造容易性は損なわれない。
また、接合工程（４）において、リードフレームに半導体素子を搭載してから放熱板と接合するとしたが、接合後に半導体素子を搭載するように順序を入れ替えることも可能である。製品構成や製造容易性は変わらない。
１、半導体モジュール
２、リードフレーム
３、パワー素子
４、コントロール素子
５、ダイパッドＡ
６、ダイパッドＢ
７、ワイヤ
８、はんだ
９、絶縁シート
１０、放熱板
１１、モールド樹脂
１２、外部端子
１４、離型フィルム
１５、絶縁接着材
１６、充填部材
１７、絶縁領域
１８、接着領域
２１、半導体モジュール
２２、異形条リードフレーム

Claims (4)

  1. 半導体素子を搭載したリードフレームと、放熱板を備え樹脂封止する半導体モジュールにおいて、前記リードフレームと前記放熱板の間に絶縁シートを備え、前記絶縁シートは接着領域と絶縁領域を有し、前記リードフレームは前記絶縁シートの前記接着領域が接合され、前記放熱板は前記絶縁シートの前記絶縁領域が接合されていることを特徴とする半導体モジュール。
  2. 前記絶縁シートは前記リードフレームの接合部より大きく、前記放熱板と同じ大きさを有していることを特徴とする請求項１に記載の半導体モジュール。
  3. 前記リードフレームは異形条材料であり、前記異形条材料の厚板部が前記絶縁シートにより前記放熱板と接合されていることを特徴とする請求項１または請求項２に記載の半導体モジュール。
  4. 充填部材が混合された絶縁接着材を離型フィルムに塗布する塗布工程と、前記絶縁接着材中の充填部材を一方の面に寄せ、絶縁領域と接着領域を形成して絶縁シートを製造するシート工程と、前記絶縁領域に放熱板を接合する貼付工程と、前記接着領域にリードフレームを接合する接合工程とを備えることを特徴とする半導体モジュールの製造方法。
JP2011287889A 2011-12-28 2011-12-28 半導体モジュール及びその製造方法 Pending JP2013138087A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011287889A JP2013138087A (ja) 2011-12-28 2011-12-28 半導体モジュール及びその製造方法
CN2012200886273U CN202487568U (zh) 2011-12-28 2012-03-09 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011287889A JP2013138087A (ja) 2011-12-28 2011-12-28 半導体モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013138087A true JP2013138087A (ja) 2013-07-11

Family

ID=46961968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011287889A Pending JP2013138087A (ja) 2011-12-28 2011-12-28 半導体モジュール及びその製造方法

Country Status (2)

Country Link
JP (1) JP2013138087A (ja)
CN (1) CN202487568U (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015104834A1 (ja) * 2014-01-10 2015-07-16 三菱電機株式会社 電力半導体装置
JP2015176953A (ja) * 2014-03-14 2015-10-05 日東シンコー株式会社 剥離シート付熱伝導性シート
JP2018018952A (ja) * 2016-07-28 2018-02-01 三菱電機株式会社 半導体装置
JP2018029149A (ja) * 2016-08-19 2018-02-22 三菱電機株式会社 電力用半導体装置およびその製造方法
US10461024B2 (en) 2016-02-05 2019-10-29 Fuji Electric Co., Ltd. Semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600042A (zh) * 2014-12-25 2015-05-06 杰群电子科技（东莞）有限公司 一种半导体器件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015104834A1 (ja) * 2014-01-10 2015-07-16 三菱電機株式会社 電力半導体装置
US9627302B2 (en) 2014-01-10 2017-04-18 Mitsubishi Electric Corporation Power semiconductor device
JP2015176953A (ja) * 2014-03-14 2015-10-05 日東シンコー株式会社 剥離シート付熱伝導性シート
US10461024B2 (en) 2016-02-05 2019-10-29 Fuji Electric Co., Ltd. Semiconductor device
JP2018018952A (ja) * 2016-07-28 2018-02-01 三菱電機株式会社 半導体装置
JP2018029149A (ja) * 2016-08-19 2018-02-22 三菱電機株式会社 電力用半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN202487568U (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
US10163760B2 (en) Semiconductor device, semiconductor device manufacturing method and semiconductor device mounting structure
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
US20150294952A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN111276447B (zh) 双侧冷却功率模块及其制造方法
TW201003862A (en) Electric power semiconductor circuit device and method for making same
JP2013138087A (ja) 半導体モジュール及びその製造方法
KR20090052688A (ko) 전력 소자 패키지 및 그 제조 방법
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
JP5262983B2 (ja) モールドパッケージおよびその製造方法
JP2012182250A (ja) 半導体装置
JP2015144216A (ja) 半導体装置及びその製造方法
JP2010192591A (ja) 電力用半導体装置とその製造方法
JP4100332B2 (ja) 電子装置およびその製造方法
JP6797002B2 (ja) 半導体装置および半導体装置の製造方法
JP2013258354A (ja) モールドパッケージおよびその製造方法
JP6048893B2 (ja) 樹脂パッケージ
EP3428962B1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2002093982A (ja) 半導体装置及びその製造方法
JP2012119488A (ja) 半導体装置の製造方法及び半導体装置
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP2017028131A (ja) パッケージ実装体
JP3642545B2 (ja) 樹脂封止型半導体装置
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier
WO2022054560A1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP2003078101A (ja) 半導体装置とそれに用いられるリードフレームとその製造方法