JP2012182250A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012182250A
JP2012182250A JP2011043144A JP2011043144A JP2012182250A JP 2012182250 A JP2012182250 A JP 2012182250A JP 2011043144 A JP2011043144 A JP 2011043144A JP 2011043144 A JP2011043144 A JP 2011043144A JP 2012182250 A JP2012182250 A JP 2012182250A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
main surface
principal surface
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011043144A
Other languages
English (en)
Inventor
Shigeo Yoshizaki
茂雄 吉崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2011043144A priority Critical patent/JP2012182250A/ja
Priority to CN2012200693834U priority patent/CN202487565U/zh
Publication of JP2012182250A publication Critical patent/JP2012182250A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】本発明は、放熱効率を向上させ、複数のパワー素子を搭載することが可能な半導体装置を提供する。

【解決手段】一方の主面に制御素子を搭載する薄板部と一方の主面にパワー素子を搭載する厚板部とからなるリードフレームと、リードフレームの厚板部の一方の主面に対向する他方の主面に一方の主面を接合する放熱板と、リードフレームの端子部と放熱板の他方の主面を露出させ樹脂封止する樹脂封止体とを有する半導体装置において、リードフレームの一方の主面が端子部の一方の主面を含み平坦である平坦部と、厚板部は他方の主面に向かって幅が狭くなる傾斜部と、放熱板は一層の絶縁層で接続されている接続部を備える。また、放熱板は樹脂封止体の両端部に設けられたネジ止め部を除いた大きさの面積を有し、制御素子を搭載したリードフレームの薄板部の下部まで位置しており、薄板部と放熱板との間に樹脂封止体が介在していることを特徴とする。

【選択図】図２

Description

本発明は、半導体装置に関し、特にパワー素子を樹脂封止し、放熱板を備えた半導体装置に関する。
家電用製品や産業用製品を問わず、空調機のコンプレッサ、洗濯機のドラム、ポンプ等に組み込まれるモータの駆動制御には高圧三相モータ駆動用半導体装置が使用されている。また、近年、ハイブリット自動車、電気自動車等のモータ駆動制御にも使用されている。この種の半導体装置はハイサイド（Ｈ−ｓｉｄｅ）駆動回路及びローサイド（Ｌ−ｓｉｄｅ）駆動回路を１組の回路として三相分つまり３個の回路を集積化した構造を備えている。ハイサイド駆動回路は、電源電圧とモータ側出力との間に挿入されたハイサイド側スイッチング素子とその駆動用集積回路とを備えている。ローサイド駆動回路は、モータ側出力と基準電源との間に挿入されたローサイド側スイッチング素子とその駆動用集積回路を備えている。一般的に双方の駆動用集積回路は１つの半導体チップとして集積化されている。結果的に、半導体装置においては、合計６個のスイッチング素子と合計３個の駆動用集積回路とを備えている。ハイサイド側のスイッチング素子、ローサイド側のスイッチング素子のそれぞれには同一極性のトランジスタが使用され、双方のトランジスタは電気的に直列に接続してハーフブリッジ回路を構成している。このような半導体装置をインテリジェントパワーモジュール（ＩＰＭ）とも呼ばれている。
この半導体装置として、平形状のフレームを折り曲げ、パワーチップとコントロールチップを搭載し、ボンディングワイヤでフレームとチップを接続する。さらに樹脂シートと金属箔を樹脂成形時に取付けるパッケージ構造を用いた、放熱性と絶縁性に優れた電力用の半導体装置が従来技術として知られている（例えば、特許文献１参照、図３、図４）。
また、放熱対策として、金属板の上面にパワー半導体チップとリードフレームを搭載し、裏面に絶縁樹脂層と金属層の複合体からなる絶縁シートで放熱板が樹脂封止体から露出しているパッケージ構造を用いた、モールド樹脂封止型パワー半導体装置が従来技術として知られている（例えば、特許文献２参照、図１）。
特開２００５−１０９１００号公報 特開２０００−１６５２８１号公報
近年、高出力、大電流化に対し、パワー半導体チップであるスイッチング素子を複数搭載する要求があるので、半導体装置では、発熱量がさらに大きくなる。よって、さらに放熱効率を高める必要がある。
しかしながら、従来技術は、フレームと金属箔が薄いので、さらなる放熱効率を高めるには限界があり、放熱不足が懸念されるという課題がある。
また、ひとつの金属板に素子を搭載するので、複数のパワー素子を搭載する場合には対応できないという課題がある。

従って、本発明は、上述した課題を解決するためになされたものであり、放熱性を高めて、複数のパワー素子を搭載することができる半導体装置を提供することを目的とする。
上述の課題を解決するために、本発明は、以下に掲げる構成とした。本発明の半導体装置は、一方の主面に制御素子を搭載する薄板部と一方の主面にパワー素子を搭載する厚板部とからなるリードフレームと、リードフレームの厚板部の一方の主面に対向する他方の主面に一方の主面を接合する放熱板と、リードフレームの端子部と放熱板の他方の主面を露出させ樹脂封止する樹脂封止体とを有する半導体装置において、リードフレームの一方の主面（素子搭載面）が端子部の一方の主面を含み平坦である平坦部と、厚板部は他方の主面に向かって幅が狭くなる傾斜部と、放熱板は一層の絶縁層で接続されている接続部を備えることを特徴とする。
また、放熱板は樹脂封止体の両端部に設けられたネジ止め部を除いた大きさの面積を有し、制御素子を搭載したリードフレームの薄板部の下部まで位置しており、薄板部と放熱板との間に樹脂封止体が介在していることを特徴とする。
また、リードフレームはジルコニウム入り銅合金であることを特徴とする。
本発明は、リードフレームの放熱部と放熱板を備えているので、さらに放熱効率を向上させることが可能な半導体装置を提供することができる効果を奏する。
また、分割された複数のダイパットを備えたリードフレームを備えているので、複数のパワー素子を搭載することが可能な半導体装置を提供することができる効果を奏する。
本発明の実施例１に係る半導体装置を示す内部平面図である。 本発明の実施例１に係る半導体装置を示す側面断面図である。 本発明の実施例１に係る半導体装置を示す平面図である。 本発明の実施例１に係る半導体装置を示す下面図である。
以下、本発明の実施の形態について、詳細に説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、寸法関係の比率等は現実のものとは異なる。したがって、具体的な寸法等は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
以下、図面を参照して本発明の実施例１の係る半導体装置１の構成を説明する。図１は、半導体装置を示す内部平面図である。図２は、半導体装置を示す側面断面図である。図３は、半導体装置を示す平面図である。図４は、半導体装置を示す下面図である。尚、以下の説明において、各図に矢印Ｘ、矢印Ｙで方向を示す。
図１乃至図３に示すように、実施例１に係る半導体装置１は、半導体素子２と、リードフレーム３と、放熱板４と、樹脂封止体５とを備えている。
半導体素子２は、制御素子１１とパワー素子１２とが複数搭載されている。制御素子１１にはコントロールＩＣ（ＭＩＣ）が使用され、パワー素子１２には絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）とダイオード（ＦＲＤ）が使用される。
尚、パワー素子１２は、ＩＧＢＴに限定されるものではなく、パワートランジスタ具体的にはＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）、ＭＩＳＦＥＴ（metal insulated semiconductor field effect transistor）等のスイッチング素子を使用してもよい。
リードフレーム３は、インナーリード１３、薄板部ダイパッド１４と、厚板部ダイパッド１５と、端子部１６とで構成されている。例えば銅又は銅合金を使用した金属板にエッチング加工又は打ち抜き加工を行い形成されている。更に薄板部ダイパッド１４の一方の主面と、厚板部ダイパッド１５の一方の主面は同一平面で形成されている平坦部１８が備わっている。また、半導体装置が複数形成できるように複数個のパターンが連結されている（図示せず）。
インナーリード１３は、一部の一方の端部が薄板部ダイパッド１４と厚板部ダイパッド１５に接続されており、それ以外の一方の端部は内部接合するボンディングバッド部位となっている。例えば、ワイヤボンディング装置によりワイヤを素子と電気的に接続している。また、他方の端部は端子部１６と連結されている。
薄板部ダイパッド１４は、平面形状において矩形状の制御素子１１が搭載できるように、制御素子１１よりやや大きい面積で、ほぼ正方形形状に近い形状を有している。更に、図２に示すように、薄板部ダイパッド１４の厚さｔ２はインナーリード１３の厚さｔ２と同等の厚さにより構成されている。更に、薄板部ダイパッド１４の端部にはインナーリード１３が一体に構成されている。例えば、素子はマウント装置により、半田等でダイパッドに機械的電気的に接合される。また、絶縁性を有する樹脂接着剤で機械的のみに接合することも可能である。ここでは薄板部ダイパッド１４は３箇所設けられている。
厚板部ダイパッド１５は、平面形状において方向Ｘに長さＬ１、方向Ｙに幅Ｗ１を有する細長い長方形により構成されている。更に、図２に示すように、厚板部ダイパッド１５の厚さｔ１はインナーリード１３の厚さｔ２に比べて厚く構成されている。厚板部ダイパッド１５の厚さｔ１が厚く構成されているので、パワー素子１２（ＩＧＢＴ、ＦＲＤ）の動作により発生する熱を厚板部ダイパッド１５のそれらを搭載した表面から裏面までの熱伝達経路における熱抵抗を減少することができ、放熱板４に伝熱させ、樹脂封止体５の裏面からの放熱効果を向上することができる。更に、厚板部ダイパッド１５の端部にはインナーリード１３が一体に構成されているので、ダイパッドからリードを通して上述の熱を樹脂封止体１０の側面から放熱することができ、放熱効果を向上することができる。ここでは、厚板部ダイパッド１５は６箇所設けられている。例えば、パワー素子１２はマウント装置により、熱伝導の良い半田等でダイパッドに機械的電気的に接合される。
また、厚板部ダイパッド１５は、図２に示すように、断面形状において傾斜部１７を有しており、厚板部ダイパッド１５の一方の主面（素子搭載面）から他方の主面にかけて、幅が狭くなるように形成されている。例えば、リードフレーム３の素材には圧延異形条素材を使い、傾斜部１７をつくることができる。また、傾斜部１７は機械的に切削加工でつくることも可能である。
この数値に必ずしも限定されるものではないが、厚板部ダイパッド１５の長さＬ１は例えば６．０ｍｍ−８．０ｍｍに設定され、幅Ｗ１は例えば４．０ｍｍ−６．０ｍｍに設定されている。厚板部ダイパッド１５の厚さｔ１は上述のように放熱効果を高めるために例えば１．５ｍｍ−２．５ｍｍに設定されている。インナーリード１３の厚さｔ２は、電気伝導性を高めつつ、加工を容易にするために、例えば０．４ｍｍ−０．６ｍｍに設定されている。また、厚板部ダイパッド１５から導出される端子部１６の幅を１．６ｍｍ−２．４ｍｍ（Ｗ１の４０％）とするとよい。ｔ１はｔ２の２倍以上を有しているので、過渡的な熱吸収が可能である。
端子部１６は、制御素子１１側と、パワー素子１２側のそれぞれのインナーリード１３の厚さｔ２と同等の厚さにより連結し構成されている。また、端子部１６の一方の主面は平坦であり、インナーリード１３と薄板部ダイパッド１４と厚板部ダイパッド１５と一方の主面と共通である。端子部１６は樹脂封止体５から導出され、外部の電気的入出力端子、すなわち外部リードとなる。
放熱板４は、平面形状は矩形形状をした金属板の放熱フィンである。例えば、銅又は銅合金が使用でき、プレス金型装置により打ち抜き加工でつくることができる。放熱板４の寸法は、例えば、幅９．０ｍｍ−１１．０ｍｍ、長さ３９．０ｍｍ−４１．０ｍｍ、厚さ０．３ｍｍ−０．５ｍｍに設定されている。
また、放熱板４は、接続部６によって、厚板部ダイパッド１５の他方の面に接合されている。接続部６には高放熱絶縁材には例えばエポキシ系樹脂を使用することができる。例えば、厚さは０．１ｍｍとすることができる。
また、放熱板４の大きさは、厚板部ダイパッド１５の接合部より大きく、薄板部ダイパッド１４（制御素子搭載部）の下部まで広がっており、薄板部ダイパッド１４と放熱板４の間には、樹脂封止体５が存在している。
樹脂封止体５は、長方形の矩形形状をしており、半導体装置を基板等への実装時にネジ止めが可能なネジ止め部７を短辺側（図中方向Ｘ）に有している。半導体素子２と、リードフレーム３の端子部１６を除き、半導体素子２、インナーリード１３、薄板部ダイパッド１４、厚板部ダイパッド１５と、他方の面を除いた放熱板４を樹脂で覆っている。樹脂封止体５には例えばエポキシ樹脂が使用され、この樹脂封止体５は例えばトランスファーモールド法により成形されている。樹脂封止体５の寸法は、例えば、幅１９．０ｍｍ−２１．０ｍｍ、長さ４９．０ｍｍ−５１．０ｍｍ、厚さ４．９ｍｍ−５．１ｍｍに設定されている。
次に、本発明の実施例１の係る半導体装置１の製造方法を説明する。
まず、図２に示すように、半導体素子２とリードフレーム３を準備する。次に、制御素子１１を薄板部ダイパッド１４にマウント装置より半田等で搭載する。パワー素子１２を厚板部ダイパッド１５にマウント装置より半田等で搭載する。（マウント工程）
次に、制御素子１１及びパワー素子１２とリードフレーム３のインナーリード１３の一方の端部にワイヤボンディング装置により、ワイヤ９を電気的に接続させる。ワイヤ９は制御素子１１には金細線が使用され、パワー素子１２にはアルミ太線が使用される。（ワイヤ接続工程）
次に、放熱板４を準備し、一方の主面に絶縁性樹脂を塗布し、パワー素子１２が搭載されワイヤ９が接続されたリードフレーム３の厚板部ダイパッド１５の他方の主面を接合させ、接続部６を備えたリードフレームの組立体が完成する。絶縁性樹脂の塗布は、ダイパッド側へ塗布してもよい。（組立工程）
次に、リードフレーム組立体を樹脂封止金型の上下金型に挟持させ、樹脂封止金型のパッケージ形状をした空間であるキャビティ部に樹脂を充填して樹脂封止体５を成形する。この時、放熱板４と厚板部ダイパッド１５を載置する下金型のキャビティ部の深さは放熱板４と厚板部ダイパッド１５を接合した寸法より浅くさせ、上下金型で挟持した時に放熱板４の他方の面をキャビティ底面に押しつけるようにする。例えば、組立体寸法より０．００５ｍｍから０．０５ｍｍ浅くするとよい。これにより、樹脂封止金型での挟持を強固におこなうことができる。（樹脂封止工程）
次に、複数の樹脂封止体が成形されたリードフレームの枠体（図示せず）等の不要部を切断する。図３及び図４に示す個片の半導体装置１に分割される。（分割工程）
最後に樹脂封止体５から導出された端子部１６を所望の形状に形成し、半導体装置が完成する。（リードフォーミング工程）
次に、本発明の実施例１の係る半導体装置１の効果を説明する。
上述したように、リードフレームのパワー素子搭載部を厚板形状に形成した放熱部として、さらにパワー素子搭載部と反対側に絶縁層である接続部を介して放熱板を備えているので、パワー素子の動作により発生する熱を断面積が大きく熱抵抗が小さいリードフレーム（厚板部ダイパッド）を熱伝達し、放熱板を通して放熱板の露出面である樹脂封止体の裏面から効率よく樹脂封止体の外部に放出することができる。
また、リードフレームを用いるので、ダイパッドを所望の数に分割することができ、複数のダイパットを備えるので、複数のパワー素子を搭載することができる。
また、リードフレームは屈曲部を持たず、平坦部を備えているので、樹脂成形時に強固に成型金型に挟持することができ、キャビティ寸法も浅く設定しているので、放熱板を強固に下金型のキャビティ部底面に押さえ付けるようにして樹脂成形することができる。これにより、樹脂封止体から露出する放熱板の他方の主面に樹脂フラッシュが漏れ出ることを防ぐ。これにより、放熱の阻害になる樹脂が存在しなく、効率のよい放熱ができる。
また、接続部は１箇所、１層であるので、組立精度に影響が少なくでき、樹脂成形時の押さえ付けと熱伝達に有利である。さらに、接続部の位置は厚板部ダイパッドと放熱板の組立体において、素子搭載部の下方３０％以下としたことにより、過渡的は熱吸収効果がある。
また、厚板部ダイパッドは、傾斜部を有しているので、端子部からの押し圧を効率よく放熱板に力伝達して、接合を強固にしている。さらに、放熱板に樹脂封止体等の引っ張り応力が生じても、素子搭載面より接続部面積が狭いので、素子に影響を及ぼすことがない。
また、制御素子下部と放熱板との間に樹脂封止体を備えるので、パワー素子から発生する熱が放熱板へは伝わるが、樹脂が存在するために、放熱板に伝達した熱が制御素子まで伝わらず（断熱性を有する）、制御素子の誤動作や損傷を防止することができ、半導体装置の品質を向上することができる。ここでは、樹脂の挿入間隔がリードフレームの厚さ（ｔ２）の２倍以上をとることができる。
また、図４に示すように、樹脂封止体の投影面積の４０％以上の大きい面積の放熱板を有し、絶縁層の接続部を介した放熱板を有するので、絶縁性と継続的放熱効果を両立することができる。
以下、本発明の実施例２の係る半導体装置１の構成を説明する。
リードフレーム３において、素材にジルコニウム入り銅合金を用いる。例えば、銅にジルコニウムを０．０２％入れたものを使用することができる。
次に、実施例２による半導体装置１の製造方法は実施例１と同じであるので、省略し、効果を説明する。
ジルコニウム入り銅合金により、リードフレーム３の機械強度を強固にすることができる。純銅の強度を上回り、熱伝導性や耐熱性に優れているので、製造工程で加わる加熱によって、弾性力が低下することが無く、製造中や製造完成後も初期と同様の機械強度を保つことができる。
以上の実施例１、実施例２により、本発明に係る半導体装置は、リードフレームの放熱部と放熱板を備えているので、熱伝達を効率よく、さらに放熱効率を向上させることが可能である。
また、分割された複数のダイパットを備えているので、パワーモジュール構造に対応でき、複数のパワー素子を搭載することが可能である。
上述のように、本発明の実施の形態を記載したが、この開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
例えば、上述の実施例において、半導体装置１の最終的な端子部形状を説明していないが、ピン挿入型、面実装型の形状のいずれであっても構わない。
また、半導体素子の搭載数は任意の数量であっても構わない。
また、樹脂封止体の形状を長方形としたが、任意の形状であっても構わない。
１、半導体装置
２、半導体素子
３、リードフレーム
４、放熱板
５、樹脂封止体
６、接続部
７、ネジ止め部
８、ワイヤ
１１、制御素子（ＭＩＣ）
１２、パワー素子（ＩＧＢＴ、ＦＲＤ）
１３、インナーリード
１４、薄板部ダイパッド
１５、厚板部ダイパッド
１６、端子部（外部リード）
１７、傾斜部
１８、平坦部

Claims (3)

  1. 一方の主面に制御素子を搭載する薄板部と一方の主面にパワー素子を搭載する厚板部とからなるリードフレームと、前記リードフレームの前記厚板部の一方の主面に対向する他方の主面に一方の主面を接合する放熱板と、前記リードフレームの端子部と前記放熱板の他方の主面を露出させ樹脂封止する樹脂封止体とを有する半導体装置において、
    前記リードフレームの一方の主面（素子搭載面）が前記端子部の一方の主面を含み平坦である平坦部と、前記厚板部は他方の主面に向かって幅が狭くなる傾斜部と、前記放熱板は一層の絶縁層で接続されている接続部を備えることを特徴とする半導体装置。
  2. 前記放熱板は前記樹脂封止体の両端部に設けられたネジ止め部を除いた大きさの面積を有し、前記制御素子を搭載した前記リードフレームの前記薄板部の下部まで位置しており、前記薄板部と前記放熱板との間に前記樹脂封止体が介在していることを特徴とする請求項１に記載の半導体装置。
  3. 前記リードフレームはジルコニウム入り銅合金であることを特徴とする請求項１，２に記載の半導体装置。
JP2011043144A 2011-02-28 2011-02-28 半導体装置 Pending JP2012182250A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011043144A JP2012182250A (ja) 2011-02-28 2011-02-28 半導体装置
CN2012200693834U CN202487565U (zh) 2011-02-28 2012-02-27 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011043144A JP2012182250A (ja) 2011-02-28 2011-02-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2012182250A true JP2012182250A (ja) 2012-09-20

Family

ID=46961965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011043144A Pending JP2012182250A (ja) 2011-02-28 2011-02-28 半導体装置

Country Status (2)

Country Link
JP (1) JP2012182250A (ja)
CN (1) CN202487565U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017154198A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びその製造方法、リードフレーム
WO2017154199A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びリードフレーム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347531A (zh) * 2013-07-23 2015-02-11 西安永电电气有限责任公司 塑封式智能功率模块及其散热器结构
CN104659006B (zh) * 2013-11-19 2017-11-03 西安永电电气有限责任公司 一种塑封式ipm引线框架结构
JP2018018952A (ja) * 2016-07-28 2018-02-01 三菱電機株式会社 半導体装置
CN109243986B (zh) * 2018-08-20 2020-04-14 浙江亚芯微电子股份有限公司 一种多芯片封装工艺
CN110942998A (zh) * 2019-12-06 2020-03-31 西安中车永电电气有限公司 一种ipm模块的芯片焊接方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299576A (ja) * 1992-04-17 1993-11-12 Mitsubishi Electric Corp マルチチップ型半導体装置及びその製造方法
JPH09102571A (ja) * 1995-10-03 1997-04-15 Mitsubishi Electric Corp 電力用半導体装置の製造方法およびリードフレーム
JP2009129952A (ja) * 2007-11-20 2009-06-11 Denso Corp 半導体装置
JP2010171278A (ja) * 2009-01-23 2010-08-05 Sanken Electric Co Ltd 半導体装置及びリードフレーム
JP2011029492A (ja) * 2009-07-28 2011-02-10 Mitsubishi Electric Corp 電力用半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299576A (ja) * 1992-04-17 1993-11-12 Mitsubishi Electric Corp マルチチップ型半導体装置及びその製造方法
JPH09102571A (ja) * 1995-10-03 1997-04-15 Mitsubishi Electric Corp 電力用半導体装置の製造方法およびリードフレーム
JP2009129952A (ja) * 2007-11-20 2009-06-11 Denso Corp 半導体装置
JP2010171278A (ja) * 2009-01-23 2010-08-05 Sanken Electric Co Ltd 半導体装置及びリードフレーム
JP2011029492A (ja) * 2009-07-28 2011-02-10 Mitsubishi Electric Corp 電力用半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017154198A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びその製造方法、リードフレーム
WO2017154199A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びリードフレーム
WO2017154232A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びリードフレーム
CN107534025A (zh) * 2016-03-11 2018-01-02 新电元工业株式会社 半导体装置及其制造方法、引线框
JP6277292B1 (ja) * 2016-03-11 2018-02-07 新電元工業株式会社 半導体装置及びリードフレーム
US10438872B2 (en) 2016-03-11 2019-10-08 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and lead frame
US10490490B2 (en) 2016-03-11 2019-11-26 Shindengen Electric Manufacturing Co., Ltd. Thermally conductive semiconductor device and manufacturing method thereof
CN107534025B (zh) * 2016-03-11 2020-03-17 新电元工业株式会社 半导体装置及其制造方法、引线框

Also Published As

Publication number Publication date
CN202487565U (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
US10128165B2 (en) Package with vertically spaced partially encapsulated contact structures
KR101127199B1 (ko) 반도체장치
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
EP2700095B1 (en) Semiconductor device and manufacturing method thereof
JP5163055B2 (ja) 電力半導体モジュール
US10056309B2 (en) Electronic device
JP6077773B2 (ja) パワーモジュール半導体装置
JP2012182250A (ja) 半導体装置
EP3026701B1 (en) Power module and manufacturing method thereof
JP6053858B2 (ja) パワー半導体装置および車載用回転電機の駆動装置
JP5895220B2 (ja) 半導体装置の製造方法
US7851897B1 (en) IC package structures for high power dissipation and low RDSon
CN111599786A (zh) 夹具框架组件、具有引线框架和夹具框架的半导体封装及其制造方法
CN111276447B (zh) 双侧冷却功率模块及其制造方法
JP2013138087A (ja) 半導体モジュール及びその製造方法
US10410996B2 (en) Integrated circuit package for assembling various dice in a single IC package
JP5407674B2 (ja) 半導体装置
US20230215788A1 (en) Power module and manufacturing method thereof, converter, and electronic device
US20230327350A1 (en) Transfer molded power modules and methods of manufacture
KR101255930B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP2013183022A (ja) 半導体装置および半導体装置の製造方法
JP2010225952A (ja) 半導体モジュール
JP2017069351A (ja) 半導体装置
JP2012119488A (ja) 半導体装置の製造方法及び半導体装置
JP2012238737A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150714