JP2010171278A - 半導体装置及びリードフレーム - Google Patents

半導体装置及びリードフレーム Download PDF

Info

Publication number
JP2010171278A
JP2010171278A JP2009013529A JP2009013529A JP2010171278A JP 2010171278 A JP2010171278 A JP 2010171278A JP 2009013529 A JP2009013529 A JP 2009013529A JP 2009013529 A JP2009013529 A JP 2009013529A JP 2010171278 A JP2010171278 A JP 2010171278A
Authority
JP
Japan
Prior art keywords
semiconductor element
die pad
notch
semiconductor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009013529A
Other languages
English (en)
Other versions
JP5257096B2 (ja
Inventor
Hidekazu Tanizawa
秀和 谷澤
Masami Itsuda
昌実 五田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2009013529A priority Critical patent/JP5257096B2/ja
Publication of JP2010171278A publication Critical patent/JP2010171278A/ja
Application granted granted Critical
Publication of JP5257096B2 publication Critical patent/JP5257096B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】小型化並びに動作速度の高速化を実現しつつ、熱干渉に伴う半導体素子や回路の出力特性のばらつきを減少することができる半導体装置並びにリードフレームを提供する。
【解決手段】半導体装置１において、第１の方向Ｘに離間して配列された第１の半導体素子３１及び第２の半導体素子３２と、第１の方向Ｘに延伸し、第１の表面２１Ａ上に第１の半導体素子３１及び第２の半導体素子３２を搭載し、第１の方向Ｘと交差する第２の方向Ｙにおいて第１の側面２１Ｃ１から第１の半導体素子３１と第２の半導体素子３２との間に達する第１の切欠部２１１を有する第１のダイパッド２１と、第１のダイパッド２１の第１の側面２１Ｃ１に対向する第２の側面２１Ｃ２に連接された第１のリード２３（Ｄ）とを備える。
【選択図】図１

Description

本発明は、半導体装置及びリードフレームに関し、特にダイパッド上に複数の半導体素子を搭載した半導体装置及びそれに使用されるリードフレームに関する。
先行技術文献に開示される負荷駆動装置は、負荷を駆動する複数の出力パワートランジスタとそれを駆動制御する制御用ＩＣとを備えている。複数の出力パワートランジスタ、駆動用ＩＣはいずれも同一の電極基板上に実装され、この電極基板、出力パワートランジスタ及び駆動用ＩＣはモールド樹脂によって一体的に封止されている。出力パワートランジスタと駆動用ＩＣとはワイヤを用いて電気的に接続されている。
このように構成された負荷駆動装置においては、同一の電極基板上に出力パワートランジスタ及び駆動用ＩＣを実装しているので、電極基板を個別に製作した場合に比べて、電極基板のサイズが小さくなる。更に、出力パワートランジスタと駆動用ＩＣとの離間距離が小さくなる。従って、負荷駆動装置の小型化を実現することができる。
また、負荷駆動装置においては、出力パワートランジスタと駆動用ＩＣとの間を電気的に接続するワイヤ長が短くなる。つまり、駆動用ＩＣから出力パワートランジスタへの駆動制御信号の伝達速度の高速化を実現することができる。
特開２００８−１６８２２号公報
しかしながら、上記先行技術文献に開示された負荷駆動装置においては、以下の点について配慮がなされていなかった。
複数の出力パワートランジスタにはその稼動時に大電流が流れ、出力パワートランジスタは発熱し温度上昇を生じる。複数の出力パワートランジスタは同一の電極基板上に実装されているので、１つの出力パワートランジスタから発生した熱は電極基板を通して他の出力パワートランジスタに伝達される。この他の出力パワートランジスタにおいては、伝達された不必要な熱によって温度上昇が生じ、出力特性にばらつきが生じる。
また、出力パワートランジスタ間だけにこのような熱干渉に伴う出力特性のばらつきが発生するのではなく、出力パワートランジスタの稼動時に発生する熱は同一の電極基板上に実装された駆動用ＩＣにも影響を及ぼす。すなわち、駆動用ＩＣの出力特性にばらつきが生じる。
本発明は上記課題を解決するためになされたものである。従って、本発明は、小型化並びに動作速度の高速化を実現しつつ、熱干渉に伴う半導体素子、回路の少なくともいずれかの出力特性のばらつきを減少することができる半導体装置を提供することである。
また、本発明は、このような課題を解決することができる半導体装置を製作することができるリードフレームを提供することである。
上記課題を解決するために、本発明の実施例に係る第１の特徴は、半導体装置において、第１の方向に離間して配列された第１の半導体素子及び第２の半導体素子と、第１の方向に延伸し、第１の表面上に第１の半導体素子及び第２の半導体素子を搭載し、第１の方向と交差する第２の方向において第１の側面から第１の半導体素子と第２の半導体素子との間に達する切欠部を有する第１のダイパッドと、第１のダイパッドの第１の側面と異なる第２の側面に連接されたリードとを備える。
本発明の実施例に係る第２の特徴は、半導体装置において、第１の方向に離間して配列された第１の半導体素子及び第２の半導体素子と、第１の方向に延伸し、第１の表面上に第１の半導体素子及び第２の半導体素子を搭載し、第１の方向と交差する第２の方向において第１の側面から第１の半導体素子と第２の半導体素子との間に達する切欠部を有する第１のダイパッドと、第１のダイパッドの第１の側面に離間して配設された第２のダイパッドと、切欠部に対向する領域において第２のダイパッドの表面上に搭載された電子部品とを備える。
第１の特徴に係る半導体装置において、第１のダイパッドの第１の表面からそれと対向する第２の表面までの厚さはリードの厚さに比べて厚いことが好ましい。
第１の特徴又は第２の特徴に係る半導体装置において、第１の半導体素子、第２の半導体素子、第１のダイパッドの第１の表面、この第１の表面に対向する第２の表面を覆い、切欠部に埋設された樹脂封止体を更に備え、樹脂封止体の第１のダイパッドの第２の表面上の厚さは、第１のダイパッドの第１の表面から第２の表面までの厚さに比べて薄く、かつ樹脂封止体の第１のダイパッドの第１の表面上の厚さに比べて薄いことが好ましい。
第１の特徴又は第２の特徴に係る半導体装置において、第１のダイパッドの第２の側面は第１の表面に対して鋭角をなす第２のテーパ面により構成され、第１の側面は、第１の表面に対して第２の側面の鋭角よりも大きくかつ第１の表面に垂直な角度以下の角度に設定された第１のテーパ面により構成されていることが好ましい。
第１の特徴又は第２の特徴に係る半導体装置において、第１のダイパッドの厚さは第２のダイパッドの厚さに比べて厚いことが好ましい。
本発明の実施例に係る第３の特徴は、半導体装置において、第１の方向に離間して順次配列された第１の半導体素子、第２の半導体素子、第３の半導体素子及び第４の半導体素子と、第１の方向に延伸し、第１の表面上に第１の半導体素子乃至第４の半導体素子を搭載し、第１の方向と交差する第２の方向において、第１の側面から第１の半導体素子と第２の半導体素子との間に達する第１の切欠部、第１の側面から第３の半導体素子と第４の半導体素子との間に達する第２の切欠部、及び第１の側面から第２の半導体素子と第３の半導体素子との間に達し第１の切欠部及び第２の切欠部の長さに比べて長い第３の切欠部を有する第１のダイパッドと、第１のダイパッドの第１の側面とは異なる第２の側面に連接されたリードとを備える。
第３の特徴に係る半導体装置において、リードは、第３の切欠部に対向する領域において、第１のダイパッドの第２の側面に一体に構成されていることが好ましい。
第３の特徴に係る半導体装置において、第１の切欠部及び第２の切欠部は、第２の方向において、第１の半導体素子と第２の半導体素子とが対向する側面、第３の半導体素子と第４の半導体素子とが対向する側面に対して、各々５０％以上１００％以下掛かる長さに設定され、第３の切欠部は、第２の方向において、第２の半導体素子と第３の半導体素子とが対向する側面に対して、１００％を超えて掛かる長さに設定されていることが好ましい。
本発明の実施例に係る第４の特徴は、リードフレームにおいて、第１の特徴乃至第３の特徴のいずれかに係る半導体装置の第１のダイパッド及びリード、又は第１のダイパッド、第２のダイパッド及びリードを一体に構成したものである。
本発明によれば、小型化並びに動作速度の高速化を実現しつつ、熱干渉に伴う半導体素子、回路の少なくともいずれかの出力特性のばらつきを減少することができる半導体装置を提供することができる。
また、本発明によれば、上記半導体装置を製作することができるリードフレームを提供することができる。
本発明の一実施例に係る半導体装置の樹脂封止体の一部を取り除いた要部平面図である。 図１に示す半導体装置の全体の拡大断面図である。 図１に示す半導体装置の全体平面図である。 （Ａ）は一実施例に係る半導体装置を説明するために実験に使用された第１の試料の斜視図、（Ｂ）は第２の試料の斜視図である。 （Ａ）は第３の試料の斜視図、（Ｂ）は第４の試料の斜視図である。 一実施例に係る半導体装置において切欠部の長さと半導体素子間の温度との関係を示すグラフである。 一実施例に係る半導体装置において切欠部の長さと半導体素子間の熱抵抗との関係を示すグラフである。 一実施例に係る半導体装置において半導体素子の過渡的な温度変化を示すグラフである。 一実施例に係る半導体装置において切欠部の幅と半導体素子の温度との関係を示すグラフである。 一実施例に係る半導体装置において放熱経路の熱抵抗と切欠部の幅との関係を示すグラフである。 一実施例に係る半導体装置において半導体素子の過渡的な温度変化を示すグラフである。 図１乃至図３に示す半導体装置の製作に使用されるリードフレームの平面図である。
次に、図面を参照して、本発明の実施例を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
また、以下に示す実施例はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
本実施例は、パワートランジスタ及びその駆動制御を行う制御回路を樹脂封止体によって封止した半導体装置に本発明を適用した例を説明するものである。
［半導体装置の全体構造］
図１乃至図３に示すように、本実施例に係る半導体装置１は、第１の方向Ｘに離間して順次配列された第１の半導体素子３１、第２の半導体素子３２、第３の半導体素子３３及び第４の半導体素子３４と、第１の方向Ｘに延伸し、第１の表面２１Ａ上に第１の半導体素子３１乃至第４の半導体素子３４を搭載し、第１の方向Ｘと交差する第２の方向Ｙにおいて、第１の側面２１Ｃ１から第１の半導体素子３１と第２の半導体素子３２との間に達する第１の切欠部２１１、第１の側面２１Ｃ１から第３の半導体素子３３と第４の半導体素子３４との間に達する第２の切欠部２１２、及び第１の側面２１Ｃ１から第２の半導体素子３２と第３の半導体素子３３との間に達し第１の切欠部２１１及び第２の切欠部２１２の長さに比べて長い第３の切欠部２１３を有する第１のダイパッド２１と、第１のダイパッド２１の第１の側面２１Ｃ１に対向する第２の側面２１Ｃ２に連接され、第１の半導体素子３１乃至第４の半導体素子３４に共通の第１のリード２３（Ｄ１）、２３（Ｄ２）、２３（Ｄ３）とを備えている。
更に、本実施例に係る半導体装置１は、第１のダイパッド２１の第１の側面２１Ｃ１から離間しかつ分離された第２のダイパッド２２と、第３の切欠部２１３に対向する領域において第２のダイパッド２２の第１の表面２２Ａ上に搭載され、第１の半導体素子３１乃至第４の半導体素子３４の動作を制御する電子部品としての制御回路３５とを備えている。
そして、この半導体装置１は、第１の半導体素子３１乃至第４の半導体素子３４、第１のダイパッド２１の第１の表面２１Ａ、この第１の表面２１Ａに対向する第２の表面２１Ｂ及びリード２３のインナー部を覆い、第１の切欠部２１１、第２の切欠部２１２及び第３の切欠部２１３に埋設された樹脂封止体５を備えている。樹脂封止体５は、制御回路３５、第２のダイパッド２２の第１の表面２２Ａ、この第１の表面２２Ａに対向する第２の表面２２Ｂ、第２のダイパッド２２の第１の側面２２Ｃ１に対向する第２の側面２２Ｃ２に沿って配列された第２のリード２４のインナー部を同様に覆う。
ここで、第１の方向Ｘとは座標系のＸ軸方向と同一方向であり、第２の方向とはＹ軸方向と同一方向である。また、Ｚ軸方向は、第１の方向Ｘ及び第２の方向Ｙを含む平面に対して垂直な方向であり、第３の方向Ｚとして説明する。例えば、本実施例においては、第１の方向Ｘは第２の方向Ｙ、第３の方向Ｚのそれぞれに対して直角に設定されている。
［第１の半導体素子３１−第４の半導体素子３４の構成］
図１及び図２に示す本実施例に係る半導体装置１において、第１の半導体素子３１乃至第４の半導体素子３４は、例えば、同一の半導体素子であり、シリコン（Ｓｉ）、シリコンカーバイト（ＳｉＣ）、窒化物半導体のいずれかからなる。ここでは、第１の半導体素子３１乃至第４の半導体素子３４は、例えば縦型構造を有するスイッチング素子又はダイオードを有する。また、本実施例において、第１の半導体素子３１乃至第４の半導体素子３４は、横型構造、又は縦型構造と横型構造とを混在させたスイッチング素子又はダイオードを備えてよい。例えば、横型構造を有するスイッチング素子を有する半導体素子が使用される場合、第１のダイパッド２１とこの半導体素子との間には絶縁物を介在させることができる。スイッチング素子には、少なくともＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）、ＭＩＳＦＥＴ（metal insulated semiconductor field effect transistor）のいずれかが含まれる。
第１の半導体素子３１乃至第４の半導体素子３４のそれぞれの表面には第１の主電極パッド（ここではソース電極パッド）３０１及び制御電極パッド（ここではゲート電極パッド）３０２が配設されている。更に、本実施例において、第１の半導体素子３１乃至第４の半導体素子３４のそれぞれの表面には、温度センス用パッド３０３、電圧センス用パッド３０４及び電流センス用パッド３０５が配設されている。これらの第１の主電極パッド３０１等は、例えばアルミニウム（Ａｌ）、又は添加物を含むＡｌ合金により形成されている。図示しないが、第１の半導体素子３１乃至第４の半導体素子３４のそれぞれの表面と対向する裏面の全域には第２の主電極パッド（ここではドレイン電極パッド）が配設されている。
第１の半導体素子３１乃至第４の半導体素子３４のそれぞれは、必ずしもこの数値に限定されるものではないが、例えば第１の方向Ｘの長さを３．２ｍｍ−３．６ｍｍ、第２の方向Ｙの長さを３．４ｍｍ−３．８ｍｍとした平面形状を有する。また、第３の方向Ｚの厚さは０．３ｍｍ−０．５ｍｍに設定されている。本実施例において、第１の半導体素子３１乃至第４の半導体素子３４のそれぞれは、第１の方向Ｘにおいて一直線上に配列されている。配列間隔（ピッチ）は例えば６．１ｍｍ−６．５ｍｍである。
また、第１の半導体素子３１乃至第４の半導体素子３４のそれぞれは、第１のダイパッド２１の第１の表面２１Ａ上に図示しない導電性接着剤を介在させ、電気的かつ機械的に接続されている。導電性接着剤には例えば銀（Ａｇ）ペースト等を使用することができる。
なお、第１の半導体素子３１乃至第４の半導体素子３４は温度検出用のダイオードとスイッチング素子とを組み合わせて搭載した複合半導体素子等であってもよい。また、スイッチング素子には、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタ等を使用することができる。
また、本実施例において、第１のダイパッド２１の第１の表面２１Ａ上には第１の半導体素子３１乃至第４の半導体素子３４の合計４個の半導体素子が搭載（実装）されているが、この個数に限定はされない。例えば、第１のダイパッド２１の第１の表面２１Ａ上に第２の半導体素子３２及び第３の半導体素子３３の合計２個の半導体素子、又は第１の半導体素子３１乃至第４の半導体素子３４に、図１中、第１の半導体素子３１の左側及び第４の半導体素子３４の右側に各々１個づつ加えて合計６個の半導体素子が搭載されてもよい。ここでは、第１のダイパッド２１の第１の表面２１Ａ上に最大６個の半導体素子を搭載することができる。更に、第１のダイパッド２１の形状を変更する必要があるが、第１のダイパッド２１の第１の表面２１Ａ上には、８個、１２個等の半導体素子を搭載することができる。
また、第１の半導体素子３１乃至第４の半導体素子３４は、本実施例において、第３の方向Ｚから見て、第１の方向Ｘに直線上一列に順次配列されているが、必ずしも直線上一列に配列される必要はない。例えば、第１の半導体素子３１乃至第４の半導体素子３４が第１の方向Ｘに順次配列されつつ、第１の半導体素子３１に対して第２の半導体素子３２乃至第４の半導体素子３４の少なくともいずれか１つが第２の方向Ｙにずれて配置されていてもよい。具体的には、第１の半導体素子３１及び第２の半導体素子３２に対して第３の半導体素子３３及び第４の半導体素子３４が第２の方向Ｙにずれて配置される場合、第１の半導体素子３１及び第３の半導体素子３３に対して第２の半導体素子３２及び第４の半導体素子３４が第２の方向Ｙにずれて配置される場合、第１の半導体素子３１及び第４の半導体素子３４に対して第２の半導体素子３２及び第３の半導体素子３３が第２の方向Ｙにずれて配置される場合等が含まれる。本実施例は、これらの配列形態も、第１の方向Ｘへの順次配列という意味において使用している。
［制御回路３５の構成］
電子部品としての制御回路３５は、本実施例において、第１の半導体素子３１乃至第４の半導体素子３４のそれぞれの駆動制御を行う制御用モノリシックＩＣ（ＭＩＣ）である。制御回路３５は、第１の半導体素子３１乃至第４の半導体素子３４のそれぞれと同様にＳｉ、ＳｉＣ又は窒化物半導体からなり、この半導体チップにトランジスタ、容量、抵抗等の素子を集積化して回路を構築している。制御回路３５は、必ずしもこの数値に限定されるものではないが、例えば第１の方向Ｘの長さを６．４ｍｍ−６．８ｍｍ、第２の方向Ｙの長さを４．０ｍｍ−４．４ｍｍとした平面形状を有する。また、第３の方向Ｚの厚さは０．３ｍｍ−０．５ｍｍに設定されている。
また、制御回路３５は、第２のダイパッド２２の第１の表面２２Ａ上に、図示しない絶縁体を介在させ、電気的に分離された状態において機械的に接続されている。この絶縁体には、例えばエポキシ系接着剤、エポキシ樹脂基板、セラミックス基板等を使用することができる。
第１の半導体素子３１の制御電極パッド３０２、温度センス用パッド３０３、電圧センス用パッド３０４、電流センス用パッド３０５のそれぞれは、図１中、制御回路３５の左側に配設された配線基板３６を通して間接的に制御回路３５の電極パッド３５１に電気的に接続されている。第１の半導体素子３１の制御電極パッド３０２等と配線基板３６との電気的な接続並びに配線基板３６と制御回路３５の電極パッド３５１との電気的な接続には例えば第２のワイヤ４２が使用されている。
第２の半導体素子３２の制御電極パッド３０２等は配線基板３６を介さずに直接的に制御回路３５の電極パッド３５１に電気的に接続されている。双方の電気的な接続には同様に例えば第２のワイヤ４２が使用されている。
第３の半導体素子３３の制御電極パッド３０２等は、第２の半導体素子３２と制御回路３５との接続構造と同様に、直接的に制御回路３５の電極パッド３５１に電気的に接続されている。双方の電気的な接続には同様に例えば第２のワイヤ４２が使用されている。
第４の半導体素子３４の制御電極パッド３０２等は、第１の半導体素子３１と制御回路３５との接続構造と同様に、図１中、制御回路３５の右側に配設された配線基板３６を通して間接的に制御回路３５の電極パッド３５１に電気的に接続されている。第４の半導体素子３４の制御電極パッド３０２等と配線基板３６との電気的な接続並びに配線基板３６と制御回路３５の電極パッド３５１との電気的な接続には例えば第２のワイヤ４２が使用されている。
第２のワイヤ４２には、本実施例において、例えば細径の金（Ａｕ）ワイヤが使用されている。第２のワイヤ４２のボンディングには、超音波振動に熱圧着を併用したワイヤボンディング法が使用されている。
一方、第１の半導体素子３１の第１の主電極パッド３０１は第１のリード２３（Ｓ１）に第１のワイヤ４１を通して電気的に接続され、第２の半導体素子３２の第１の主電極パッド３０１は第１のリード２３（Ｓ２）に第１のワイヤ４１を通して電気的に接続されている。同様に、第３の半導体素子３３の第１の主電極パッド３０１は第１のリード２３（Ｓ３）に第１のワイヤ４１を通して電気的に接続され、第４の半導体素子３４の第１の主電極パッド３０１は第１のリード２３（Ｓ４）に第１のワイヤ４１を通して電気的に接続されている。
第１のワイヤ４１には、本実施例において、例えば第２のワイヤ４２に比べて太径のＡｌワイヤが使用されている。第１のワイヤ４１のボンディングには、第２のワイヤ４２のワイヤボンディング方法と同様に、超音波振動に熱圧着を併用したワイヤボンディング法が使用されている。
［配線基板３６の構成］
配線基板３６は、第２のダイパッド２２の第１の表面２２Ａ上において、図１中、制御回路３５の左側、右側のそれぞれに配設されている。配線基板３６は、本実施例において、絶縁基板３６１と、その表面上に配設された配線３６２とを備えている。配線基板３６の配線３６２は、第１の方向Ｘに延伸し、第２の方向Ｙに一定間隔において複数本配列されている。
図１中、制御回路３５の左側に配設された配線基板３６は、制御回路３５の左端から第１の半導体素子３１に対向する領域まで配線３６２を引き出したレイアウトを有し、制御回路３５と第１の半導体素子３１との電気的な接続に要求されるワイヤボンディングルールを緩和する機能を有する。つまり、第１の半導体素子３１、第２の半導体素子３２のそれぞれと制御回路３５との間を第２のワイヤ４２を通して直接接続した場合には第２のワイヤ４２のボンディング密度が高くなり、又第２のワイヤ４２の長さも長くなり、隣接する第２のワイヤ４２間の短絡が誘発されるので、第１の半導体素子３１と制御回路３５との接続は配線基板３６を通して迂回させている。
同様に、制御回路３５の右側に配設された配線基板３６は、制御回路３５の右端から第４の半導体素子３４に対向する領域まで配線３６２を引き出したレイアウトを有し、制御回路３５と第４の半導体素子３４との電気的な接続に要求されるワイヤボンディングルールを緩和する機能を有する。つまり、第３の半導体素子３３、第４の半導体素子３４のそれぞれと制御回路３５との間を第２のワイヤ４２を通して直接接続した場合には第２のワイヤ４２のボンディング密度が高くなり、又第２のワイヤ４２の長さも長くなり、隣接する第２のワイヤ４２間の短絡が誘発されるので、第４の半導体素子３４と制御回路３５との接続は配線基板３６を通して迂回させている。
配線基板３６は、第１の半導体素子３１、第４の半導体素子３４のそれぞれとの接続に要求されるワイヤボンディングルールを緩和する機能を有するだけではなく、第２のリード２４との電気的な接続に要求されるワイヤボンディングルールも緩和する機能を有する。制御回路３５の電極パッド３５１と第２のダイパッド２２の第２の側面２２Ｃ２に沿って中央部分に配列された第２のリード２４とは第２のワイヤ４２を通して直接的に電気的に接続されている。また、制御回路３５の電極パッド３５１と第２のダイパッド２２の第２の側面２２Ｃ２に沿って周辺部分に配列された第２のリード２４とは第２のワイヤ４２及び配線基板３６を通して間接的に電気的に接続されている。いずれの場合も、第２のワイヤ４２の長さを短くすることができる。配線基板３６の配線３６２の断面面積に比べて第２のワイヤ４２の断面面積は小さいので、第２のワイヤ４２の長さを短くすることにより、信号伝達速度の高速化を実現することができる。
本実施例において、配線基板３６の絶縁基板３６１は例えばガラスエポキシ樹脂により形成されている。配線３６２は、この構造に限定されないが、例えば銅（Ｃｕ）層上にニッケル（Ｎｉ）−燐（Ｐ）合金層、Ａｕ層のそれぞれを積層した複合膜により形成されている。図示していないが、配線３６２上には保護膜としてソルダーレジスト膜が配設されていてもよい。
なお、本実施例に係る半導体装置１に要求される機能に応じて、第２のダイパッド２２の配線基板３６が搭載された領域には、配線基板３６に代えて、半導体素子（半導体チップ）、抵抗、容量、インダクタ、トランス等の制御回路３５とは別の電子部品を搭載することができる。
［第１のダイパッド２１の構成］
図１に示すように、第１のダイパッド２１の平面形状は、第１の方向Ｘに細長く延伸し、第１の半導体素子３１乃至第４の半導体素子３４のそれぞれを搭載した部分が第１の側面２１Ｃ１として第２の方向Ｙに突出し、逆に第１の切欠部２１１、第２の切欠部２１２及び第３の切欠部２１３の部分が第１の側面２１Ｃ１から第２の側面２１Ｃ２に向かって途中まで後退し、第２の側面２１Ｃ２部分が第１の方向Ｘに連なる櫛形形状により構成されている。
この数値に必ずしも限定されるものではないが、第１のダイパッド２１の第１の方向Ｘの長さは例えば３８．５ｍｍ−３９．５ｍｍに設定され、第２の方向Ｙの幅は例えば７．２ｍｍ−７．６ｍｍに設定されている。第１のダイパッド２１の第１の表面２１Ａからそれに対向する第２の表面（裏面）２１Ｂまでの厚さｔ１は例えば１．８ｍｍ−２．２ｍｍに設定されている。ここで、第２のダイパッド２２、第１のリード２３、第２のリード２４のそれぞれの厚さｔ２は例えば０．３ｍｍ−０．７ｍｍに設定されており、これらの厚さに対して第１のダイパッド２１の厚さは倍以上の厚さを有する。
図２に示すように、第１のダイパッド２１の第２の側面２１Ｃ２は、第１の表面２１Ａに対して鋭角α２をなす第２のテーパ面により構成されている。第１の側面２１Ｃ１は、第１の表面２１Ａに対して、第２の側面２１Ｃ２の鋭角α２よりも大きく第１の表面２１Ａに垂直な角度以下好ましくはそれよりも小さい鋭角α１をなす第１のテーパ面により構成されている。鋭角α１は鋭角α２と同一にすること、又は鋭角α１は鋭角α２に比べて小さくすることもできる。
第１のダイパッド２１の第１の側面２１Ｃ１は、第１の表面２１Ａから第２の表面２１Ｂに向かう厚さ方向の放熱経路の断面積を出来る限り増加し、放熱経路における熱抵抗を減少する機能を備えている。また、第１の側面２１Ｃ１は、第１のダイパッド２１を金型により製作する際の抜き勾配を作るために第１のテーパ面により構成されている。本実施例において、鋭角α１は例えば８０度−８４度に設定されている。
一方、第１のダイパッド２１の第２の側面２１Ｃ２は、それに沿って複数の第１のリード２３が配列され、トランスファーモールド法を用いた樹脂封止体５の製作の際の流動性樹脂の回り込みを改善する機能を備えている。つまり、鋭角α２が小さければ、第２の側面２１Ｃ２の第２のテーパ面の傾斜角度が緩くなり、流動性樹脂の流動経路を拡大することができる。また、第２の側面２１Ｃ２は、第１の側面２１Ｃ１と同様に、第１のダイパッド２１の厚さ方向の放熱経路の断面積を出来る限り増加する必要もある。従って、本実施例において、鋭角α２は例えば５５度−６５度に設定されている。
第１のダイパッド２１の第１の側面２１Ｃ１の、第２のダイパッド２２に最も近い最先端部２１６は、それ以外の部分に比べて厚さを薄く、ここでは第２のダイパッド２２、第１のリード２３、第２のリード２４のそれぞれの厚さｔ２と同一の厚さにより構成されている。最先端部２１６の第２の方向Ｙの長さは例えば０．１ｍｍ−０．３ｍｍに設定されている。最先端部２１６は、その厚さを薄くすることによって、第１のダイパッド２１から第２のダイパッド２２に向かう放熱経路の断面積を減少し、その放熱経路における熱抵抗を増加する機能を備えている。つまり、第１の半導体素子３１乃至第４の半導体素子３４のそれぞれの動作によって発生する熱が、最先端部２１６が熱抵抗となって、第１のダイパッド２１から第２のダイパッド２２に伝わりにくくなっている。
第１の切欠部２１１乃至第３の切欠部２１３は第１の側面２１Ｃ１に設けられている。この第１の切欠部２１１乃至第３の切欠部２１３は、後述するが、第１の方向Ｘにおいて隣り合う第１の半導体素子３１乃至第４の半導体素子３４の相互間の温度干渉を抑制するだけでなく、第２のダイパッド２２に最も近い部分において第１のダイパッド２１の第１の側面２１Ｃ１を一部削減した（切り欠いた）形状を有し、第１のダイパッド２１から第２のダイパッド２２に向かう熱の伝搬を抑制する効果を有する。
第１のダイパッド２１及び第１のリード２３は、同一のリードフレームとして製作され、このリードフレームから切断されたものである。第１のダイパッド２１及び第１のリード２３は、本実施例において、電気伝導性に優れかつ熱伝導性に優れた例えばＣｕ板又はＣｕ合金板を使用し、これらの金属板にエッチング加工若しくは打ち抜き加工を行い形成されている。
［第１の切欠部２１１乃至第３の切欠部２１３の構成］
第１のダイパッド２１に配設された第１の切欠部２１１は、第１の半導体素子３１と第２の半導体素子３２とが対向する側面に対して、５０％以上１００％以下掛かる長さＬ１に設定されている。更に、第１の切欠部２１１は、第１のダイパッド２１の厚さに対して、５０％以上１００％以下の幅Ｗ１に設定されている。ここで、第１の切欠部２１１の長さＬ１とは第１の切欠部２１１の第２の方向Ｙの長さであり、第１の切欠部２１１の幅Ｗ１とは第１の切欠部２１１の第１の方向Ｘの長さである。
同様に、第１のダイパッド２１に配設された第２の切欠部２１２は、第３の半導体素子３３と第４の半導体素子３４とが対向する側面に対して、５０％以上１００％以下掛かる長さＬ１に設定されている。同様に、第２の切欠部２１２は、第１のダイパッド２１の厚さに対して、５０％以上１００％以下の幅Ｗ１に設定されている。
これに対して、第１のダイパッド２１に配設された第３の切欠部２１３は、第２の半導体素子３２と第３の半導体素子３３とが対向する側面に対して、長さＬ１よりも長く、１００％を超えて掛かる長さＬ２に設定されている。また、第３の切欠部２１３は、第１の切欠部２１１及び第２の切欠部２１２の幅Ｗ１と同様に、第１のダイパッド２１の厚さに対して、５０％以上１００％以下の幅Ｗ２に設定されている。
前述の第１の切欠部２１１乃至第３の切欠部２１３のそれぞれのサイズと、第１の半導体素子３１乃至第４の半導体素子３４において隣り合う同士の温度干渉との関係は以下の通りである。この関係は本願発明者の実験結果に基づき導き出されたものである。
図４（Ａ）は実験に使用した半導体装置１の要部に相当する試料の基本構成を示す。ここでは、理解し易いように、前述の図１乃至図３に示す半導体装置１の構成要素に対応させ、第１の方向Ｘに隣り合う第１の半導体素子３１及び第２の半導体素子３２と、それらの間において第１のダイパッド２１に配設された第１の切欠部２１１とを有する基本試料が使用された。
この基本試料において、第１のダイパッド２１のサイズは、第１の方向Ｘの長さＬを１０．６ｍｍ、第２の方向Ｙの幅Ｗを７．０ｍｍ、第３の方向Ｚの厚さｔを２．０ｍｍにそれぞれ設定した。第１のダイパッド２１の第１の半導体素子３１を搭載する領域の第１の方向Ｘの長さ、第２の半導体素子３２を搭載する領域の第１の方向Ｘの長さはいずれも４．３ｍｍ、第１の切欠部２１１の幅Ｗ１は２．０ｍｍに設定した。第１のダイパッド２１の第２の側面２Ｃには、第１のダイパッド２１の第１の半導体素子３１側の側面から１．４ｍｍの位置並びに第２の半導体素子３２側の側面から７．２ｍｍの位置に、長さ９．０ｍｍ、幅２．０ｍｍ、厚さ０．５ｍｍの第１のリード２３（Ｄ）が一体に連接されている。
第１の半導体素子３１及び第２の半導体素子３２のサイズは、第１の方向Ｘの長さを３．４ｍｍ、第２の方向Ｙの幅を３．６ｍｍ、第３の方向Ｚの厚さを０．４ｍｍにそれぞれ設定した。第１の半導体素子３１、第２の半導体素子３２のそれぞれは、第１の切欠部２１１との間に第１の方向Ｘにおいて０．４５ｍｍの離間寸法を持ち、第１の側面２１Ｃ１から１．５ｍｍの離間寸法を持って搭載された。そして、一方の第１の半導体素子３１は発熱体として使用し、他方の第２の半導体素子３２の中央部分は第１の半導体素子３１から発せられる熱の測定箇所として使用した。
樹脂封止体５のサイズは、第１の方向Ｘの長さを１２．６ｍｍ、第２の方向Ｙの幅を９．０ｍｍ、第３の方向Ｚの厚さを４．４ｍｍにそれぞれ設定した。樹脂封止体５の第１のダイパッド２１の第１の側面２１Ｃ１、第２の側面２１Ｃ２並びにその他の側面における厚さはそれぞれ１．０ｍｍである。樹脂封止体５の第１のリード２３（Ｄ）の裏面（第１のダイパッド２１の第２の表面２１Ｂ側）の厚さは２．０ｍｍ、第１のダイパッド２１の第２の表面２１Ｂ側の厚さは０．５ｍｍに設定した。樹脂封止体５はここではエポキシ樹脂が使用された。
実験の条件は、初期温度を２５℃とし、第１の半導体素子３１の表面（チップ表面）の発熱量を３０Ｗに設定した。更に、主要な放熱経路となる、樹脂封止体５の第１のダイパッド２１の第２の表面２１Ｂ側の表面温度が２５℃に保持され、放熱条件は９０００Ｗ／ｍ・ｋに設定した。また、それ以外の樹脂封止体５の表面や第１のリード２３（Ｄ）の外気に触れている表面温度は同様に２５℃に保持され、この自然放熱条件は１０Ｗ／ｍ・ｋに設定した。温度の解析時間は０秒−１秒の範囲内とし、温度測定のサンプリング時間は０．０５秒に設定した。
図４（Ｂ）、図５（Ａ）、図５（Ｂ）はいずれも試料の基本構成を示し、第１の切欠部２１１の幅Ｗ１は一定であるが、長さＬ１が異なる。図４（Ｂ）に示す試料は第１のダイパッド２１の第１の側面２１Ｃ１から第１の半導体素子３１と第２の半導体素子３２との対向面に丁度掛かる第１の切欠部２１１を有し、この第１の切欠部２１１は長さＬ１0と表記する。図５（Ａ）に示す試料は第１のダイパッド２１の第１の側面２１Ｃ１から第１の半導体素子３１と第２の半導体素子３２との対向面に５０％掛かる第１の切欠部２１１を有し、この第１の切欠部２１１は長さＬ１50と表記する。図５（Ｂ）に示す試料は第１のダイパッド２１の第１の側面２１Ｃ１から第１の半導体素子３１と第２の半導体素子３２との対向面に１００％掛かる第１の切欠部２１１を有し、この第１の切欠部２１１は長さＬ１100と表記する。
図６は第１の切欠部２１１の長さＬ１と半導体素子間の温度との関係を示す。図６中、横軸は第１の半導体素子３１と第２の半導体素子３２との対向面の第２の方向Ｙの長さに対する第１の切欠部２１１の長さの比である。縦軸は第１の半導体素子３１を発熱させ１秒後に第２の半導体素子３２において測定された温度（℃）である。
図６から明らかなように、第１の半導体素子３１と第２の半導体素子３２との対向面に第１の切欠部２１１が丁度掛かる長さＬ１0（図４（Ｂ）に示す試料に相当）まで、第１の半導体素子３１から発生した熱の大半は第１のダイパッド２１を通して第２の半導体素子３２に伝搬される。第２の半導体素子３２は、第１の半導体素子３１から伝搬される熱の影響を受け、５６℃−５７℃まで温度の上昇を生じる。第１の切欠部２１１の長さＬ１0を超えると、第１の半導体素子３１から発生した熱の伝搬は第１の切欠部２１１に遮られ、第２の半導体素子３２の温度は下降する。
第１の半導体素子３１と第２の半導体素子３２との対向面に第１の切欠部２１１が５０％掛かる長さＬ１50（図５（Ａ）に示す試料に相当）を超えると、第１の半導体素子３１から発生した熱の伝搬を第１の切欠部２１１により遮る効果が顕著に現れ、第２の半導体素子３２の温度は５２℃−５３℃以下に急激に下降する。第１の半導体素子３１と第２の半導体素子３２との対向面に第１の切欠部２１１が１００％掛かる長さＬ１100（図５（Ｂ）に示す試料に相当）になると、第１の半導体素子３１から発生した熱の伝搬を第１の切欠部２１１により遮る効果が更に顕著に現れ、第２の半導体素子３２の温度は４４℃−４５℃以下に下降する。
図７は第１の切欠部２１１の長さＬ１と半導体素子間の熱抵抗との関係を示す。図７中、横軸は第１の半導体素子３１と第２の半導体素子３２との対向面の第２の方向Ｙの長さに対する第１の切欠部２１１の長さの比である。縦軸は第１の半導体素子３１を発熱させ１秒後に測定した第１の半導体素子３１と第２の半導体素子３２との間の熱抵抗（℃／Ｗ）である。
図７から明らかなように、第１の半導体素子３１と第２の半導体素子３２との対向面に第１の切欠部２１１が丁度掛かる長さＬ１0（図４（Ｂ）に示す試料に相当）まで、第１のダイパッド２１の第１の半導体素子３１から第２の半導体素子３２に至る放熱経路の熱抵抗は一定の割合において増加する。第１の切欠部２１１が長さＬ１0のとき、熱抵抗は約２．０℃／Ｗである。この熱抵抗の一定の増加の割合は、第１の半導体素子３１と第２の半導体素子３２との対向面に第１の切欠部２１１が５０％掛かる長さＬ１50（図５（Ａ）に示す試料に相当）付近まで続く。第１の切欠部２１１が長さＬ１50のとき、熱抵抗は約２．１℃／Ｗである。
これを超えて特に第１の切欠部２１１が６０％以上掛かる長さに達すると、放熱経路の熱抵抗は急激に増加する。この第１の切欠部２１１が６０％掛かる長さのとき、熱抵抗は約２．１５℃／Ｗである。第１の半導体素子３１と第２の半導体素子３２との対向面に第１の切欠部２１１が１００％掛かる長さＬ１100（図５（Ｂ）に示す試料に相当）まで、熱抵抗は急激に増加し、この熱抵抗の増加率は一定になる。第１の切欠部２１１が１００％掛かる長さのとき、熱抵抗は約２．４℃／Ｗである。
ここで、第１のダイパッド２１に配設される第１の切欠部２１１が５０％掛かる長さＬ１50を超えて特に１００％掛かる長さＬ１100又はそれ以上の長さのとき、第１のダイパッド２１の第１の半導体素子３１から第２の半導体素子３２に至る放熱経路の熱抵抗が著しく増加する。そこで、発熱体である第１のダイパッド２１の第１の半導体素子３１の近傍、詳細には第１のダイパッド２１の第１の切欠部２１１に達する前の第２の側面２１Ｃ２に連接して第１のリード２３（Ｄ）が配設されていれば、この第１のリード２３（Ｄ）を放熱経路として第１の半導体素子３１から発せられる熱を有効に放熱することができる。
図８は半導体素子の過渡的な温度変化を示す。図８中、横軸は第１の半導体素子３１の発熱開始からの経過時間（秒）を示す。縦軸は温度（℃）である。
符号３１を付けて括ったデータは、発熱体としての第１の半導体素子３１において、発熱開始から一定時間の経過毎に測定した温度を示すデータである。このうち、データ３１ｎは第１のダイパッド２１に第１の切欠部２１１を配設しない場合の第１の半導体素子３１の過渡的な温度変化を示す。データ３１ａは第１のダイパッド２１に長さＬ１0を有する第１の切欠部２１１を配設した場合の第１の半導体素子３１の過渡的な温度変化を示す。データ３１ｂは第１のダイパッド２１に長さＬ１50を有する第１の切欠部２１１を配設した場合の第１の半導体素子３１の過渡的な温度変化を示す。データ３１ｃは第１のダイパッド２１に長さＬ１100を有する第１の切欠部２１１を配設した場合の第１の半導体素子３１の過渡的な温度変化を示す。データ３１ａｖはデータ３１ａ、３１ｂ及び３１ｃの平均値である。
一方、符号３２を付けて括ったデータは、測定体としての第２の半導体素子３２において、発熱開始から一定時間の経過毎に測定した温度を示すデータである。このうち、データ３２ｎは第１のダイパッド２１に第１の切欠部２１１を配設しない場合の第２の半導体素子３２の過渡的な温度変化を示す。データ３２ａは第１のダイパッド２１に長さＬ１0を有する第１の切欠部２１１を配設した場合の第２の半導体素子３２の過渡的な温度変化を示す。データ３２ｂは第１のダイパッド２１に長さＬ１50を有する第１の切欠部２１１を配設した場合の第２の半導体素子３２の過渡的な温度変化を示す。データ３２ｃは第１のダイパッド２１に長さＬ１100を有する第１の切欠部２１１を配設した場合の第２の半導体素子３２の過渡的な温度変化を示す。データ３２ａｖはデータ３２ａ、３２ｂ及び３２ｃの平均値である。
図８において、第１のダイパッド３１に第１切欠部２１１を配設しない場合、データ３１ｎに示すように第１の半導体素子３１の過渡的な温度は最も低くなるが、逆にデータ３２ｎに示すように第２の半導体素子３２の過渡的な温度は最も高くなる。つまり、第１の半導体素子３１から発せられる熱の第２の半導体素子３２に及ぼす影響が最も大きくなる。
これに対して、第１のダイパッド３１に第１切欠部２１１を配設した場合、データ３１ａｖに示すように第１の半導体素子３１の過渡的な温度は高くなるものの、逆にデータ３２ａｖに示すように第２の半導体素子３２の過渡的な温度は低くなる。つまり、第１の半導体素子３１から発せられる熱の第２の半導体素子３２に及ぼす影響を減少することができる。更に、データ３１ａ、３１ｂ及び３１ｃに示すように、第１の切欠部２１１の長さＬ１が長くなるに従って、第１の半導体素子３１の過渡的な温度は徐々に高くなるものの、データ３２ａ、３２ｂ及び３２ｃに示すように、第２の半導体素子３２の過渡的な温度は徐々に低くなる。
前述の図６乃至図８に示す実験結果によれば、第１の半導体素子３１と第２の半導体素子３２との対向面に掛からない長さを有する第１の切欠部２１１を単純に第１のダイパッド２１に配設したのでは、第１の半導体素子３１から第２の半導体素子３２に及ぼす熱干渉を抑制することができない。熱干渉を抑制するためには、第１の半導体素子３１と第２の半導体素子３２との対向面に掛かる長さＬ１を有する第１の切欠部２１１が必要である。更に、５０％掛かる長さＬ１50を超える第１の切欠部２１１を備えることにより、第２の半導体素子３２においては、第１の半導体素子３１からの熱の影響を急激に減少することができる。そして、１００％掛かる長さＬ１100を超える第１の切欠部２１１を備えることにより、第２の半導体素子３２においては、第１の半導体素子３１からの熱の影響を極力減少することができる。
次に、前述の図４（Ａ）に示す基本試料において、第１のダイパッド２１に配設された第１の切欠部２１１の長さＬ１を一定とし、幅Ｗ１を変えた場合の隣り合う半導体素子同士の温度干渉の実験結果は以下の通りである。第１の切欠部２１１の長さＬ１はここでは第１のダイパッド２１の第１の側面２１Ｃ１から４．０ｍｍ（第１の半導体素子３１と第２の半導体素子３２との対向面に対して約６９％−７０％掛かる長さ）に設定した。それ以外の第１のダイパッド２１のサイズ等や実験条件は前述と同様である。
図９は第１の切欠部２１１の幅Ｗ１と第２の半導体素子３２の温度との関係を示す。図９中、横軸は第１の切欠部２１１の第１の方向Ｘの幅Ｗ１（ｍｍ）である。ここで、横軸において、幅Ｗ１が０ｍｍとは第１の切欠部２１１そのものが配設されていない場合を意味する。縦軸は第１の半導体素子３１を発熱させ１秒後に第２の半導体素子３２において測定された温度（℃）である。
図９から明らかなように、第１のダイパッド２１の第１の半導体素子３１と第２の半導体素子３２との間に第１の切欠部２１１が配設されれば、第１の半導体素子３１から発せられる熱の第２の半導体素子３２への伝搬は急減に減少し、第２の半導体素子３２の温度は下降する。この温度の下降は、第１の切欠部２１１の幅Ｗ１が約１．０ｍｍになるまで一定の割合で進む。幅Ｗ１が約１．０ｍｍを超えたときから第２の半導体素子３２の温度の変化が無くなり、飽和状態が続く。そして、第１の切欠部２１１の幅Ｗ１が約２．０ｍｍ付近になると、極僅かではあるが、第２の半導体素子３２の温度が上昇する傾向が見られる。これは、第１の切欠部２１１の幅Ｗ１が増加するに従って、第１のダイパッド２１の第１の表面２１Ａの面積が減少し、第１のダイパッド２１の第１の表面２１Ａから第２の表面（裏面）２Ｂに向かう放熱経路の断面面積が減少し、熱抵抗が増加するためである。
図９に示す実験結果によれば、第１の切欠部２１１の幅Ｗ１は、急激な温度の下降と飽和状態との境界である１．０ｍｍ以上とし、、更に極僅かな温度の上昇は見られるものの境界での温度と大差がないので、３．０ｍｍ以下とする。更に、好ましくは、第１のダイパッド２１の第２の表面２１Ｂ側への放熱経路の熱抵抗の減少を勘案して、第１の切欠部２１１の幅Ｗ１は２．０ｍｍ以下に設定する。
ここで、第１のダイパッド２１の厚さは２．０ｍｍに設定しているので、最も好ましい第１の切欠部２１１の幅Ｗ１は以下の関係式により表すことができる。
０．５ｍｍ ≦ Ｗ１ ≦ １．０ｍｍ
図１０は第１のダイパッド２１の第１の表面２１Ａから第２の表面（裏面）２Ｂを経て樹脂封止体５の裏面に至る放熱経路の熱抵抗と第１の切欠部２１１の幅Ｗ１との関係を示す。図１０中、横軸は第１のダイパッド２１に配設した第１の切欠部２１１の幅Ｗ１（ｍｍ）である。縦軸は第１の半導体素子３１を発熱させ１秒後に樹脂封止体５の裏面において測定した放熱経路（第１のダイパッド２１の第１の表面２１Ａ−樹脂封止体５の裏面）の熱抵抗（℃／Ｗ）である。
図１０から明らかなように、第１のダイパッド２１に第１の切欠部２１１が配設されると、放熱経路において熱抵抗が急激に上昇する。第１の切欠部２１１の幅Ｗ１が０ｍｍすなわち第１の切欠部２１１を配設されていないときの熱抵抗は約２．０℃／Ｗである。熱抵抗の急激な上昇は第１の切欠部２１１の幅Ｗ１が１．０ｍｍまで一定の割合で進む。このときの熱抵抗は約２．０６℃／Ｗ−２．０８℃／Ｗである。
第１の切欠部２１１の幅Ｗ１が１．０ｍｍを越えると、熱抵抗の上昇率は減少する。この上昇率は一定である。第１の切欠部２１１の幅Ｗ１が２．０ｍｍのときの熱抵抗は約２．１５℃／Ｗであり、第１の切欠部２１１の幅Ｗ１が３．０ｍｍのときの熱抵抗は約２．２４℃／Ｗである。
つまり、第１の切欠部２１１の幅Ｗ１が１．０ｍｍに満たないときには、第１のダイパッド２１に第１の切欠部２１１が配設されたことにより急激に樹脂封止体５の裏面から放熱効率が低下する。これに対して、第１の切欠部２１１の幅Ｗ１が１．０ｍｍを越えると、熱抵抗の上昇率を減少することができるので、樹脂封止体５の裏面からの放熱効率の低下を抑制することができる。むしろ、第１の切欠部２１１の幅Ｗ１を１．０ｍｍ以上に設定することによって、第１の半導体素子３１からの熱の第２の半導体素子３２への影響を抑制することができ、更に樹脂封止体５の裏面からの放熱効率を高めることができる。
図１１は半導体素子の過渡的な温度変化を示す。図１１中、横軸は第１の半導体素子３１の発熱開始からの経過時間（秒）を示す。縦軸は温度（℃）である。
前述の図８における説明と同様に、符号３１を付けて括ったデータは、発熱体としての第１の半導体素子３１において、発熱開始から一定時間の経過毎に測定した温度を示すデータである。このうち、データ３１ｎは第１のダイパッド２１に第１の切欠部２１１を配設しない場合の第１の半導体素子３１の過渡的な温度変化を示す。データ３１ｄは第１のダイパッド２１に幅Ｗ１を１．０ｍｍに設定した第１の切欠部２１１を配設した場合の第１の半導体素子３１の過渡的な温度変化を示す。データ３１ｅは第１のダイパッド２１に幅Ｗ１を２．０ｍｍに設定した第１の切欠部２１１を配設した場合の第１の半導体素子３１の過渡的な温度変化を示す。データ３１ｆは第１のダイパッド２１に幅Ｗ１を３．０ｍｍに設定した第１の切欠部２１１を配設した場合の第１の半導体素子３１の過渡的な温度変化を示す。データ３１ａｖはデータ３１ｄ、３１ｅ及び３１ｆの平均値である。
一方、符号３２を付けて括ったデータは、測定体としての第２の半導体素子３２において、発熱開始から一定時間の経過毎に測定した温度を示すデータである。このうち、データ３２ｎは第１のダイパッド２１に第１の切欠部２１１を配設しない場合の第２の半導体素子３２の過渡的な温度変化を示す。データ３２ｄは第１のダイパッド２１に幅Ｗ１を１．０ｍｍに設定した第１の切欠部２１１を配設した場合の第２の半導体素子３２の過渡的な温度変化を示す。データ３２ｅは第１のダイパッド２１に幅Ｗ１を２．０ｍｍに設定した第１の切欠部２１１を配設した場合の第２の半導体素子３２の過渡的な温度変化を示す。データ３１ｆは第１のダイパッド２１に幅Ｗ１を３．０ｍｍに設定した第１の切欠部２１１を配設した場合の第２の半導体素子３２の過渡的な温度変化を示す。データ３２ａｖはデータ３２ｄ、３２ｅ及び３２ｆの平均値である。
図１１において、第１のダイパッド３１に第１の切欠部２１１を配設しない場合、データ３１ｎに示すように第１の半導体素子３１の過渡的な温度は最も低くなるが、逆にデータ３２ｎに示すように第２の半導体素子３２の過渡的な温度は最も高くなる。つまり、前述の図８に示す過渡的な温度変化の傾向と同様に、第１の半導体素子３１から発せられる熱の第２の半導体素子３２に及ぼす影響が最も大きくなる。
これに対して、第１のダイパッド３１に第１の切欠部２１１を配設した場合、データ３１ａｖに示すように第１の半導体素子３１の過渡的な温度は高くなるものの、逆にデータ３２ａｖに示すように第２の半導体素子３２の過渡的な温度は低くなる。つまり、第１の半導体素子３１から発せられる熱の第２の半導体素子３２に及ぼす影響を減少することができる。更に、データ３１ｄ、３１ｅ及び３１ｆに示すように、第１の切欠部２１１の幅Ｗ１が大きくなるに従って、僅かではあるが第１の半導体素子３１の過渡的な温度は徐々に高くなるものの、データ３２ｄ、３２ｅ及び３２ｆに示すように、第２の半導体素子３２の過渡的な温度は大差なく低い。
以上の実験結果にも基づき、本実施例に係る半導体装置１においては、第１のダイパッド２１の第１の半導体素子３１と第２の半導体素子３２との間に第１の切欠部２１１が配設され、第３の半導体素子３３と第４の半導体素子３４との間に第１の切欠部２１１と同一構造（同一サイズ）の第２の切欠部２１２が配設される。第１の切欠部２１１、第２の切欠部２１２のそれぞれの長さＬ１は、第１の半導体素子３１と第２の半導体素子３２との対向面、第３の半導体素子３３と第４の半導体素子３４との対向面に各々５０％以上掛かる長さに設定され、隣り合う同士の温度干渉を減少するとともに、第１のダイパッド２１の第１の表面２１Ａから第２の表面２１Ｂに至る放熱経路の熱抵抗の増加を避けるために、１００％掛かる長さを越えないで設定される。第１の切欠部２１１、第２の切欠部２１２のそれぞれの幅Ｗ１は、第１の半導体素子３１と第２の半導体素子３２との隣り合う同士、第３の半導体素子３３と第４の半導体素子３４との隣り合う同士において温度干渉を減少することができ、しかも第１のダイパッド２１の第１の表面２１Ａから第２の表面２１Ｂに至る放熱経路の熱抵抗の増加を避けるために、第１のダイパッド２１の厚さｔ１に対して０．５以上１．０以下の範囲内に設定される。
更に、本実施例に係る半導体装置１においては、図１に示すように、第１のダイパッド２１の中心部分に位置する第２の半導体素子３２と第３の半導体素子３３との間に、第１の切欠部２１１及び第２の切欠部２１２の長さＬ１に比べて第２の方向Ｙに長い長さＬ２を有する第３の切欠部２１３が配設されている。第１のダイパッド２１の中心部分は樹脂封止体５の中心部分に相当し、第２の半導体素子３２、第３の半導体素子３３のそれぞれから発せられる熱が周辺部分に比べて籠もり易く、相互に温度干渉が発生し易い。
第３の切欠部２１３は、第２の半導体素子３２と第３の半導体素子３３との間において温度干渉をできる限り生じないように、双方の対向面に１００％以上掛かる長さＬ３に設定されている。本実施例において、第３の切欠部２１３の長さＬ２は第１のダイパッド２１の第１の側面２１Ｃから第２の方向Ｙに向かって例えば７．６ｍｍ−７．８ｍｍに設定されている。
更に、第３の切欠部２１３の幅Ｗ２は、第１のダイパッド２１の第１の表面２１Ａから第２の表面２１Ｂに至る放熱経路において第３の切欠部２１３の周囲の熱抵抗を減少するために（放熱経路の断面面積を増加するために）、第１の切欠部２１１並びに第２の切欠部２１２の幅Ｗ１に比べて若干小さい幅Ｗ２に設定されている。ここでは、第３の切欠部２１３の幅Ｗ２は、第１のダイパッド２１の厚さｔ１に対して０．５以上１．０以下の範囲内であって、例えば１．５ｍｍ−１．７ｍｍに設定されている。
更に、第１のダイパッド２１の第１の表面２１Ａ側において、第１のダイパッド２１の第１の側面２１Ｃ１と第１の半導体素子３１乃至第４の半導体素子３４のそれぞれとの間に溝２０２が配設されている。この溝２０２は、樹脂封止体５の食い込みを許容し、樹脂封止体５に第１のリード２３を強固に取り付ける目的において配設されている。また、この溝２０２は、第１のダイパッド２１の第２の方向Ｙの放熱経路の断面面積を縮小し、熱抵抗を増加するようになっている。つまり、第１の半導体素子３１乃至第４の半導体素子３４のそれぞれから発せられる熱が第２のダイパッド２２側（制御回路３５側）に伝搬されることを、溝２０２により減少することができる。
なお、本実施例に係る半導体装置１においては、第１の半導体素子３１乃至第４の半導体素子３４の合計４個の半導体素子が第１のダイパッド２１の第１の表面２１Ａ上に搭載されているが、この第１のダイパッド２１には更に２個を加えた合計６個の半導体素子を搭載することができる。図１中、第１の半導体素子３１の左側において、第１のダイパッド２１には第４の切欠部２１４が配設され、第４の半導体素子３４の右側において、第１のダイパッド２１には第５の切欠部２１５が配設されている。この第４の切欠部２１４並びに第５の切欠部２１５は、前述の第１の切欠部２１１並びに第２の切欠部２１２の長さＬ１及び幅Ｗ１と同一の長さＬ１及び幅Ｗ１に設定されている。
［第１のリード２３の構成］
図１乃至図３に示すように、第１のリード２３は、第１のダイパッド２１の第２の側面２１Ｃ２に対向し、この第２の側面２１Ｃ２に沿って複数本配列されている。図１中、最も左端に配列された第１のリード２３（Ｎ１）、それから第１の方向Ｘに順次配列された第１のリード２３（Ｓ１）、第１のリード２３（Ｓ２）、第１のリード２３（Ｓ３）、第１のリード２３（Ｓ４）、最も右端に配列された第１のリード２３（Ｎ２）のそれぞれのインナー部は、第１のダイパッド２１の第２の側面２１Ｃ２から一定間隔において離間され、第１のダイパッド２１とは電気的に絶縁されている。
ここでインナー部は第１のリード２３の樹脂封止体５により被覆された部分である。また、アウター部は第１のリード２３の樹脂封止体５から突出された部分である。このアウター部の最も先端部分は、実装ボードや他の電子装置に実装する際の端子として使用される。
第１のリード２３（Ｎ１）、２３（Ｎ２）は空き端子（空きピン）として使用される。第１のリード２３（Ｓ１）は第１の半導体素子３１にソース電流を供給する端子として使用される。第２のリード２３（Ｓ２）は第２の半導体素子３２にソース電流を供給する端子として使用される。第３のリード２３（Ｓ３）は第３の半導体素子３３にソース電流を供給する端子として使用される。第４のリード２３（Ｓ４）は第４の半導体素子３４にソース電流を供給する端子として使用される。
図１中、左側において第１のリード２３（Ｎ１）と２３（Ｓ１）との間に配設された第１のリード２３（Ｄ１）は、第１のダイパッド２１の左側において一体に形成され、連接されかつ電気的に接続されている。右側において第１のリード２３（Ｓ４）と２３（Ｎ２）との間に配設された第１のリード２３（Ｄ３）は、第１のダイパッド２１の右側において一体に形成され、連接されかつ電気的に接続されている。同様に、中央において第１のリード２３（Ｓ２）と２３（Ｓ３）との間に配設された第１のリード２３（Ｄ２）は、第１のダイパッド２１の中央において一体に形成され、連接されかつ電気的に接続されている。これらの第１のリード２３（Ｄ１）、２３（Ｄ２）、２３（Ｄ３）は、いずれも第１の半導体素子３１乃至第４の半導体素子３４にドレイン電流を供給する共用の端子として使用される。
第１のリード２３は、例えば０．５ｍｍの厚さを有し、インナー部の第１のダイパッド２１側のボンディング領域を除き、例えば２．０ｍｍのリード幅を有する。第１のリード２３は、製造過程において、第１のダイパッド２１と共に連接された同一のリードフレームから切断されたものであり、第１のダイパッド２１と同一材料により構成されている。
第１のリード２３の第１のダイパッド２１の第１の表面２１Ａ側のインナー部において、ボンディング領域の境界部分に溝２０１が配設されている。この溝２０１は、主に樹脂封止体５の食い込みを許容し、樹脂封止体５に第１のリード２３を強固に取り付ける目的において配設されている。
第１のダイパッド２１の第１の半導体素子３１が搭載された領域並びに第１のダイパッドの第２の側面２１Ｃ２に連接された第１のリード２３（Ｄ１）は第１の放熱経路Ｒ１を生成する。前述の図７を用いて説明したように、第１のダイパッド２１の第１の半導体素子３１と第２の半導体素子３２との間には第１の切欠部２１１が配設され、第１の半導体素子３１から発せられた熱は第１のダイパッド２１を通して第２の半導体素子３２に伝搬されにくくなる。この第１の半導体素子３１から発せられる熱は、第１のダイパッド２１の第１の表面２１Ａから第２の表面２１Ｂを経て樹脂封止体５の裏面に至る放熱経路を通して放出されるとともに、第１の半導体素子３１を中心として第１の切欠部２１１とは反対の方向に配設され第１の半導体素子３１の近くに配設された第１のリード２３（Ｄ１）を含む第１の放熱経路Ｒ１を通して放出される。
同様に、第１のダイパッド２１の第４の半導体素子３４が搭載された領域並びに第１のダイパッドの第２の側面２１Ｃ２に連接された第１のリード２３（Ｄ３）は第２の放熱経路Ｒ２を生成する。第１のダイパッド２１の第３の半導体素子３３と第４の半導体素子３４との間には第２の切欠部２１２が配設され、第４の半導体素子３４から発せられた熱は第１のダイパッド２１を通して第３の半導体素子３３に伝搬されにくくなる。この第４の半導体素子３４から発せられる熱は、第１のダイパッド２１の第１の表面２１Ａから第２の表面２１Ｂを経て樹脂封止体５の裏面に至る放熱経路を通して放出されるとともに、第４の半導体素子３４を中心として第２の切欠部２１２とは反対の方向に配設され第４の半導体素子３４の近くに配設された第１のリード２３（Ｄ３）を含む第２の放熱経路Ｒ２を通して放出される。
更に、第１のダイパッド２１の第２の半導体素子３２及び第３の半導体素子３３が搭載された領域並びに第１のダイパッドの第２の側面２１Ｃ２に連接された第１のリード２３（Ｄ２）は第３の放熱経路Ｒ３を生成する。第１のダイパッド２１の第１の半導体素子３１と第２の半導体素子３２との間には第１の切欠部２１１が配設され、第２の半導体素子３２から発せられた熱は第１のダイパッド２１を通して第１の半導体素子３１に伝搬されにくくなる。同様に、第１のダイパッド２１の第３の半導体素子３３と第４の半導体素子３４との間には第２の切欠部２１２が配設され、第３の半導体素子３３から発せられた熱は第１のダイパッド２１を通して第４の半導体素子３４に伝搬されにくくなる。この第２の半導体素子３２から発せられる熱は、第１のダイパッド２１の第１の表面２１Ａから第２の表面２１Ｂを経て樹脂封止体５の裏面に至る放熱経路を通して放出されるとともに、第２の半導体素子３２を中心として第１の切欠部２１１とは反対の方向に配設され第２の半導体素子３２の近くに配設された第１のリード２３（Ｄ２）を含む第３の放熱経路Ｒ３を通して放出される。また、第３の半導体素子３３から発せられる熱は、第１のダイパッド２１の第１の表面２１Ａから第２の表面２１Ｂを経て樹脂封止体５の裏面に至る放熱経路を通して放出されるとともに、第３の半導体素子３３を中心として第２の切欠部２１２とは反対の方向に配設され第３の半導体素子３３の近くに配設された第１のリード２３（Ｄ３）を含む第３の放熱経路Ｒ３を通して放出される。
第３の放熱経路Ｒ３において、第２の半導体素子３２から発せられる熱が第３の半導体素子３３に影響を及ぼさないように、又は第３の半導体素子３３から発せられた熱が第２の半導体素子３２に影響を及ぼさないように、第１のダイパッド２１にその第１の側面２１Ｃ１から第２の側面２１Ｃ２に至る長さＬ２を有する第３の切欠部２１３が配設されている。
［第２のダイパッド２２の構成］
図１及び図２に示すように、第２のダイパッド２２は、第１のダイパッド２１の第１の側面２１Ｃ１に第１の側面２２Ｃ１を対向させ、離間させて配設されている。第１のダイパッド２１の第１の側面２１Ｃ１と第２のダイパッドの第１の側面２２Ｃ１との離間寸法は、本実施例において、例えば０．３ｍｍ−０．５ｍｍに設定されている。第２のダイパッド２２の第１の方向Ｘの長さは例えば２６．０ｍｍ−３０．０ｍｍに設定され、第２の方向Ｙの幅すなわち第１の側面２２Ｃ１からそれに対向する第２の側面２２Ｃ２までの寸法は例えば４．２ｍｍ−４．４ｍｍに設定されている。第２のダイパッド２２の第３の方向Ｚの厚さは第１のリード２３の厚さと同一である。
制御回路３５は第２のダイパッド２２の第１の表面２２Ａの中央部に配設されている。この制御回路３５が搭載された領域において、第２のダイパッド２２の第１の側面２２Ｃ１は、第１のダイパッド２１に配設された第３の切欠部２１３に対向させている。すなわち、第３の切欠部２１３が配設されることによって、第１のダイパッド２１の第１の側面２１Ｃ１と第２のダイパッド２２の第１の側面２２Ｃ１との間の対向面積を減少することができ、特に第２の半導体素子３２及び第３の半導体素子３３から発せられる熱の、第１のダイパッド２１を通して第２のダイパッド２２に至る熱伝達経路の熱抵抗を増加することができる。従って、第２の半導体素子３２及び第３の半導体素子３３から発せられる熱の制御回路３５に及ぼす影響を減少することができる。
第２のダイパッド２２において、制御回路３５と配線基板３６との間には第１の表面２２Ａからそれに対向する第２の表面２２Ｂに貫通するスリット２０３が配設されている。スリット２０３は、第２のダイパッド２２の第１の表面２２Ａ側の樹脂封止体５と第２の表面２２Ｂ側の樹脂封止体５との結合を許容し、第２のダイパッド２２と樹脂封止体５との間の接着性を向上することができる。更に、スリット２０３は、第１の半導体素子３１から発せられる熱の、第１のダイパッド２１、第２のダイパッド２２のそれぞれを経て制御回路３５に至る熱伝達経路、並びに第４の半導体素子３４から発せられる熱の、第１のダイパッド２１、第２のダイパッド２２のそれぞれを経て制御回路３５に至る熱伝達経路の熱抵抗を増加し、それらの熱が制御回路３５に及ぼす影響を減少することができる。
第２のダイパッド２２は、製造過程において、第１のダイパッド２１と共に連接された同一のリードフレームから切断されたものであり、第１のダイパッド２１と同一材料により構成されている。
［第２のリード２４の構成］
図１乃至図３に示すように、第２のリード２４は、第２のダイパッド２２の第２の側面２２Ｃ２に対向し、この第２の側面２１Ｃ２に沿って複数本配列されている。図１中、最も左端に配列された第２のリード２４、左側中央部に配列された第２のリード２４、右側中央部に配列された第２のリード２４、最も右側に配列された第２のリード２４のそれぞれは第２のダイパッド２２に一体に形成され、連接されかつ電気的に接続されている。これらの第２のリード２４は吊りリードとして機能する。それ以外の第２のリード２４は信号端子、電源端子、又は空き端子として使用される。
第２のリード２４は、製造過程において、第１のダイパッド２１と共に連接された同一のリードフレームから切断されたものであり、第１のダイパッド２１と同一材料により構成されている。第２のリード２４は、第１のリード２３と同一の厚さに設定されているが、電流容量が小さいので、例えば０．５ｍｍ−０．７ｍｍのリード幅に設定されている。
第２のリード２４のインナー部においては、ボンディング領域の境界部分に溝２０４が配設されている。この溝２０４は、第１のリード２３の溝２０１と同様に、主に樹脂封止体５の食い込みを許容し、樹脂封止体５に第２のリード２４を強固に取り付ける目的において配設されている。
［リードフレームの構成］
ここで、本実施例に係る半導体装置１の製造過程（組立過程）において、図１２に示すリードフレーム２が使用される。リードフレーム２は、外枠２５及び２６に、前述の第１のダイパッド２１、第２のダイパッド２２、第１のリード２３及び第２のリード２４を連接し、それらを一体に構成したものである。ここでは、本実施例においては、第１の方向Ｘに複数個分の半導体装置１を同時に製作できる多連リードフレーム２が使用されている。
外枠２５、外枠２６のそれぞれは、第２の方向Ｙに離間して対向し、第１の方向Ｘに延伸する。外枠２５には第１のリード２３が連接され、外枠２６には第２のリード２４が連接される。外枠２５には、製造過程において使用される位置決め穴２５１が配設され、外枠２６には同様に使用される位置決め穴２６１、２６２、２６３が配設されている。
第１の方向Ｘに隣り合う第１のリード２３は連結部２８を介して相互に連結されている。同様に、第１の方向Ｘに隣り合う第２のリード２４は連結部２９を介して相互に連結されている。この連結部２８、２９は、いずれも樹脂封止体５を成形する際の樹脂の流出を堰き止めるダムとしての機能を有し、樹脂封止体５の成形後には切断され取り除かれる。
１つの半導体装置１を製作する領域と第１の方向Ｘに隣り合う他の１つの半導体装置１を形成する領域との間は内枠２７により相互に連結されている。この連結部分は同様に樹脂封止体５の成形後に切断され取り除かれる。
［樹脂封止体５の構成］
図１乃至図３に示すように、樹脂封止体５は、第１のダイパッド２１、それに搭載された第１の半導体素子３１乃至第４の半導体素子３４、第２のダイパッド２２、それに搭載された制御回路３５及び配線基板３６、第１のリード２３のインナー部、第２のリード２４のインナー部を被覆する。樹脂封止体５の製作にはトランスファーモールド法が使用される。樹脂封止体５には例えば熱硬化型エポキシ系樹脂が使用される。
樹脂封止体５の第１の方向Ｘの長さは例えば４７．２ｍｍ−４７．６ｍｍに設定され、第２の方向Ｙの幅は例えば１９．０ｍｍ−１９．４ｍｍに設定される。樹脂封止体５の厚さは例えば４．３ｍｍ−４．５ｍｍに設定される。樹脂封止体５の第１のダイパッド２１の第１の表面２１Ａ上の厚さは例えば１．８ｍｍ−２．０ｍｍに設定される。樹脂封止体５の第２の表面（裏面）２１Ｂ上の厚さは、第１の表面２１Ａ上の厚さに比べて薄く、かつ第１のダイパッド２１の厚さに比べて薄い、例えば０．４ｍｍ−０．６ｍｍに設定される。
［半導体装置の特徴］
以上説明したように、本実施例に係る半導体装置１においては、１つの共通の第１のダイパッド２１に複数の第１の半導体素子３１乃至第４の半導体素子３４を搭載したので、半導体素子毎にダイパッドを分割した場合に比べて、全体の小型化を実現することができる。更に、本実施例に係る半導体装置１においては、小型化の実現により、第１のワイヤ４１、第２のワイヤ４２のそれぞれのワイヤ長を短くすることができ、信号伝搬速度を速くすることができるので、動作速度の高速化を実現することができる。
更に、本実施例に係る半導体装置１においては、第１のダイパッド２１に第１の切欠部２１１、第２の切欠部２１２、第３の切欠部２１３を備えたので、第１の半導体素子３１乃至第４の半導体素子３４の隣り合う同士の温度干渉を減少することができる。加えて、本実施例に係る半導体装置１においては、第１のダイパッド２１を厚くし、樹脂封止体５の第１のダイパッド２１の第２の表面２１Ｂ側の厚さを薄くし、樹脂封止体５の裏面側に抜ける放熱経路を確保しつつ、第１のリード２３（Ｄ１）、２３（Ｄ２）及び２３（Ｄ３）を利用して第１の放熱経路路Ｒ１−第３の放熱経路Ｒ３を備えたので、第１の半導体素子３１乃至第４の半導体素子３４の隣り合う同士の温度干渉を減少することができる。特に、本実施例に係る半導体装置１においては、樹脂封止体５の中央部分の第３の切欠部２１３の長さＬ２を樹脂封止体５の周辺部分の第１の切欠部２１１及び第２の切欠部２１２の長さＬ１に対して長く設定しているので、第２の半導体素子３２と第３の半導体素子３３との温度干渉を減少することができる。従って、隣り合う同士の温度干渉に伴う第１の半導体素子３１乃至第４の半導体素子３４のそれぞれの出力特性のばらつきを減少することができる。
更に、本実施例に係る半導体装置１においては、第１のダイパッド２１の第３の切欠部２１３に対向した領域に制御回路３５を配設しているので、特に第２の半導体素子３２、第３の半導体素子３３のそれぞれから発せられる熱の影響を減少することができる。従って、制御回路の出力特性のばらつきを減少することができる。
更に、本実施例に係る半導体装置１においては、第２のダイパッド２２の制御回路３５が搭載された領域に最も近い、第１のダイパッド２１の第１の側面２１Ｃ１の一部を切り欠いて第３の切欠部２１３を配設しているので、第１のダイパッド２１から第２のダイパッド２２に向かう熱の伝搬を抑制することができる。
そして、本実施例に係るリードフレーム２を用いることによって、このような効果を奏する半導体装置１を製作することができる。
［その他の実施例］
上記のように、本発明を一実施例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。例えば、前述の実施例において、半導体装置１の最終的なリード形状を説明していないが、第１のリード２３、第２のリード２４のそれぞれのアウター部の形状は、ピン挿入型、面実装型のいずれであってもよい。
また、前述の実施例に係る半導体装置１は、樹脂封止体５の対向する２つの側面に２方向に配列された第１のリード２３及び第２のリード２４を備えているが、樹脂封止体５の１つの側面に１方向にリードが配設された半導体装置並びに樹脂封止体５の４つの側面に４方向にリードが配列された半導体装置に本発明を適用することができる。また、前述の実施例に係る半導体装置１においては、第１のダイパッド２１の第１の放熱経路Ｒ１乃至第３の放熱経路Ｒ３を構築する第１のリード２３（Ｄ１）乃至第１のリード２３（Ｄ３）は、第１のダイパッド２１の第１の側面２１Ｃ１に対向する第２の側面２１Ｃ２に限らず、第１の側面２１Ｃ１に隣り合う第１の側面２１Ｃ１とは異なる側面に配設してもよい。
本発明は、小型化並びに動作速度の高速化を実現しつつ、熱干渉に伴う半導体素子、回路の少なくともいずれかの出力特性のばらつきを減少することができる半導体装置並びにリードフレームに広く適用することができる。
１…半導体装置
２…リードフレーム
２１…第１のダイパッド
２２…第２のダイパッド
２３…第１のリード
２４…第２のリード
２１１…第１の切欠部
２１２…第２の切欠部
２１３…第３の切欠部
３１…第１の半導体素子
３２…第２の半導体素子
３３…第３の半導体素子
３４…第４の半導体素子
３５…制御回路
３６…配線基板
４１…第１のワイヤ
４２…第２のワイヤ
５…樹脂封止体

Claims (10)

  1. 第１の方向に離間して配列された第１の半導体素子及び第２の半導体素子と、
    前記第１の方向に延伸し、第１の表面上に前記第１の半導体素子及び前記第２の半導体素子を搭載し、前記第１の方向と交差する第２の方向において第１の側面から前記第１の半導体素子と前記第２の半導体素子との間に達する切欠部を有する第１のダイパッドと、
    前記第１のダイパッドの前記第１の側面と異なる第２の側面に連接されたリードと、
    を備えたことを特徴とする半導体装置。
  2. 第１の方向に離間して配列された第１の半導体素子及び第２の半導体素子と、
    前記第１の方向に延伸し、第１の表面上に前記第１の半導体素子及び前記第２の半導体素子を搭載し、前記第１の方向と交差する第２の方向において第１の側面から前記第１の半導体素子と前記第２の半導体素子との間に達する切欠部を有する第１のダイパッドと、
    前記第１のダイパッドの前記第１の側面に離間して配設された第２のダイパッドと、
    前記切欠部に対向する領域において前記第２のダイパッドの表面上に搭載された電子部品と、
    を備えたことを特徴とする半導体装置。
  3. 前記第１のダイパッドの前記第１の表面からそれと対向する第２の表面までの厚さは前記リードの厚さに比べて厚いことを特徴とする請求項１に記載の半導体装置。
  4. 前記第１の半導体素子、前記第２の半導体素子、前記第１のダイパッドの前記第１の表面、この第１の表面に対向する第２の表面を覆い、前記切欠部に埋設された樹脂封止体を更に備え、
    前記樹脂封止体の前記第１のダイパッドの前記第２の表面上の厚さは、前記第１のダイパッドの前記第１の表面から前記第２の表面までの厚さに比べて薄く、かつ前記樹脂封止体の前記第１のダイパッドの前記第１の表面上の厚さに比べて薄いことを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
  5. 前記第１のダイパッドの前記第２の側面は前記第１の表面に対して鋭角をなす第２のテーパ面により構成され、前記第１の側面は、前記第１の表面に対して前記第２の側面の前記鋭角よりも大きくかつ前記第１の表面に垂直な角度以下の角度に設定された第１のテーパ面により構成されていることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置。
  6. 前記第１のダイパッドの厚さは前記第２のダイパッドの厚さに比べて厚いことを特徴とする請求項２乃至請求項５のいずれかに記載の半導体装置。
  7. 第１の方向に離間して順次配列された第１の半導体素子、第２の半導体素子、第３の半導体素子及び第４の半導体素子と、
    前記第１の方向に延伸し、第１の表面上に前記第１の半導体素子乃至前記第４の半導体素子を搭載し、前記第１の方向と交差する第２の方向において、第１の側面から前記第１の半導体素子と前記第２の半導体素子との間に達する第１の切欠部、第１の側面から前記第３の半導体素子と前記第４の半導体素子との間に達する第２の切欠部、及び第１の側面から前記第２の半導体素子と前記第３の半導体素子との間に達し前記第１の切欠部及び前記第２の切欠部の長さに比べて長い第３の切欠部を有する第１のダイパッドと、
    前記第１のダイパッドの前記第１の側面とは異なる第２の側面に連接されたリードと、
    を備えたことを特徴とする半導体装置。
  8. 前記リードは、前記第３の切欠部に対向する領域において、前記第１のダイパッドの前記第２の側面に一体に構成されていることを特徴とする請求項７に記載の半導体装置。
  9. 前記第１の切欠部及び前記第２の切欠部は、前記第２の方向において、前記第１の半導体素子と前記第２の半導体素子とが対向する側面、前記第３の半導体素子と前記第４の半導体素子とが対向する側面に対して、各々５０％以上１００％以下掛かる長さに設定され、
    前記第３の切欠部は、前記第２の方向において、前記第２の半導体素子と前記第３の半導体素子とが対向する側面に対して、１００％を超えて掛かる長さに設定されていることを特徴とする請求項７又は請求項８に記載の半導体装置。
  10. 前記請求項１、前記請求項２又は前記請求項７に記載される、前記第１のダイパッド及び前記リード、又は前記第１のダイパッド、前記第２のダイパッド及び前記リードを一体に構成したことを特徴とするリードフレーム。
JP2009013529A 2009-01-23 2009-01-23 半導体装置 Active JP5257096B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009013529A JP5257096B2 (ja) 2009-01-23 2009-01-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009013529A JP5257096B2 (ja) 2009-01-23 2009-01-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2010171278A true JP2010171278A (ja) 2010-08-05
JP5257096B2 JP5257096B2 (ja) 2013-08-07

Family

ID=42703102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009013529A Active JP5257096B2 (ja) 2009-01-23 2009-01-23 半導体装置

Country Status (1)

Country Link
JP (1) JP5257096B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151163A (ja) * 2011-01-17 2012-08-09 Sanken Electric Co Ltd 半導体モジュール
JP2012182250A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
JP2013188888A (ja) * 2012-03-12 2013-09-26 Omron Corp シール性を有する金属インサート成形品、当該金属インサート成形品を備えたシール性を有する電子部品、およびシール性を有する金属インサート成形品の製造方法
JP2017034053A (ja) * 2015-07-31 2017-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2018018952A (ja) * 2016-07-28 2018-02-01 三菱電機株式会社 半導体装置
CN107658283A (zh) * 2017-09-30 2018-02-02 杭州士兰微电子股份有限公司 用于电机驱动的集成功率模块和智能功率模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01293548A (ja) * 1988-05-20 1989-11-27 Mitsubishi Electric Corp 半導体装置
JPH04336460A (ja) * 1991-05-14 1992-11-24 Fuji Electric Co Ltd 半導体装置
JPH05304247A (ja) * 1992-04-27 1993-11-16 Toshiba Corp 樹脂封止型半導体装置
JPH0982862A (ja) * 1995-09-13 1997-03-28 Rohm Co Ltd オーディオ信号出力半導体装置
JP2005064076A (ja) * 2003-08-20 2005-03-10 Sanyo Electric Co Ltd 回路装置
JP2005353741A (ja) * 2004-06-09 2005-12-22 Denso Corp 電子装置
JP2006313876A (ja) * 2005-04-04 2006-11-16 Matsushita Electric Ind Co Ltd リードフレームおよび半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01293548A (ja) * 1988-05-20 1989-11-27 Mitsubishi Electric Corp 半導体装置
JPH04336460A (ja) * 1991-05-14 1992-11-24 Fuji Electric Co Ltd 半導体装置
JPH05304247A (ja) * 1992-04-27 1993-11-16 Toshiba Corp 樹脂封止型半導体装置
JPH0982862A (ja) * 1995-09-13 1997-03-28 Rohm Co Ltd オーディオ信号出力半導体装置
JP2005064076A (ja) * 2003-08-20 2005-03-10 Sanyo Electric Co Ltd 回路装置
JP2005353741A (ja) * 2004-06-09 2005-12-22 Denso Corp 電子装置
JP2006313876A (ja) * 2005-04-04 2006-11-16 Matsushita Electric Ind Co Ltd リードフレームおよび半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151163A (ja) * 2011-01-17 2012-08-09 Sanken Electric Co Ltd 半導体モジュール
JP2012182250A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
JP2013188888A (ja) * 2012-03-12 2013-09-26 Omron Corp シール性を有する金属インサート成形品、当該金属インサート成形品を備えたシール性を有する電子部品、およびシール性を有する金属インサート成形品の製造方法
JP2017034053A (ja) * 2015-07-31 2017-02-09 ルネサスエレクトロニクス株式会社 半導体装置
CN106409819A (zh) * 2015-07-31 2017-02-15 瑞萨电子株式会社 半导体装置
CN106409819B (zh) * 2015-07-31 2021-10-01 瑞萨电子株式会社 半导体装置
JP2018018952A (ja) * 2016-07-28 2018-02-01 三菱電機株式会社 半導体装置
CN107665875A (zh) * 2016-07-28 2018-02-06 三菱电机株式会社 半导体装置
CN107658283A (zh) * 2017-09-30 2018-02-02 杭州士兰微电子股份有限公司 用于电机驱动的集成功率模块和智能功率模块
CN107658283B (zh) * 2017-09-30 2024-05-07 杭州士兰微电子股份有限公司 用于电机驱动的集成功率模块和智能功率模块

Also Published As

Publication number Publication date
JP5257096B2 (ja) 2013-08-07

Similar Documents

Publication Publication Date Title
US10037972B2 (en) Electronic module comprising fluid cooling channel and method of manufacturing the same
JP5257096B2 (ja) 半導体装置
US7957158B2 (en) Circuit device
US9520369B2 (en) Power module and method of packaging the same
JP2005302951A (ja) 電力用半導体装置パッケージ
TWI670805B (zh) 半導體裝置
US20100308457A1 (en) Semiconductor apparatus and manufacturing method of the same
US20230207440A1 (en) Semiconductor device
US20230163078A1 (en) Semiconductor device
US11955450B2 (en) Method for producing a semiconductor arrangement
JP5341339B2 (ja) 回路装置
JP4816214B2 (ja) 半導体装置及びその製造方法
JP2015097237A (ja) 半導体装置
WO2021187018A1 (ja) 半導体装置
US9123710B2 (en) Semiconductor device having a semiconductor chip and wiring
CN112530919A (zh) 公共源极平面网格阵列封装
JP2005051109A (ja) パワー半導体モジュール
JP7294403B2 (ja) 半導体装置
JP7306294B2 (ja) 半導体モジュール
WO2021182016A1 (ja) 半導体装置
EP4084062A1 (en) Power semiconductor module arrangement
WO2014132897A1 (ja) 半導体装置
JP2013187268A (ja) 半導体モジュール
US11322461B2 (en) Package with integrated multi-tap impedance structure
US20230411274A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5257096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250