JPH04336460A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04336460A JPH04336460A JP3107689A JP10768991A JPH04336460A JP H04336460 A JPH04336460 A JP H04336460A JP 3107689 A JP3107689 A JP 3107689A JP 10768991 A JP10768991 A JP 10768991A JP H04336460 A JPH04336460 A JP H04336460A
- Authority
- JP
- Japan
- Prior art keywords
- metal frame
- conductor pattern
- semiconductor device
- conductor
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 45
- 239000004020 conductor Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000007704 transition Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、パワートランジスタ,
ダイオード,サイリスタモジュールなどを実施対象とし
た半導体装置に関する。
ダイオード,サイリスタモジュールなどを実施対象とし
た半導体装置に関する。
【0002】
【従来の技術】頭記の半導体装置は、基板上に形成した
銅箔,アルミ箔などの導体パターンに各種のチップ素子
をマウントし、さらに外部導出端子を接続した回路組立
体をパッケージに組み込んで構成したものである。一方
、かかる半導体装置に対して、回路パターンのファイン
化,並びに放熱性を高めるために回路基板として伝熱性
の優れた金属絶縁基板を採用し、併せて高い電流容量を
確保することを目的に、金属絶縁基板の導体パターンの
うち、主電流回路に対応する導体パターン上に外部導出
端子に連なる金属フレームを固着し、該金属フレームの
チップ搭載部にチップ素子をマウントして構成した半導
体装置が、本発明と同一の出願人より特開平2−306
640号公報として既に提案されている。
銅箔,アルミ箔などの導体パターンに各種のチップ素子
をマウントし、さらに外部導出端子を接続した回路組立
体をパッケージに組み込んで構成したものである。一方
、かかる半導体装置に対して、回路パターンのファイン
化,並びに放熱性を高めるために回路基板として伝熱性
の優れた金属絶縁基板を採用し、併せて高い電流容量を
確保することを目的に、金属絶縁基板の導体パターンの
うち、主電流回路に対応する導体パターン上に外部導出
端子に連なる金属フレームを固着し、該金属フレームの
チップ搭載部にチップ素子をマウントして構成した半導
体装置が、本発明と同一の出願人より特開平2−306
640号公報として既に提案されている。
【0003】
【発明が解決しようとする課題】ところで、上記の半導
体装置については、回路パターンが益々ファイン化され
るに伴い回路パターンのレイアウトで主電流回路と制御
回路との間、あるいは主電流回路の相互間で回路パター
ンを交差させる必要箇所の生じることがあるが、従来で
はこのような回路パターンの交差部分の簡単な処理方法
が確立しておらず、このことが小形で安価な半導体装置
を提供する上でのネックになっている。
体装置については、回路パターンが益々ファイン化され
るに伴い回路パターンのレイアウトで主電流回路と制御
回路との間、あるいは主電流回路の相互間で回路パター
ンを交差させる必要箇所の生じることがあるが、従来で
はこのような回路パターンの交差部分の簡単な処理方法
が確立しておらず、このことが小形で安価な半導体装置
を提供する上でのネックになっている。
【0004】本発明は上記の点にかんがみなされたもの
であり、その目的は先記提案を改良し、基板上に組み合
わせた金属フレームを巧みに活用することにより、回路
パターンのレイアウトで導体パターンの交差部分を簡単
な方法で処理できるようにした半導体装置を提供するこ
とにある。
であり、その目的は先記提案を改良し、基板上に組み合
わせた金属フレームを巧みに活用することにより、回路
パターンのレイアウトで導体パターンの交差部分を簡単
な方法で処理できるようにした半導体装置を提供するこ
とにある。
【0005】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置においては、主電流回路に対応
する導体パターンに固着した金属フレームと他の導体パ
ターンとが交差する部位で金属フレームを相手側導体パ
ターンと非接触式に立体交差させて構成するものとする
。
に、本発明の半導体装置においては、主電流回路に対応
する導体パターンに固着した金属フレームと他の導体パ
ターンとが交差する部位で金属フレームを相手側導体パ
ターンと非接触式に立体交差させて構成するものとする
。
【0006】ここで、金属フレームを立体交差させる具
体的な構造として、他の導体パターンとの交差部位で、
金属フレームが相手側導体パターンの上を跨ぐように当
該金属フレームの渡り部をブリッジ状に曲げ加工して立
体交差させる。あるいは、チップ搭載部に連なる金属フ
レームの渡り部を基板から起立するように折り曲げてお
き、他の導体パターンとの交差部位で金属フレームが相
手側導体パターンの上を跨ぐように前記渡り部をトリミ
ングして立体交差させる構成で実施できる。
体的な構造として、他の導体パターンとの交差部位で、
金属フレームが相手側導体パターンの上を跨ぐように当
該金属フレームの渡り部をブリッジ状に曲げ加工して立
体交差させる。あるいは、チップ搭載部に連なる金属フ
レームの渡り部を基板から起立するように折り曲げてお
き、他の導体パターンとの交差部位で金属フレームが相
手側導体パターンの上を跨ぐように前記渡り部をトリミ
ングして立体交差させる構成で実施できる。
【0007】
【作用】上記構成のように、金属フレームと他の導体パ
ターンとの交差部位で金属フレームが相手側導体パター
ンの上を跨ぐように加工して非接触式に立体交差させる
ことにより、基板上での導体パターンの交差部を簡単に
処理することができ、基板上に形成した回路パターンの
レイアウトの自由度が大幅に高まる。
ターンとの交差部位で金属フレームが相手側導体パター
ンの上を跨ぐように加工して非接触式に立体交差させる
ことにより、基板上での導体パターンの交差部を簡単に
処理することができ、基板上に形成した回路パターンの
レイアウトの自由度が大幅に高まる。
【0008】
【実施例】以下本発明の実施例を図面に基づいて説明す
る。図1,図2,図3はそれぞれ異なる本発明の実施例
を示すものであり、各図において1は金属絶縁基板、2
は基板上に形成した主電流回路に対応する導体パターン
、3は制御回路に対応する導体パターン、4は導体パタ
ーン2の上に重ねて固着した金属フレーム、5はトラン
ジスタ,ダイオードなどのチップ素子、6はボンディン
グワイヤを示す。ここで、金属フレーム4は例えば銅板
を打ち抜き加工して作られたものであり、この金属フレ
ーム4にチップ搭載部4a、チップ搭載部4aの相互間
を連ねた渡り部4b,および外部導出端子4cなどが形
成されている。また、チップ素子5は金属フレーム4の
チップ搭載部4aの上にマウントされている。
る。図1,図2,図3はそれぞれ異なる本発明の実施例
を示すものであり、各図において1は金属絶縁基板、2
は基板上に形成した主電流回路に対応する導体パターン
、3は制御回路に対応する導体パターン、4は導体パタ
ーン2の上に重ねて固着した金属フレーム、5はトラン
ジスタ,ダイオードなどのチップ素子、6はボンディン
グワイヤを示す。ここで、金属フレーム4は例えば銅板
を打ち抜き加工して作られたものであり、この金属フレ
ーム4にチップ搭載部4a、チップ搭載部4aの相互間
を連ねた渡り部4b,および外部導出端子4cなどが形
成されている。また、チップ素子5は金属フレーム4の
チップ搭載部4aの上にマウントされている。
【0009】まず、図1の実施例では、主電流回路の導
体パターン2に固着した金属フレーム4と制御回路の導
体パターン3とが交差し合う部位で、金属フレーム4が
相手側の導体パターン3の上を跨ぐように渡り部4bが
ブリッジ状に曲げ加工されており、これにより金属フレ
ーム4が導体パターン3と非接触式に立体交差して両者
の間に必要な絶縁を確保している。
体パターン2に固着した金属フレーム4と制御回路の導
体パターン3とが交差し合う部位で、金属フレーム4が
相手側の導体パターン3の上を跨ぐように渡り部4bが
ブリッジ状に曲げ加工されており、これにより金属フレ
ーム4が導体パターン3と非接触式に立体交差して両者
の間に必要な絶縁を確保している。
【0010】図2の実施例では、金属フレーム4につい
て、チップ搭載部4aの相互間を連ねた渡り部4bが基
板1に対して起立するように直角に折り曲げてあり、か
つ制御回路の導体パターン3との交差部位では渡り部4
bの下縁側をトリミングして相手側導体パターン3を非
接触式に跨いで立体交差するように成形されている。こ
の構成でも図1の実施例と同様に金属フレーム4とこれ
に交差する導体パターン3との間に必要な絶縁を確保で
きる。
て、チップ搭載部4aの相互間を連ねた渡り部4bが基
板1に対して起立するように直角に折り曲げてあり、か
つ制御回路の導体パターン3との交差部位では渡り部4
bの下縁側をトリミングして相手側導体パターン3を非
接触式に跨いで立体交差するように成形されている。こ
の構成でも図1の実施例と同様に金属フレーム4とこれ
に交差する導体パターン3との間に必要な絶縁を確保で
きる。
【0011】図3は金属フレーム4の相互間が交差し合
う部分で金属フレーム同士を立体交差させるようにした
実施例であり、一方の金属フレームの渡り部4bが相手
側金属フレーム4の上を跨ぐようにブリッジ状に曲げ加
工されている。
う部分で金属フレーム同士を立体交差させるようにした
実施例であり、一方の金属フレームの渡り部4bが相手
側金属フレーム4の上を跨ぐようにブリッジ状に曲げ加
工されている。
【0012】
【発明の効果】以上述べたように、本発明の半導体装置
によれば、基板上の導体パターンに固着した通電部材の
金属フレームと他の導体パターンとの交差部位で、金属
フレームの渡り部が相手側導体パターンを非接触式に跨
ぐよう立体交差させて構成したことにより、回路パター
ンの交差部分の絶縁を簡単な手段で処理することができ
、これにより回路パターンのレイアウトについての設計
自由度を高めて半導体装置の小形,コンパクト化を図る
ことができる。
によれば、基板上の導体パターンに固着した通電部材の
金属フレームと他の導体パターンとの交差部位で、金属
フレームの渡り部が相手側導体パターンを非接触式に跨
ぐよう立体交差させて構成したことにより、回路パター
ンの交差部分の絶縁を簡単な手段で処理することができ
、これにより回路パターンのレイアウトについての設計
自由度を高めて半導体装置の小形,コンパクト化を図る
ことができる。
【図1】本発明一実施例の構成斜視図
【図2】本発明の異なる実施例の構成斜視図
【図3】本
発明のさらに異なる実施例の構成斜視図
発明のさらに異なる実施例の構成斜視図
1 金属絶縁基板
2 電流回路の導体パターン
3 制御回路の導体パターン
4 金属フレーム
4a チップ搭載部
4b 渡り部
4c 外部導出端子
5 チップ素子
Claims (3)
- 【請求項1】基板上に形成した導体パターンのうち、主
電流回路に対応する導体パターン上に重ねて外部導出端
子に通じる主電流通路を構成する金属フレームを固着し
、かつ該金属フレームのチップ搭載部にチップ素子をマ
ウントしてなる半導体装置において、前記金属フレーム
と他の導体パターンとが交差する部位で金属フレームを
相手側導体パターンと非接触式に立体交差させたことを
特徴とする半導体装置。 - 【請求項2】請求項1記載の半導体装置において、他の
導体パターンとの交差部位で、金属フレームが相手側導
体パターンの上を跨ぐように当該金属フレームの渡り部
をブリッジ状に曲げ加工して立体交差させたことを特徴
とする半導体装置。 - 【請求項3】請求項1記載の半導体装置において、チッ
プ搭載部に連なる金属フレームの渡り部を基板から起立
するように折り曲げておき、他の導体パターンとの交差
部位で金属フレームが相手側導体パターンの上を跨ぐよ
うに前記渡り部をトリミングして立体交差させたことを
特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3107689A JPH04336460A (ja) | 1991-05-14 | 1991-05-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3107689A JPH04336460A (ja) | 1991-05-14 | 1991-05-14 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04336460A true JPH04336460A (ja) | 1992-11-24 |
Family
ID=14465473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3107689A Pending JPH04336460A (ja) | 1991-05-14 | 1991-05-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04336460A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010330A (ja) * | 2008-06-26 | 2010-01-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2010171278A (ja) * | 2009-01-23 | 2010-08-05 | Sanken Electric Co Ltd | 半導体装置及びリードフレーム |
-
1991
- 1991-05-14 JP JP3107689A patent/JPH04336460A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010330A (ja) * | 2008-06-26 | 2010-01-14 | Mitsubishi Electric Corp | 半導体装置 |
JP4666185B2 (ja) * | 2008-06-26 | 2011-04-06 | 三菱電機株式会社 | 半導体装置 |
JP2010171278A (ja) * | 2009-01-23 | 2010-08-05 | Sanken Electric Co Ltd | 半導体装置及びリードフレーム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7898080B2 (en) | Power semiconductor device comprising a semiconductor chip stack and method for producing the same | |
KR100430772B1 (ko) | 반도체장치 | |
KR920001690A (ko) | 수지봉지형 반도체장치 | |
JP5481104B2 (ja) | 半導体装置 | |
JP4513770B2 (ja) | 半導体装置 | |
US5550401A (en) | Lead on chip semiconductor device having bus bars and crossing leads | |
JPH098192A (ja) | 接続ピンを有するパワー半導体モジュール | |
JP4218243B2 (ja) | 半導体装置 | |
JP2004273749A (ja) | 半導体パワーモジュール | |
JPS62104056A (ja) | 半導体部品の実装構造 | |
JPH04336460A (ja) | 半導体装置 | |
JP2020053622A (ja) | パワーモジュール及びパワーモジュールを有する電気装置 | |
JP2004022968A (ja) | 半導体装置およびその製造方法 | |
US20060226531A1 (en) | Power semiconductor module | |
JP2010177330A (ja) | 半導体リレーモジュールおよびこれを用いた台座コネクタ | |
US4984051A (en) | Semiconductor device having directly connected source terminal | |
JPH02156558A (ja) | 半導体装置のリードフレームおよびこれを用いた半導体装置の製造方法 | |
JPH0648875Y2 (ja) | 半導体装置 | |
JP3785309B2 (ja) | シングルインライン型ブリッジダイオード | |
JP2021005690A (ja) | 半導体モジュール | |
JPH0722577A (ja) | 混成集積回路装置 | |
JPH02213148A (ja) | テープキャリア | |
JPH0684895A (ja) | 半導体装置 | |
JPH01287987A (ja) | 混成集積回路 | |
JP2913500B2 (ja) | 半導体装置 |