JP2020053622A - パワーモジュール及びパワーモジュールを有する電気装置 - Google Patents
パワーモジュール及びパワーモジュールを有する電気装置 Download PDFInfo
- Publication number
- JP2020053622A JP2020053622A JP2018183616A JP2018183616A JP2020053622A JP 2020053622 A JP2020053622 A JP 2020053622A JP 2018183616 A JP2018183616 A JP 2018183616A JP 2018183616 A JP2018183616 A JP 2018183616A JP 2020053622 A JP2020053622 A JP 2020053622A
- Authority
- JP
- Japan
- Prior art keywords
- power
- electrode
- electrodes
- power module
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Abstract
Description
スイッチング動作時には、オン時は正極から負極へ、オフ時は負極から正極へ、過渡的な電流が流れ、寄生インダクタンスによるスパイク電圧が発生し、配線回路の寄生インダクタンスを低減することが求められる。
回路基板10の一端部10Aからその反対端部10Bへの方向をY1方向とし、反対端部10Bから一端部10Aへの方向をY2方向とし、一端部10Aの端縁に沿った方向をX方向とする。
回路基板10は、絶縁基板11と、絶縁基板11の上面に形成された導体パターン21〜26と、絶縁基板11の下面に形成された導体パターン27とを備える。
導体パターン27がはんだ等の熱伝導性の接合材31を介して金属ベース32に接合される。
スイッチング素子3Aは、はんだ等の電導性の接合材33を介して導体パターン22にダイボンディングされて、電気的及び機械的に接続されている。
スイッチング素子3Bは、はんだ等の電導性の接合材33を介して導体パターン23にダイボンディングされて、電気的及び機械的に接続されている。
スイッチング素子3Aの上面電極と導体パターン24とがボンディングワイヤ35により接続されている。
スイッチング素子3Bの上面電極と導体パターン25とがボンディングワイヤ36により接続されている。
導体パターン21は、導体パターン22,23の外側を通る配線部21b,21dと、導体パターン22と導体パターン23の間を通る配線部21cとを、ダイボンディング領域21aからY2方向に延出させており、それぞれのY2方向の端部に端子接続部21e,21f,21gを連続させている。
導体パターン24は、導体パターン22のY2側において端子接続部21eと端子接続部21fとの間に配置されている。導体パターン25は、導体パターン23のY2側において端子接続部21fと端子接続部21gとの間に配置されている。
正極端子P10の接続端部P11が端子接続部21eに接続されている。正極端子P10の接続端部P12が端子接続部21fに接続されている。正極端子P10の接続端部P13が端子接続部21gに接続されている。したがって、これらの端子接続部21e,21f,21gは、絶縁基板11上の導体パターンによる直流電力の入出力電極のうち正極を構成する。
負極端子N10の接続端部N11が導体パターン24に接続されている。負極端子N10の接続端部N12が導体パターン25に接続されている。したがって、これらの導体パターン24,25は、絶縁基板11上の導体パターンによる直流電力の入出力電極のうち負極を構成する。
導体パターン24上においてボンディングワイヤ35は接続端部N11よりY1側の領域に接続されている。導体パターン25上においてボンディングワイヤ36は接続端部N12よりY1側の領域に接続されている。
スイッチング素子としては、例えば図4に示すようにIGBTである(並列ダイオードが付属する)。
スイッチング素子3A,3Bは、図面上では2チップで記載しているが、チップ数は任意である。
この直流電力の入出力電極は、一端部10Aの端縁に沿ったX方向に複数の正極(21e,21f,21g)と複数の負極(24,25)とが並べて設けられた構成である。
さらに、2つの負極(24,25)の間に配置される一つの正極(21f)と、2つの正極(21e,21f)の間に配置される一つの負極(24)と、2つの正極(21f,21g)の間に配置される一つの負極(25)とを有する。
本パワーモジュール1の電力変換動作においては、スイッチング素子2A,2Bと、スイッチング素子3A,3Bのうち一方がオン、他方がオフとされる。
交流電極ACから正の電流を出力する間は、スイッチング素子2A,2Bの上アームはオン、オフを繰り返し、交流電極ACから正極Pの電位、負極Nの電位をパルス幅を変えて出力し、所望の電流を作る。その間、対の下アームの素子は、スイッチング素子としては、オフ状態だが、逆方向の受動素子のダイオードが動作し、上アームのスイッチングに合わせてオン、オフする。
交流電極ACから負の電流を出力(交流電極ACから電流を入力)する間は、スイッチング素子3A,3Bがオン、オフし、交流電極ACから正極Pの電位、負極Nの電位をパルス幅を変えて出力し、所望の電流を作る。その間、対の上アームの素子は、スイッチング素子としては、オフ状態だが、逆方向の受動素子のダイオードが動作し、上アームのスイッチングに合わせて受動素子としてオン、オフする。
オフからオンに切り替わるスイッチング動作時には、正極Pから負極Nへ過渡的な電流が流れる。オンからオフに切り替わるスイッチング動作時には、負極Nから正極Pへ過渡的な電流が流れる。
スイッチング動作時の過渡的な電流は、オフとなるスイッチング素子、もしくは、受動素子に、配線の寄生インダクタンスにスパイク電圧を発生させる。
スイッチング動作時のスパイク電圧に影響するインダクタンスを低減するために、直流電力の入出力電極(21e,24,21f,25,21g)は、交互に正極と負極とがX方向に並んでおり、電流の流れる方向が相互に逆となって逆方向平行電流の相殺効果により配線インダクタンスを低減することができる。
すなわち、正極端子P10及び負極端子N10は、回路基板10上の直流電力の入出力電極に接続する接続端部P11,P12,P13,N11,N12を有し、当該各接続端部は同方向Y2に延設される。その延設方向に沿った縁を、隣接する反対電極端子同士で対向かつ近接させている部位を有する。
このとき、上述した対向、近接した導通部に逆方向に流れる電流が集中し(電流が流れやすくなり)、配線インダクタンスを低減することができる。これによりスイッチング動作時のスパイク電圧を低減し、スイッチング損失を低減することができる。
したがって、2つの負極の間に配置される正極の数と、2つの正極の間に配置される負極の数は、差が1の偶数と奇数であることとする。図1、図5の場合、2つの正極の間に配置される負極の数が2で、2つの負極の間に配置される正極の数は、それより1少ない奇数=1であり、X方向にPNPNPの電極配列である。これに拘わらず、2つの負極の間に配置される正極の数が2で、2つの正極の間に配置される負極の数は、それより1少ない奇数=1とし、NPNPNの電極配列で実施してもよい。
本実施形態においては、一端部10AにおいてX方向に並ぶ直流電力の入出力電極の数が5であるが、これを増設できる。
例えば、直流電力の入出力電極の数を7とし、2つの負極の間に配置される正極の数と、2つの正極の間に配置される負極の数は、一方が偶数2で、他方が一方より1多い奇数3として、PNPNPNP又はNPNPNPNの電極配列で実施可能である。
そして、反対端部10B側に配置されたスイッチング素子(2A,2B)は、回路基板10上の同一の第1導体パターン21上にボンディングされ、一端部10A側に配置されたスイッチング素子(3A,3B)は、第1導体パターン21の一部である配線部21cに分断される態様で複数に分かれた第2導体パターン22,23上にそれぞれボンディングされている。これにより、上述したように導体パターン22と配線部21cと、配線部21cと導体パターン23において、対向かつ近接する部位を設けることができ、スイッチング動作時のスパイク電圧に影響するインダクタンスの低減効果を向上することができる。
このようなパワーモジュール100にあっては、上述したループ状の電流経路が2経路となる。
これに対し本実施形態のパワーモジュール1では、2つの正極の間に配置される負極のみならず、2つの負極の間に配置される正極を設けることで、比較例に対してスイッチング動作時のループ状の電流経路を増加させることができ、インダクタンスの低減効果を向上することができる。
図7に示す構造においても、上述したことと同様に、正極端子P10の接続端部P11,P12,P13と、負極端子N10の接続端部N11,N12との対向、近接する配置が確認でき、回路基板10上のスイッチング動作時に逆方向電流が流れる導体同士の対向、近接する部位が確認できる。
なお、回路基板10上の同一の電極に接続する接続端部(図6でN11,図7でN11、N12)は、機械的強度や電流面積増加等のために複数本としてもよい。
図8に、図7に示したパワーモジュール1の具体的構成における分解斜視図を示す。制御電極(C1,G1,E1,C2,G2,E2)は、制御端子台座41と、制御端子ピン42から構成されてもよい。なお、図8にIGBT43及びダイオード44、それらを導体パターンに接合する接合材45を示す。
図9に、図7に示した本実施形態のパワーモジュール1の具体的構成における平面図を示す。
図10に、図7に示した本実施形態のパワーモジュール1の具体的構成における回路基板の上面を示す。
図11に、本実施形態のパワーモジュール1がさらにケース、カバー及びベースを備えた構成の外観を示す。
図12に、本実施形態のパワーモジュール1がさらにケース、カバー及びベースを備えた構成の分解斜視図を示す。なお、図8等にはIGBT43のゲート電極を制御端子(G1,G2)に引き出すボンディングワイヤ37、図10等にはボンディングワイヤ37の一端が接合され、制御端子(G1,G2)が設けられる回路基板10上の導体パターン37Gも示される。
回路基板10は、種々の接合材52により、金属ベース32に取り付けられる。接合材52は、例えばはんだであってもよい。
ケース53は、ベース32の上において、回路基板10を包囲するように取り付けられる。ケース53は、絶縁性材料により枠状に形成された絶縁性構成部を有し、当該絶縁性構成部に回路基板10上の各電極と、外部とを電気的に接続する端子の中間部(外部接続部と内部接続部を繋ぐ部分)を埋入させて保持する。同端子は、正極端子P10、負極端子N10及び交流端子AC10等であってもよい。このようなケース53は、端子インサートケースともいう。
ケース53の上端には、カバー54が取り付けられる。カバー54は、部品実装済みの回路基板10が収容された空間を塞ぐように取り付けられる。カバー54は複数の開口を有し、同開口にはケース53の絶縁性構成部の突起部および制御端子等が挿通されてもよい。
例えばパワーモジュール1は、電気自動車等の種々の電気装置に用いられてもよい。
例えば、上記実施形態では、パワー半導体スイッチング素子をIGBT(Insulated Gate Bipolar Transistor)としたが、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、サイリスタなどの他の種類の半導体デバイスを適用してもよい。
1 パワーモジュール
2A,2B,3A,3B パワー半導体スイッチング素子
10 回路基板
10A 一端部
10B 反対端部
11 絶縁基板
21a ダイボンディング領域
21b 配線部
21c 配線部
21d 配線部
21e,21f,21g 端子接続部
AC10 交流端子
N10 負極端子
N11,N12 接続端部
P10 正極端子
P11,P12,P13 接続端部
Claims (7)
- 回路基板と、前記回路基板に実装されたパワー半導体スイッチング素子とを備え直流電力と交流電力との変換に用いられるパワーモジュールであって、
前記回路基板の一端部に、絶縁基板上の導体パターンによる直流電力の入出力電極が設けられ、
前記直流電力の入出力電極は、前記一端部の端縁に沿って複数の正極と複数の負極とが並べて設けられ、2つの負極の間に配置される正極と、2つの正極の間に配置される負極とを有するパワーモジュール。 - 前記回路基板上の前記直流電力の入出力電極からの各配線は、前記一端部から同方向に延設され、その延設方向に沿った縁を、隣接する配線同士で対向、近接させている部位を有する請求項1に記載のパワーモジュール。
- 前記直流電力の入出力電極のうち正極に接続する板状金属の正極端子と、前記直流電力の入出力電極のうち負極に接続する板状金属の負極端子と、を備え、
前記正極端子及び前記負極端子は、前記回路基板上の前記直流電力の入出力電極に接続する接続端部を有し、当該各接続端部は同方向に延設され、その延設方向に沿った縁を、隣接する反対電極端子同士で対向、近接させている部位を有する請求項1又は請求項2に記載のパワーモジュール。 - 2つの負極の間に配置される正極の数と、2つの正極の間に配置される負極の数は、差が1の偶数と奇数である請求項1から請求項3のうちいずれか一に記載のパワーモジュール。
- 前記回路基板は、前記一端部の反対端部に交流電極を有し、交流電極と正極との間に接続されたパワー半導体スイッチング素子と、交流電極と負極との間に接続されたパワー半導体スイッチング素子とが実装された請求項1から請求項4のうちいずれか一に記載のパワーモジュール。
- 前記交流電極と正極との間に接続されたパワー半導体スイッチング素子及び交流電極と負極との間に接続されたパワー半導体スイッチング素子のうち一方が前記一端部側に、他方が前記反対端部側に配置され、
前記反対端部側に配置されたパワー半導体スイッチング素子は、前記回路基板上の同一の第1導体パターン上にボンディングされ、
前記一端部側に配置されたパワー半導体スイッチング素子は、第1導体パターンの一部である配線部に分断される態様で複数に分かれた第2導体パターン上にそれぞれボンディングされている請求項5に記載のパワーモジュール。 - 請求項1から請求項6のうち、いずれか一に記載のパワーモジュールを有する、
電気装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018183616A JP7034043B2 (ja) | 2018-09-28 | 2018-09-28 | パワーモジュール及びパワーモジュールを有する電気装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018183616A JP7034043B2 (ja) | 2018-09-28 | 2018-09-28 | パワーモジュール及びパワーモジュールを有する電気装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020053622A true JP2020053622A (ja) | 2020-04-02 |
JP7034043B2 JP7034043B2 (ja) | 2022-03-11 |
Family
ID=69997756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018183616A Active JP7034043B2 (ja) | 2018-09-28 | 2018-09-28 | パワーモジュール及びパワーモジュールを有する電気装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7034043B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102021202174A1 (de) | 2021-03-05 | 2022-09-08 | Robert Bosch Gesellschaft mit beschränkter Haftung | Leistungsmodul, insbesondere für einen Wechselrichter für Elektromaschinen |
US11973015B2 (en) | 2020-06-25 | 2024-04-30 | Fuji Electric Co., Ltd. | Plurality of overlapping power terminals in a semiconductor module |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001286158A (ja) * | 2000-03-30 | 2001-10-12 | Hitachi Ltd | 半導体装置及び電力変換装置 |
JP2002095267A (ja) * | 2000-09-08 | 2002-03-29 | Toshiba Corp | インバータ装置 |
JP2015050356A (ja) * | 2013-09-02 | 2015-03-16 | ルネサスエレクトロニクス株式会社 | 電子装置 |
WO2016204257A1 (ja) * | 2015-06-17 | 2016-12-22 | 富士電機株式会社 | パワー半導体モジュール、流路部材及びパワー半導体モジュール構造体 |
WO2017006809A1 (ja) * | 2015-07-09 | 2017-01-12 | 三菱電機株式会社 | パワー半導体モジュール |
JP2017055610A (ja) * | 2015-09-11 | 2017-03-16 | 富士電機株式会社 | パワー半導体装置 |
CN107004675A (zh) * | 2015-06-17 | 2017-08-01 | 富士电机株式会社 | 功率半导体模块、流路部件及功率半导体模块结构体 |
WO2017175686A1 (ja) * | 2016-04-04 | 2017-10-12 | ローム株式会社 | パワーモジュールおよびその製造方法 |
WO2020021843A1 (ja) * | 2018-07-25 | 2020-01-30 | 株式会社デンソー | 半導体装置 |
-
2018
- 2018-09-28 JP JP2018183616A patent/JP7034043B2/ja active Active
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001286158A (ja) * | 2000-03-30 | 2001-10-12 | Hitachi Ltd | 半導体装置及び電力変換装置 |
JP2002095267A (ja) * | 2000-09-08 | 2002-03-29 | Toshiba Corp | インバータ装置 |
JP2015050356A (ja) * | 2013-09-02 | 2015-03-16 | ルネサスエレクトロニクス株式会社 | 電子装置 |
CN104425472A (zh) * | 2013-09-02 | 2015-03-18 | 瑞萨电子株式会社 | 电子器件 |
US20160013163A1 (en) * | 2013-09-02 | 2016-01-14 | Renesas Electronics Corporation | Electronic device |
CN107004675A (zh) * | 2015-06-17 | 2017-08-01 | 富士电机株式会社 | 功率半导体模块、流路部件及功率半导体模块结构体 |
WO2016204257A1 (ja) * | 2015-06-17 | 2016-12-22 | 富士電機株式会社 | パワー半導体モジュール、流路部材及びパワー半導体モジュール構造体 |
US20170263533A1 (en) * | 2015-06-17 | 2017-09-14 | Fuji Electric Co., Ltd. | Power semiconductor module, flow path member, and power-semiconductor-module structure |
WO2017006809A1 (ja) * | 2015-07-09 | 2017-01-12 | 三菱電機株式会社 | パワー半導体モジュール |
CN107851637A (zh) * | 2015-07-09 | 2018-03-27 | 三菱电机株式会社 | 功率半导体模块 |
US20180190636A1 (en) * | 2015-07-09 | 2018-07-05 | Mitsubishi Electric Corporation | Power semiconductor module |
JP2017055610A (ja) * | 2015-09-11 | 2017-03-16 | 富士電機株式会社 | パワー半導体装置 |
WO2017175686A1 (ja) * | 2016-04-04 | 2017-10-12 | ローム株式会社 | パワーモジュールおよびその製造方法 |
CN109005670A (zh) * | 2016-04-04 | 2018-12-14 | 罗姆股份有限公司 | 功率模块及其制造方法 |
US20190035771A1 (en) * | 2016-04-04 | 2019-01-31 | Rohm Co., Ltd. | Power module |
WO2020021843A1 (ja) * | 2018-07-25 | 2020-01-30 | 株式会社デンソー | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11973015B2 (en) | 2020-06-25 | 2024-04-30 | Fuji Electric Co., Ltd. | Plurality of overlapping power terminals in a semiconductor module |
DE102021202174A1 (de) | 2021-03-05 | 2022-09-08 | Robert Bosch Gesellschaft mit beschränkter Haftung | Leistungsmodul, insbesondere für einen Wechselrichter für Elektromaschinen |
WO2022184640A1 (de) | 2021-03-05 | 2022-09-09 | Robert Bosch Gmbh | Leistungsmodul, insbesondere für einen wechselrichter für elektromaschinen |
Also Published As
Publication number | Publication date |
---|---|
JP7034043B2 (ja) | 2022-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100430772B1 (ko) | 반도체장치 | |
JP6202195B2 (ja) | 半導体装置 | |
KR102055458B1 (ko) | 전력반도체 모듈 | |
JP2020519024A (ja) | Dc端子の同軸配列を有するハーフブリッジモジュール | |
JP7036221B2 (ja) | 半導体装置 | |
JP2004311685A (ja) | 電力用半導体装置 | |
WO2016056320A1 (ja) | 半導体装置及びバスバー | |
JP4513770B2 (ja) | 半導体装置 | |
US6885097B2 (en) | Semiconductor device | |
JP2005216876A (ja) | 電力用半導体モジュール | |
US20160295690A1 (en) | Semiconductor device | |
CN107492531B (zh) | 半导体装置 | |
JP4218243B2 (ja) | 半導体装置 | |
KR20140131279A (ko) | 서브유니트를 포함하는 전력 반도체 모듈 및 이를 포함하는 장치 | |
JP7034043B2 (ja) | パワーモジュール及びパワーモジュールを有する電気装置 | |
JP5880664B1 (ja) | 半導体装置 | |
JP6585847B2 (ja) | 電動機のための電力モジュール | |
WO2018096573A1 (ja) | 半導体モジュール | |
JP6575072B2 (ja) | 相ユニット及びこれを用いた3レベル電力変換装置 | |
JP2015018856A (ja) | 半導体パワーモジュール | |
CN110739294B (zh) | 功率模块结构 | |
US20230078823A1 (en) | Semiconductor device | |
WO2022038831A1 (ja) | パワー半導体モジュールおよび電力変換装置 | |
US20230307332A1 (en) | Power Semiconductor Module and Method for Producing a Power Semiconductor Module | |
JP2008054495A (ja) | 電流印加されたパワー回路のための低インダクタンスのパワー半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7034043 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |