JP2015018856A - 半導体パワーモジュール - Google Patents

半導体パワーモジュール Download PDF

Info

Publication number
JP2015018856A
JP2015018856A JP2013143443A JP2013143443A JP2015018856A JP 2015018856 A JP2015018856 A JP 2015018856A JP 2013143443 A JP2013143443 A JP 2013143443A JP 2013143443 A JP2013143443 A JP 2013143443A JP 2015018856 A JP2015018856 A JP 2015018856A
Authority
JP
Japan
Prior art keywords
power module
positive electrode
conductive paths
small cross
semiconductor power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013143443A
Other languages
English (en)
Inventor
山口 浩二
Koji Yamaguchi
浩二 山口
雅哉 谷口
Masaya Taniguchi
雅哉 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHI Corp
Original Assignee
IHI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHI Corp filed Critical IHI Corp
Priority to JP2013143443A priority Critical patent/JP2015018856A/ja
Publication of JP2015018856A publication Critical patent/JP2015018856A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】半導体パワーモジュールにおいて、コンデンサが短絡故障した場合に、短絡故障したコンデンサに接続されている他の素子が損傷することを回避できるとともに、半導体パワーモジュールを継続して動作させることができるようにする。【解決手段】絶縁基板1上に形成された導体パターン3と、導体パターン3上に実装された半導体素子5とを備え、導体パターン3は、正極パターン部9と負極パターン部11と出力パターン部13を含む。正極パターン部9を負極パターン部11にコンデンサ21を介して接続する複数の導電経路L1〜L5が構成され、これらの導電経路L1〜L5は、互いに独立して並列に配置されている。各導電経路L1〜L5において、小断面部23は、この導電経路における他の部分よりも断面積が小さくなっている。【選択図】図2

Description

本発明は、入力される電力を半導体素子を通して出力する半導体パワーモジュールに関する。
半導体パワーモジュールは、インバータ、コンバータなどの電力変換装置に設けられる。
半導体パワーモジュールは、半導体素子(例えば、トランジスタやダイオード)を構成要素に持つインバータやコンバータに設けられる。
図1は、半導体パワーモジュールの基本構造の一例を示す。図1の半導体パワーモジュールでは、銅やアルミニウムなどの金属で構成したベース板41に、絶縁基板43や導体パターン47を介して半導体素子45が実装される。絶縁基板43は、窒化アルミニウムなどの絶縁基板である。図1の例では、絶縁基板43は、銅やアルミニウムなどの導体パターン47で挟まれる構造になっている。図1において、配線材49、51、53、55は入出力端子である。なお、符号42は、半田を示す。
特開2011−67045号公報
半導体パワーモジュールにコンデンサを設けた構成が、例えば特許文献1に記載されている。
特許文献1では、誘電体基板に、セラミックコンデンサを配置し、金属基板に、半導体パワーモジュールを設け、半導体パワーモジュールとセラミックコンデンサを配線で接続している。また、特許文献1では、セラミックコンデンサと半導体パワーモジュールを接続する配線にヒューズを接続している。これにより、セラミックコンデンサが短絡故障した時に、ヒューズが溶解して短絡電流が遮断される。これにより、短絡故障したセラミックコンデンサに接続されている他の素子が損傷することを回避できる。
しかし、特許文献1では、セラミックコンデンサが短絡故障した場合に、半導体パワーモジュールを用いた装置を継続して動作させることができない。
そこで、本発明の目的は、半導体パワーモジュールにおいて、コンデンサが短絡故障した場合に、短絡故障したコンデンサに接続されている他の素子が損傷することを回避できるだけでなく、半導体パワーモジュールを継続して動作させることができるようにすることにある。
上述の目的を達成するため、本発明によると、絶縁基板と、前記絶縁基板上に形成された導体パターンと、前記導体パターン上に実装された半導体素子とを備え、前記導体パターンは、正極パターン部と負極パターン部と出力パターン部を含み、前記正極パターン部は、前記半導体素子を介して前記出力パターン部に接続されるように構成された半導体パワーモジュールであって、
前記正極パターン部を前記負極パターン部にコンデンサを介して接続する複数の導電経路が構成され、これらの導電経路は、互いに独立して、かつ、互いに並列に配置されており、
前記導体パターンは、互いに分離されている複数の分離パターン部をさらに含み、
前記各導電経路は、互いに直列に接続された前記コンデンサと前記分離パターン部と小断面部とを含み、
前記各導電経路において、前記コンデンサの一端部は前記分離パターン部に直接接続され、前記分離パターン部は、前記小断面部を通して前記正極パターン部または前記負極パターン部に接続され、
前記各導電経路において、前記小断面部は、この導電経路における他の部分よりも断面積が小さくなっており、
前記各導電経路について、前記コンデンサが短絡故障した時に、前記小断面部に過電流が流れ、この過電流により前記小断面部が溶断するように、前記小断面部の断面積が設定されている、ことを特徴とする半導体パワーモジュールが提供される。
以下、本発明の構成例を述べる。
前記小断面部は、ワイヤであるか、または、前記導体パターンの一部である。
1つの前記導電経路において、または、複数の前記導電経路の各々において、複数の前記小断面部が並列に配置されている。
1つの前記導電経路において、または、複数の前記導電経路の各々において、前記コンデンサの前記一端部と他端部は、前記正極パターン部、前記負極パターン部、または、前記導体パターンに含まれる他の導体パターン部に直接接続されている。
本発明によると、前記正極パターン部を前記負極パターン部にコンデンサを介して接続する複数の導電経路が、互いに独立して、かつ、互いに並列に配置されており、各導電経路は小断面部を含む。
したがって、いずれかのコンデンサが短絡故障した場合に、対応する小断面部には大きな電流が流れ、これにより、この小断面部は溶断する。その結果、短絡故障したコンデンサおよび溶断した小断面部を含む導電経路が、他の導電経路から切り離される。
よって、他の素子が損傷することを回避できるとともに、正常な他の導電経路を用いて、半導体パワーモジュールを継続して動作させることができる。
半導体パワーモジュールの基本構造の一例を示す。 (A)は、本発明の実施形態による半導体パワーモジュールの構成を示す平面図であり、(B)は、(A)のB−B線断面図である。 (A)は、図2の半導体パワーモジュールが適用されるインバータの回路図であり、(B)は、図2の半導体パワーモジュールが適用されるコンバータの回路図である。 (A)(B)は、それぞれ、本発明による半導体パワーモジュールの変更例を示す。 本発明による半導体パワーモジュールの他の変更例を示す。
本発明の好ましい実施形態を図面に基づいて説明する。なお、各図において共通する部分には同一の符号を付し、重複した説明を省略する。例えば、以下において、同じ名称の構成要素は、同じ構成を有する。
図2は、本発明の実施形態による半導体パワーモジュール10の構成を示す。図2(A)は、平面図であり、図2(B)は、図2(A)のB−B線断面図である。
半導体パワーモジュール10は、図2に示すように、絶縁基板1と、導体パターン3と、半導体素子5,7とを備える。
絶縁基板1は、例えば窒化アルミニウム基板である。導体パターン3は、絶縁基板1上に形成される。図2の例では、絶縁基板1には、貫通孔が形成されており、これらの貫通孔には導体1a,1bが充填されている。
導体パターン3は、図2に示すように、正極パターン部9と、負極パターン部11と、出力パターン部13と、複数の分離パターン部15とを含む。図2の例では、正極パターン部9は、第1正極サブパターン部9a、第2正極サブパターン部9b、および第3正極サブパターン部9cを含む。第1正極サブパターン部9aと第2正極サブパターン部9bは、絶縁基板1の一方の面に形成されており、第3正極サブパターン部9cは、絶縁基板1の他方の面に形成されている。第3正極サブパターン部9cは、導体1aにより第1正極サブパターン部9aに接続されており、導体1bにより第2正極サブパターン部9bに接続されている。なお、正極パターン部9の全体(正極サブパターン部9a,9b,9c)にわたって、負極パターン部11に対する正極パターン部9の電位は同じになる。また、図2の例では、絶縁基板1の一方の面には、第1正極サブパターン部9aと第2正極サブパターン部9bに加えて、負極パターン部11と、出力パターン部13と、複数の分離パターン部15が形成されている。複数の分離パターン部15は、互いに分離されている。
正極パターン部9および負極パターン部11は、それぞれ、半導体素子5,7を介して出力パターン部13に接続されている。詳しくは、次の通りである。
半導体素子5は、導体パターン3上に実装される。すなわち、半導体素子5は、一端部が正極パターン部9に接続され、他端部が出力パターン部13に接続されている。半導体素子7は、一端部が出力パターン部13に接続され、他端部が負極パターン部11に接続されている。図2の例では、半導体素子5は、正極パターン部9に(例えば半田を介して)取付けられて、その一端部が正極パターン部9に接続されている。半導体素子5の他端部は、配線材17(例えばワイヤ)により出力パターン部13に接続されている。また、図2の例では、半導体素子7は、導体パターン3上に実装される。すなわち、半導体素子7は、出力パターン部13に(例えば半田を介して)取付けられて、その一端部が出力パターン部13に接続されている。半導体素子7の他端部は、配線材19(例えばワイヤ)により負極パターン部11に接続されている。
半導体パワーモジュール10において、正極パターン部9を負極パターン部11にコンデンサ21を介して接続する複数の導電経路L1〜L5が構成されている。これらの導電経路L1〜L5は、互いに独立して、かつ、互いに並列に配置されている。コンデンサ21は、本実施形態では、セラミックコンデンサであるが、フィルムコンデンサや電界コンデンサなどの他の種類のコンデンサであってもよい。
各導電経路L1〜L5は、互いに直列に接続されたコンデンサ21と分離パターン部15と小断面部23とを含む。各導電経路L1〜L5において、コンデンサ21の一端部(図2の例では、正極部)は分離パターン部15に直接接続される。また、図2の例では、各導電経路L1〜L5において、分離パターン部15は、小断面部23を通して正極パターン部9に接続されている。
各導電経路L1〜L5において、小断面部23は、この導電経路における他のすべての部分よりも、断面積が小さくなっている。この断面積は、電流が流れる方向と直交する平面による断面積である。また、各導電経路L1〜L5について、コンデンサ21が短絡故障した時に、小断面部23に過電流が流れ、この過電流により小断面部23が溶断するように、小断面部23の断面積が設定されている。
好ましくは、1つの導電経路において、または、複数の導電経路の各々において(図2の例では、各導電経路L1〜L5において)、複数の小断面部23が並列に配置されている。ただし、各小断面部23について、対応するコンデンサ21が短絡故障した時に、小断面部23に過電流が流れて溶断するように、小断面部23の断面積が設定されている。
小断面部23は、図2の例では、線状であるが、他の形状(例えばリボン状)であってもよい。また、小断面部23は、導体パターン3とは別の部材(例えばワイヤ)であり、半田で導体パターン3(図2では、分離パターン部15と正極パターン部9)に接続することができる。代わりに、小断面部23は、導体パターン3とは別の部材ではなく、導体パターン3の一部として導体パターン3と一体的に形成されてもよい。
好ましくは、1つの導電経路において、または、複数の導電経路の各々において(図2の例では、各導電経路L1〜L5において)、コンデンサ21の一端部と他端部は、正極パターン部9、負極パターン部11、または、導体パターン3に含まれる他の導体パターン部(例えば、後述の分離パターン部32)に直接接続されている。図2の例では、各導電経路L1〜L5において、コンデンサ21の一端部と他端部は、それぞれ、分離パターン部15と負極パターン部11に直接接続されている。
半導体パワーモジュール10は、図2(B)に示すように、ベース板25と別の絶縁基板27をさらに含む。
ベース板25は、銅やアルミニウムなどの金属で構成され、半導体素子5,7を冷却するためのヒートシンクとして機能する。絶縁基板27は、ベース板25上に形成された例えば熱伝導性の高い絶縁メタライズ基板であり、ベース板25と第3正極サブパターン部9cの間に挟持される。なお、絶縁が不要な用途では絶縁基板27を省略できる。
なお、図2(B)において、絶縁基板1の一方の面において、電流が矢印A1の向きに流れ、絶縁基板1の他方の面において、矢印A1と向きが反対の矢印A2の向きに流れる。したがって、絶縁基板1の一方の面で発生する磁界を、絶縁基板1の他方の面で発生する磁界で相殺できる。
上述の半導体パワーモジュール10において、正極パターン部9と負極パターン部11に、電力が入力され、正極パターン部9の電力(電圧)が、半導体素子5を通して出力パターン部13へ伝達され、出力パターン部13の電圧が他の箇所へ出力される。
このような半導体パワーモジュール10を用いた装置の構成例1,2を、以下において説明する。
(構成例1)
このような半導体パワーモジュール10は、例えば、インバータの構成要素である。図3(A)は、インバータを示す。図3(A)のインバータは、入力された直流電圧Vin+を3相の交流電圧V、V、Vに変換する。
図3(A)の場合において、半導体パワーモジュール10では、正極パターン部9に入力された直流電圧Vin+が、半導体素子5,7により、出力パターン部13の電圧Vとなって出力される。出力パターン部13の電圧Vは、他の箇所へ出力される。
図3(A)において、破線で囲んだ回路部分P1が、図2の半導体パワーモジュール10に相当する。ただし、半導体パワーモジュール10は、図3(A)の回路部分P1だけでなく、破線で囲んだ回路部分P2も有していてよい。この場合、回路部分P2を、回路部分P1と同様に形成することができる。
(構成例2)
図3(B)は、降圧型DC−DCコンバータを示す。図3(B)において、半導体パワーモジュール10では、正極パターン部9に入力された直流電圧Vin+(Vin−に対するVin+)が、半導体素子5,7により、出力パターン部13とコイル29を通して、降圧した電圧Voutにされる。降圧した電圧Voutは、例えばコンデンサ31に受けられる。
図3(B)において、破線で囲んだ回路部分P3が、図2の半導体パワーモジュール10に相当する。
上述の実施形態によると、以下の効果が得られる。
上述の実施形態では、図2(A)のように、正極パターン部9を負極パターン部11にコンデンサ21を介して接続する複数の導電経路L1〜L5が、互いに独立して、かつ、互いに並列に配置されており、各導電経路L1〜L5は小断面部23を含んでいる。したがって、いずれかのコンデンサ21が短絡故障した場合に、対応する小断面部23には大きな電流が流れることにより、この小断面部23は溶断する(この機能を、以下においてヒューズ機能という)。その結果、短絡故障したコンデンサ21と溶断した小断面部23を含む導電経路が、他の導電経路から切り離される。よって、他の素子が損傷することを回避できる。また、正常な他の導電経路を用いて、半導体パワーモジュール10を用いた装置を継続して動作させることができる。例えば、図3(A)のインバータや図3(B)のコンバータを継続して動作させることができる。
しかも、小断面部23を配置できるように導体パターン3のレイアウトを変更することにより、コンデンサ21に対してヒューズ機能を簡単に与えることができる。小断面部23がワイヤである場合には、一般的な半導体パワーモジュールの製作で使用されている通常のプロセスであるワイヤボンディングにより、小断面部23を導体パターン3に簡単に接続できる。一方、小断面部23が、導体パターン3の一部である場合には、導体パターン3のレイアウトを変更するだけで、コンデンサ21に対してヒューズ機能を簡単に与えることができる。
また、各導電経路L1〜L5において、複数の小断面部23を並列に設けた場合には、電流の流れる断面積を大きくすることができ、インダクタンスを低減することができる。例えば、各導電経路L1〜L5を流れる電流の値の最大値が、Imaxであり、当該導電経路に設けられる複数の小断面部23が同じ構成(断面積や材質など)を有し、1つの小断面部23に流れる電流の値が、I以上となった場合に、この小断面部23が溶断する場合には、次の不等式を満たす数nの小断面部23を、当該導電経路に設ければよい。
max≦I×n
上述のように、好ましくは、コンデンサ21の一端部と他端部は、導体パターン3(図2の例では、分離パターン部15と負極パターン部11)に直接接続される。これについて、コンデンサ21の一端部と他端部が直接接続される導体パターン3の各部分は、平板状に延びるように形成できるので、これらの部分において電流の流れる断面積を広く確保できる。このような導体パターンの各部分は、細い配線材と比べて、インダクタンスが小さい。したがって、コンデンサから流れる電流が急変しても、サージ電圧やノイズの発生を大幅に低減することができる。
本発明は上述した実施の形態に限定されず、本発明の要旨を逸脱しない範囲で種々変更を加え得ることは勿論である。例えば、以下の変更例1〜4のいずれかを単独で採用してもよいし、変更例1〜4を任意に組み合わせて採用してもよい。この場合、以下で述べない点は、上述と同じである。
(変更例1)
図4(A)は、変更例1による半導体パワーモジュール10の構成を示す平面図である。図4(A)に示すように、導体パターン3は、上述の分離パターン部15に加えて、互いに分離された複数の分離パターン部32を含んでいてもよい。
この場合、各導電経路L1〜L5において、コンデンサ21の他端部(負極部)は、分離パターン部32に直接接続されている。また、各導電経路L1〜L5において、分離パターン部32は、1つの小断面部33、または、互いに並列に配置された複数の小断面部33を通して、負極パターン部11に接続されている。小断面部33の構成は、上述の小断面部23と同じである。
(変更例2)
上述では、各導電経路L1〜L5において、導体パターン3の分離パターン部15は、小断面部23を通して正極パターン部9に接続されていたが、本発明は、これに限定されない。すなわち、各導電経路L1〜L5において、導体パターン3の分離パターン部は、小断面部を通して負極パターン部11に接続されていてもよい。例えば、上述の変更例1の構成を示す図4(A)の各導電経路L1〜L5において、分離パターン部15と小断面部23を省略して、コンデンサ21の一端部(正極部)を正極パターン部9に直接接続してもよい。
(変更例3)
上述では、各導電経路において、1つのコンデンサ21が小断面部に直列に接続されていたが、本発明はこれに限定されない。すなわち、1つの導電経路、または、複数の導電経路の各々において、互いに並列に接続された複数のコンデンサ21が、1つの分離パターン部に直列に直接接続され、かつ、小断面部に直列に接続されていてもよい。例えば、図4(B)のように、各導電経路L1、L2において、2つのコンデンサ21が、1つの分離パターン部15に直列に直接接続され、かつ、小断面部23に直列に接続されていてもよい。なお、図4(B)では、2つの導電経路L1、L2が形成されている。
(変更例4)
上述では、正極パターン部9は、絶縁基板1の他方の面に形成された第3正極サブパターン部9cを含んでいたが、本発明はこれに限定されない。すなわち、第3正極サブパターン部9cを省略してもよい。この場合、例えば、図5のように、正極パターン部9は、絶縁基板1の一方の面に形成された第4正極サブパターン部9dを含む。第4正極サブパターン部9dは、絶縁基板1において第4正極サブパターン部9dと同じ面に形成された第1正極サブパターン部9aと第2正極サブパターン部9bとを接続する。なお、正極パターン部9の全体(正極サブパターン部9a,9b,9d)にわたって、負極パターン部11に対する正極パターン部9の電位は同じになる。
1 絶縁基板
1a 導体
1b 導体
3 導体パターン
5 半導体素子
7 半導体素子
9 正極パターン部
9a 第1正極サブパターン部
9b 第2正極サブパターン部
9c 第3正極サブパターン部
10 半導体パワーモジュール
11 負極パターン部
13 出力パターン部
15 分離パターン部
17 配線材
19 配線材
21 コンデンサ
23 小断面部
25 ベース板
27 絶縁基板
29 コイル
31 コンデンサ
32 分離パターン部
33 小断面部
L1〜L5 導電経路

Claims (4)

  1. 絶縁基板と、前記絶縁基板上に形成された導体パターンと、前記導体パターン上に実装された半導体素子とを備え、前記導体パターンは、正極パターン部と負極パターン部と出力パターン部を含み、前記正極パターン部は、前記半導体素子を介して前記出力パターン部に接続されるように構成された半導体パワーモジュールであって、
    前記正極パターン部を前記負極パターン部にコンデンサを介して接続する複数の導電経路が構成され、これらの導電経路は、互いに独立して、かつ、互いに並列に配置されており、
    前記導体パターンは、互いに分離されている複数の分離パターン部をさらに含み、
    前記各導電経路は、互いに直列に接続された前記コンデンサと前記分離パターン部と小断面部とを含み、
    前記各導電経路において、前記コンデンサの一端部は前記分離パターン部に直接接続され、前記分離パターン部は、前記小断面部を通して前記正極パターン部または前記負極パターン部に接続され、
    前記各導電経路において、前記小断面部は、この導電経路における他の部分よりも断面積が小さくなっており、
    前記各導電経路について、前記コンデンサが短絡故障した時に、前記小断面部に過電流が流れ、この過電流により前記小断面部が溶断するように、前記小断面部の断面積が設定されている、ことを特徴とする半導体パワーモジュール。
  2. 前記小断面部は、ワイヤであるか、または、前記導体パターンの一部である、ことを特徴とする請求項1に記載の半導体パワーモジュール。
  3. 1つの前記導電経路において、または、複数の前記導電経路の各々において、複数の前記小断面部が並列に配置されている、ことを特徴とする請求項1または2に記載の半導体パワーモジュール。
  4. 1つの前記導電経路において、または、複数の前記導電経路の各々において、前記コンデンサの前記一端部と他端部は、前記正極パターン部、前記負極パターン部、または、前記導体パターンに含まれる他の導体パターン部に直接接続されている、ことを特徴とする請求項1、2または3に記載の半導体パワーモジュール。
JP2013143443A 2013-07-09 2013-07-09 半導体パワーモジュール Pending JP2015018856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013143443A JP2015018856A (ja) 2013-07-09 2013-07-09 半導体パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013143443A JP2015018856A (ja) 2013-07-09 2013-07-09 半導体パワーモジュール

Publications (1)

Publication Number Publication Date
JP2015018856A true JP2015018856A (ja) 2015-01-29

Family

ID=52439631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013143443A Pending JP2015018856A (ja) 2013-07-09 2013-07-09 半導体パワーモジュール

Country Status (1)

Country Link
JP (1) JP2015018856A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931998A (zh) * 2016-06-17 2016-09-07 扬州国扬电子有限公司 一种绝缘基板结构及使用该基板的功率模块
WO2017159029A1 (ja) * 2016-03-15 2017-09-21 住友電気工業株式会社 半導体モジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308361A (ja) * 1987-06-10 1988-12-15 Mitsubishi Electric Corp 電力用半導体装置における電極接続部構造
JPH06318530A (ja) * 1993-05-06 1994-11-15 Toshiba Corp コンデンサユニット及び電力変換装置
JP2004357492A (ja) * 2003-02-28 2004-12-16 Abb Schweiz Ag 短絡電流保護が施されたコンバータ回路
JP2006120970A (ja) * 2004-10-25 2006-05-11 Toyota Motor Corp 半導体モジュールとその製造方法
JP2007123644A (ja) * 2005-10-31 2007-05-17 Mitsubishi Electric Corp 電力半導体装置
JP2008053342A (ja) * 2006-08-23 2008-03-06 Fuji Electric Device Technology Co Ltd ヒューズ内蔵型チップサイズパッケージ半導体装置
JP2011258818A (ja) * 2010-06-10 2011-12-22 Ibiden Co Ltd プリント配線板、電子デバイス、及びプリント配線板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308361A (ja) * 1987-06-10 1988-12-15 Mitsubishi Electric Corp 電力用半導体装置における電極接続部構造
JPH06318530A (ja) * 1993-05-06 1994-11-15 Toshiba Corp コンデンサユニット及び電力変換装置
JP2004357492A (ja) * 2003-02-28 2004-12-16 Abb Schweiz Ag 短絡電流保護が施されたコンバータ回路
JP2006120970A (ja) * 2004-10-25 2006-05-11 Toyota Motor Corp 半導体モジュールとその製造方法
JP2007123644A (ja) * 2005-10-31 2007-05-17 Mitsubishi Electric Corp 電力半導体装置
JP2008053342A (ja) * 2006-08-23 2008-03-06 Fuji Electric Device Technology Co Ltd ヒューズ内蔵型チップサイズパッケージ半導体装置
JP2011258818A (ja) * 2010-06-10 2011-12-22 Ibiden Co Ltd プリント配線板、電子デバイス、及びプリント配線板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159029A1 (ja) * 2016-03-15 2017-09-21 住友電気工業株式会社 半導体モジュール
JPWO2017159029A1 (ja) * 2016-03-15 2019-01-17 住友電気工業株式会社 半導体モジュール
CN105931998A (zh) * 2016-06-17 2016-09-07 扬州国扬电子有限公司 一种绝缘基板结构及使用该基板的功率模块

Similar Documents

Publication Publication Date Title
US8902612B2 (en) Power conversion apparatus
JP5169353B2 (ja) パワーモジュール
JP6400201B2 (ja) パワー半導体モジュール
KR102055458B1 (ko) 전력반도체 모듈
KR20140123935A (ko) 반도체 장치
JP6326038B2 (ja) 電気回路装置
JP6602260B2 (ja) 電力変換装置
WO2013069415A1 (ja) 電力変換装置及び電力変換装置における導体の配置方法
JP2015225918A (ja) 半導体モジュールおよび半導体スイッチ
US10602614B2 (en) Power supply module and power supply device
JP6715583B2 (ja) トランジスタリード線の溶接およびはんだ付け
JP2007053371A (ja) ライン要素を備えたパワー半導体モジュール
JP2005045237A (ja) 等級分け可能な構造技術によるパワー半導体モジュール
JP2008263755A (ja) スイッチング電源装置
JP2015018856A (ja) 半導体パワーモジュール
WO2018007062A1 (en) Low-inductance power module design
WO2013179463A1 (ja) 電力変換装置
JP2014093881A (ja) 電力変換装置
CN112910287B (zh) 功率用半导体装置
JP2010251582A (ja) Dc−dcコンバータ
JP2008306867A (ja) 電力変換装置および電気部品の接続方法
JP5846929B2 (ja) パワー半導体モジュール
JP5869207B2 (ja) 回路部品実装構造ならびにその実装基板
JP2017093168A (ja) パワーモジュール
US20180233464A1 (en) Semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170929