JP6575072B2 - 相ユニット及びこれを用いた3レベル電力変換装置 - Google Patents

相ユニット及びこれを用いた3レベル電力変換装置 Download PDF

Info

Publication number
JP6575072B2
JP6575072B2 JP2015019335A JP2015019335A JP6575072B2 JP 6575072 B2 JP6575072 B2 JP 6575072B2 JP 2015019335 A JP2015019335 A JP 2015019335A JP 2015019335 A JP2015019335 A JP 2015019335A JP 6575072 B2 JP6575072 B2 JP 6575072B2
Authority
JP
Japan
Prior art keywords
potential
connection terminal
potential connection
terminal plate
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015019335A
Other languages
English (en)
Other versions
JP2016144333A (ja
Inventor
丸山 宏二
宏二 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015019335A priority Critical patent/JP6575072B2/ja
Publication of JP2016144333A publication Critical patent/JP2016144333A/ja
Application granted granted Critical
Publication of JP6575072B2 publication Critical patent/JP6575072B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

この発明は、半導体スイッチモジュールを使用した3レベルの相ユニットおよびこれを用いた電力変換装置、特に半導体スイッチモジュールを複数個並列接続する際の配線構造に関する。
一般的な3レベルの単相インバータまたは多相インバータの1相分の回路は、図8に示すように構成されている。ここで、インバータは、直流電力を交流電力に変換する回路であるが、よく知られているように交流電力を直流電力に変換する動作もする。
図8において、1は直流電源であり、その電圧をコンデンサ2、3により分割することにより、高電位P、中間電位M、低電位Nの3つの電位を形成する。4〜7は、順方向電流の導通/非導通を制御することが可能で、かつ逆方向電流に対して常に導通状態となる半導体スイッチ素子である。この半導体スイッチ素子は、ここでは、MOSFET(metal-oxide-semiconductor field-effect transistor)金属酸化膜半導体電界効果トランジスタ)とそれに逆並列接続されたダイオードとで示されている。半導体スイッチ素子6と7は、逆方向に直列接続されており、これにより、順、逆両方向電流の導通/非導通制御が可能な、いわゆる双方向スイッチを構成する。半導体スイッチ素子4、5は、直列接続して1相分の上下アーム11を構成する。この上下アーム11に対して、半導体スイッチ素子6、7を直列接続して構成した双方向スイッチは、中間アーム12と称する。
図8において、交流出力端Uの電位は、上下アーム11の半導体スイッチ素子4がオンしたときは、直流電源1の高電位端Pの電位と等しく、半導体スイッチ素子5がオンしたときは、直流電源1の低電位端Nの電位と等しくなる。また、中間アームの半導体スイッチ素子6または7がオンしたとき、交流出力端Uの電位は2つのコンデンサ2、3の中間点Mの電位、すなわち直流電源1の中間電位と等しくなる。
すなわち、この図8の回路は、各半導体スイッチ素子のオン状態によって交流出力端Uの電位を3つの電圧レベルで選択できる3レベルインバータを構成する。
このような3レベルの出力を発生する3レベルインバータ回路は、中間アーム12を構成する半導体スイッチ素子6、7の耐圧が上下アーム11の半導体スイッチ素子4、5の1/2でよいという特徴がある。また、動作条件(力率と変調率)によって上下アームと中間アームの各半導体スイッチ素子で発生する導通損失や、スイッチング損失が異なる。このため、上下アームと中間アームを構成する半導体スイッチ素子は、装置それぞれに適した耐圧やスイッチング特性等を備える素子が選定される。
また、一般に半導体スイッチ素子を用いた回路では、スイッチング動作時の電流変化率(di/dt)と回路上に存在する寄生インダクタンスによりサ―ジ電圧が生じ、半導体スイッチ素子の過電圧の原因となり、しばしば問題となる。上記の3レベルインバータ回路においてもこの問題は同様に生じるため、半導体スイッチ素子がスイッチング動作をするときの電流経路(以下、「直流一巡電流経路」という。)の寄生インダクタンスを最小にする必要がある。
このような要求に対して、特許文献1では、高電位点Pに接続する接続導体、中間電位点Mに接続する接続導体および低電位点Nに接続する接続導体の3つの平板接続導体を絶縁物を介して積層配置したラミネ―ト構造とし、これにより配線のインダクタンスを低減する技術が開示されている。
図9は、前記特許文献1に記載されている三相3レベルインバータの配線構造を示すものである。この図9において、Cd1〜Cd4は直流コンデンサ、18、19、20は図8に示す半導体スイッチ素子4〜7により構成された上下アーム11および中間アーム12を収納した相モジュール、B1は平板状のP(高)電位接続導体、B2は平板状のM(中間)電位接続導体、B3は平板状のN(低)電位接続導体である。直流コンデンサCd1〜Cd4は相モジュール18、19、20の水平方向である図示のY方向に配置し、平板状接続導体B1、B2、B3は、間に絶縁シートIS1、IS2を介して積層して、ラミネート構造とする。ラミネート構造の接続導体は一般に知られているとおり、導体を流れる往復電流による磁束の打ち消し合いによって、導体部の寄生インダクタンスを低減させることができる。
特開2010‐288415号公報
前記したように、従来技術では、直流一巡電流経路の接続導体を近接配置してラミネート構造とすることにより、配線の寄生インダクタンスの低減を図っているが、特許文献1では3レベルインバータの1相分の上下アームおよび中間アームの各半導体スイッチ素子を1つのモジュールとして同一のパッケージに収納した構成を前提にしている。
このため、複数のモジュールを並列接続して大容量の3レベルインバータを構成する場合、特許文献1に示された配線構造を適用することができず、配線の寄生インダクタンスの低減が困難になるという問題がある。また、モジュール間で電流のアンバランスが生じ、最悪の場合、過電流によって半導体スイッチ素子が破壊に至る、という問題がある。
このような問題点を解決するため、この発明は、半導体スイッチ素子を収容した複数のモジュールで3レベル電力変換装置を構成するとともに、この装置内の直流一巡電流経路の配線インダクタンスを極小とし、かつ、各モジュールの電流分担がバランスする配線構造を実現することを課題とする。
前記の課題を解決するため、この発明は、3レベル電源の電圧を変換するための3レベル電力変換回路の相ユニットであって、この相ユニットが、上下アーム用半導体スイッチが収容されている第1モジュールと中間アーム用半導体スイッチが収容されている第2モジュールとを並行に近接配置して構成される複数個の単位相モジュール組体と、半導体スイッチのスイッチング動作時に単位相モジュール組体と3レベル電源との間を電流が流れるように構成されている積層導体と、各単位相モジュール組体それぞれに接続される交流出力導体とで構成され、積層導体は、単位相モジュール組体と3レベル電源それぞれの高電位端子間を流れる電流の第1経路と、単位相モジュール組体と3レベル電源それぞれの低電位端子間を流れる電流の第2経路と、単位相モジュール組体と前記3レベル電源それぞれの中間電位端子間を流れる電流の第3経路と、を備え、単位相モジュール組体ごとに、第1経路と第2経路とが並行になり、第3経路が第1経路および第2経路と交差するように構成されていることを特徴とする。
この発明によれば、3レベルインバータが上下アームを収容した第1モジュールと中間アームを収容した第2モジュールとで構成される。そして、単位相モジュール組体ごとに、第1経路と第2経路とが並行になり、第3経路が第1経路および第2経路と交差するので、配線インダクタンスを極小にできる。装置容量を増大させるために半導体スイッチを並列接続した場合は、各単位相モジュール組体ごとに交流出力接続端子板が設けられることにより、各直流一巡経路の配線インダクタスを小さくし、かつ各モジュールの電流分担を均等化することができる。
この発明を適用する3レベルインバータの単相分の回路構成図である。 この発明に使用する上下アームを構成する第1モジュールおよび中間アームを構成する第2モジュールの各端子を説明するための回路構成図である。 この発明に使用する上下アームを収容した第1モジュールと中間アームを収容した第2モジュールの外観を示す斜視図である。 この発明に使用する3レベルインバータの単位相モジュール組体の例を示す斜視図である。 この発明の第1の実施例を示すもので、単位相モジュール組体を複数個並列接続して構成した相ユニットを分解して示す斜視図である。 この発明の第1の実施例を示すもので、単位相モジュール組体を複数個並列接続して構成した相ユニットの外観を示す斜視図である。 この発明の動作説明に使用する図であり、(a)はこの発明の動作説明図、(b)は比較装置の動作説明図である。 一般的な3レベルインバータの単相分の構成を示す回路構成図である。 従来の3レベルインバータの配線構造を示すもので、(a)平面図、(b)側面図である。
この発明の実施の形態を図に示す実施例について説明する。
図1は、この発明の実施例を示すもので、上下アームモジュールおよび中間アームモジュールをそれぞれ3個並列接続して構成した3レベルインバータの1相分の回路構成図である。
図1において、20‐1〜20‐3は、図2(a)に示すように3レベルインバータの上下アームとなるMOSFETとダイオードとで構成された半導体スイッチ4、5を直列接続した回路を収容した上下アームモジュール(第1モジュール)20であり、3個並列接続されている。30‐1〜30‐3は、図2(b)に示すようにダイオード10、11とIGBT(絶縁ゲート型バイポーラトランジスタ)12、13で構成された3レベルインバータの中間アームとなる双方向スイッチを収容した中間アームモジュール(第2モジュール)30であり、3個並列接続されている。
図2(a)に示すように、上下アームを構成する第1モジュール20からは、直流電源の高電位端子Pに接続する高電位接続端子20P、低電位端子Nに接続する低電位接続端子20N、交流出力を取り出す交流出力端子20U、および半導体スイッチ4、5のゲート接続端子20G4、20G5、補助ソース接続端子20S4、20S5が引き出される。
また、中間アームを構成する第2モジュール30からは、図2(b)に示すように、直流電源の中間電位端子Mに接続する中間電位接続端子30M、上下アームの交流出力端子20Uに接続する交流出力接続端子30U、および半導体スイッチ12、13のゲート接続端子30G12、30G13、補助エミッタ接続端子30E12、30E13が引き出されている。
図1にもどって、直流電源1の高電位端子Pと低電位端子Nとの間に、直流コンデンサ2および3を直列接続し、その中間接続点に直流電源1の中間電位端子Mを設ける。直流コンデンサ2と3とは、3レベル電源を構成する。コンデンサ2の接続された高電位端子Pと上下アームモジュール(第1モジュール)20(20‐1〜20‐3)の高電位接続端子20P(20P‐1〜20P‐3)とを共通の高電位接続導体40Pで接続する。コンデンサ3の接続された低電位端子Nと上下アームモジュール(第1モジュール)20(20‐1〜20‐3)の低電位接続端子20N(20N‐1〜20N‐3)とを共通の低電位接続導体40Nで接続する。さらに、中間アームモジュール(第2モジュール)30(30‐1〜30‐3)の中間電位接続端子30M(30M‐1〜30M‐3)と中間電位端子Mとを共通の中間電位接続導体40Mで接続する。そして、上下アームモジュール20(20‐1〜20‐3)の交流出力端子20U(20U‐1〜20U‐3)と中間アーム30(30‐1〜30‐3)の交流出力接続端子30U(30U‐1〜30U‐3)とをそれぞれ個別の交流出力接続導体40U(40U‐1〜40U‐3)で接続する。これらの接続導体40P、40N、および40Mはインバータ回路における直流一巡電流経路となる。
次に、図3、図4を参照して、この発明の3レベルインバータに使用する単位相モジュール組体について説明する。
図3は、図2に示した上下アーム(第1)モジュール20と中間アーム(第2)モジュール30の外観を示すもので、上下アームモジュール20と中間アームモジュール30を1個ずつ互に並行に近接配置して3レベルインバータの1相分のユニットとなる単位相モジュール組体を構成する。
上下アーム(第1)モジュール20の上面に突出して設けられた接続端子20P、20N、20Uは、それぞれ1対のピン端子で形成されており、図2(a)に示した上下アームモジュール20の高電位接続端子、低電位接続端子、交流出力端子を構成する端子である。20G4、20G5は同様に半導体スイッチ4、5のゲート接続端子であり、20S4‐20S5は同様に半導体スイッチ4、5の補助ソース接続端子である。
また、中間アーム(第2)モジュール30の上面に突出して設けられた接続端子30Mおよび30Uは、図2(b)に示した中間アームモジュール30の中間電位接続端子、交流出力接続端子を構成する端子であり、それぞれ1対のピン端子で形成されている。30G12、30G13は同様に半導体スイッチ12、13のゲート接続端子であり、30E12、30E13は、同様に半導体スイッチ12、13の補助エミッタ接続端子である。そして、中間アームモジュール30には電気的接続には用いられない空き端子30Bを設け、その端子配列を上下アームモジュール20の端子配列と同じにして、モジュール20と30のモジュールケースの共通化を図っている。
なお、各モジュール20、30に設けられている20e、30eは、モジュールを基台となる冷却体等に取付け固定するための取付孔であり、取付けを行うときはこれに固定ねじを挿通して基台にねじ込み固定する。
このように並行配置された1対の上下アームモジュール20と中間アームモジュール30とに、図4に示すように、水平に引き出された平板状の個別の交流出力接続端子板41を両モジュールの交流出力端子20Uおよび30Uに跨って結合固定し、ユニット化した3レベルインバータの単位相モジュール組体50を構成する。この交流出力接続端子板41は、両モジュールの交流出力端子20Uおよび30Uを電気的に接続するものであり、図1に示した交流出力端子接続導体40Uとなる。
3レベルインバータ回路の出力容量を増やす際は、このように構成された単位相モジュール組体50を複数個並列接続して用いる。
単位相モジュール組体50を3個数並列接続して構成した相ユニットの実施例を図5および図6に示す。
まず、図5は、3レベルインバータの1相を構成する相ユニットを分解して示すものであり、並列接続する3個の単位相モジュール組体50‐1〜50‐3は、各組体の上下アーム(第1)モジュール20と中間アーム(第2)モジュール30が交互に配列されるように近接して並行配置される。
3個の単位相モジュール組体50‐1〜50‐3には、図1の交流出力接続導体40U(40U−1〜40U-3)となる交流出力接続端子板41(41−1〜41‐3)が各組体毎に個別に設けられているが、図1の低電位接続導体40Nとなる低電位接続端子板42、中間電位接続導体40Mとなる中間電位接続端子板43および高電位接続導体40Pとなる高電位接続端子板44は、3個の単位相モジュール組体50‐1〜50‐3に共通に設けられている。これらの接続端子板42、43および44の幅は、並行に近接配置された3個の単位相モジュール組体50‐1〜50‐3の全体の幅とほぼ等しい幅にしている。
低電位接続端子板42は、単位相モジュール組体50‐1〜50‐3の上面に対して垂直に引き出された平板状導体で構成され、下端には、3個の単位相モジュール組体50‐1〜50‐3の上下アームモジュール20‐1〜20‐3の低電位接続端子20N‐1〜20N−3にそれぞれ接続するために、3個の端子接続部42a‐1〜42a−3が設けられている。上端には、外部との接続を行うために直角に折り曲げて形成されたねじ端子で構成された3個の外部接続端部42b‐1〜42b‐3が設けられている。端子接続端部42a‐1〜42a‐3と外部接続端部42b‐1〜42b‐3とは、それぞれ対角となるように互いに位置がずらされている。
低電位接続端子板42は、端子接続部42aに設けた嵌合孔を、各モジュール20‐1〜20−3のピン状の接続端子20N‐1〜20N‐3に挿入、嵌合してモジュール20に取付け固定される。これにより3個のモジュール20−1〜20−3がこの低電位接続端子板42により連結される。
中間電位接続端子板43は、図1における中間電位接続導体40Mとなる端子板であり、平板状導体で形成されている。垂直に引き出された中間電位接続端子板43の下端には、モジュール30-1〜30‐3の接続端子30M1‐1〜30M‐3に接続するための3個の端子接続部43a‐1〜43a‐3が設けられている。そして、中間電位接続端子板43の上端には、外部との接続を行うために直角に折り曲げて形成されたねじ端子で構成された3個の外部接続端部43b‐1〜43b‐3が設けられ、左右の両端には、両側へ張出した補助端子部43s−1,43s−2が設けられる。
中間電位接続端子板43は、端子接続部43aに設けた嵌合孔を、各モジュール30‐1〜30−3のピン状の接続端子30M‐1〜30M‐3に挿入、嵌合してモジュール30に取付け固定される。これにより3個のモジュール30−1〜30−3は、中間電位接続端子板43により連結される。
さらに、高電位接続端子板44は、図1の高電位接続導体40Pとなる端子板であり、平板状導体で形成されている。垂直に引き出された高電位接続端子板44の下端には、モジュール20-1〜20‐3の接続端子20P−1〜20P−3に接続するための3個の端子接続部44a‐1〜44a−3が直角に折り曲げて形成される。そして、上端には、外部との接続を行うために、低電位接続端子板42とは反対側に直角に折り曲げて形成されたねじ端子で構成された3個の外部接続端部44b‐1〜44b‐3が設けられる。
高電位接続端子板44は、各端子接続部44aに設けた嵌合孔を、各モジュール20‐1〜20‐3の1対のピン状の接続端子20P‐1〜20P‐3に挿入、嵌合してモジュール20に取付け固定される。これにより3個のモジュール20‐1〜20‐3がこの高電位接続端子板44により連結される。
このようにして3個の単位相モジュール組体に電位接続端子板42〜44を結合することにより、図6に示すような3レベルインバータの3個の単位相モジュール組体を並列接続して1相分の回路を構成する相ユニットが形成される。
また、各電位接続端子板42、43、44の上部に図1に示す直流コンデンサ2、3が配置され、各電位接続端子板に設けた外部接続端部42b、43b、44bに接続される。
このように構成すると、上部に配置した直流コンデンサと各モジュールの間を、短い距離で配線でき、また、直流一巡電流経路を形成する高電位接続端子板44、中間電位接続端子板43、および低電位接続端子板42を互いに平行に近接して重ね合わせることができる。これにより、これらの端子板に対向して流れる電流により形成される磁束が、互いに打ち消し合うため、3レベルインバータの相ユニットにおける直流一巡電流経路の配線インダクタンスを小さくすることができる。
なお、各電位接続端子板は、より密接に配置した方がインダクタンスの低減効果が大きくなるので、各電位接続端子板の間に絶縁シートなどを挟んで積層し、ラミネート構造にするのが好適である。
この発明によれば、直流一巡電流経路のインダクタンスが低減されるため、上下アーム、中間アームに使用する半導体スイッチに、図2の例に限らず、例えば近年実用化されつつあるSiC(炭化珪素)等のワイドバンドギャップ半導体材料で構成した高速半導体スイッチ素子を適用することができる。また、この発明では、上下アームモジュール20と中間アームモジュール30とを一対とし、これを複数個交互に隣り合うように並べて配置した上で、交流出力接続端子板41を、このモジュール20と30の一対毎に分割して設けているため、並列接続した各モジュールの電流アンバランスを抑制することができる。
この点について、図7を参照して説明する。
図7(a)は、この発明にしたがって交流出力接続端子板41を分割した配線構造における電流の流れを示す図(図6の斜視図を上からみた図)であり、説明に必要な交流出力接続端子板41‐1、41‐2、41‐3と、各モジュールのみを示し、他の接続端子板等は省略している。
図7(b)は、この発明と比較するために、交流出力接続端子板41を分割せずに全モジュールに共通に接続した場合の電流の流れを示す図である。
この発明に従えば、図7(a)に示すように、ここには図示しない外部との接続用配線材(図1の100)から交流出力接端子板41‐1、41‐2、41‐3の接続部U1、U2、U3にそれぞれ流入する電流(仮にその電流値をIとする)は、矢印のように、各中間アームモジュール30‐1、30‐2、30‐3の交流出力端子30U(30U‐1、30U‐2、30U‐3)に個別に流れ込むので、各電流はIとなる。
これに対して、交流出力接続端子板41を分割せずに全モジュールに共通に接続した場合は、図7(b)に示すように、交流出力接続端子板41の接続部U3に流入した電流は、矢印のようにモジュール30−3と30−2に分流し、接続部U2に流入した電流も同様に、モジュール30−2と30−1に分流する。また、接続部U1に流入した電流は、モジュール30−1だけに流入する。
この結果、モジュール30−3に流れ込む電流は接続部U1に流入した電流Iよりも小さくなる。例えばモジュール30−3と30−2に均等に分流したとすれば、モジュール30‐3に流入する電流は、接続部U1に流入した電流Iの0.5倍の0.5Iとなる。
また、モジュール30−2に流入する電流は、接続部U1とU2から0.5Iの電流が流入するため、結果的に接続部U2に流入する電流Iと等しくなる。
そして、モジュール30−1の流入する電流値は、接続部U1に流入する電流Iよりも大きくなる。例えば接続部U2に流入した電流がモジュール30−2と30−1に均等に分流したとすれば、モジュール30‐1に流入する電流は、接続部U3に流入する電流Iの1.5倍の1.5Iとなる。
このように、交流出力接続端子板41を分割せずに全モジュールに共通に接続した場合は、3個のモジュールに交流出力接続端子板41から流入する電流は、0.5I〜1.5Iの範囲で変化し、大きなアンバランスが発生する。
つまり、図1に示した接続用配線材100(ケーブル等を使用)を、図1の結合部100Cから同じ配線長にして交流出力接続導体40U‐1、40U−2、40U−3の接続部U1、U2、U3に接続し、これにより各接続部に電流が均等に流入するようにしても、図7(b)のように交流出力接続端子板41を分割せずに全モジュールに共通に接続した場合は、各モジュールに流れる電流に大きなアンバランスが生じることになる。なお、接続部U1、U2、U3から、上下アームモジュール20−1、20−2、20−3の出力端子20Uに流れる電流も、この説明と同様に、出力接続端子板40Uを分割せずに全モジュールに共通に接続した場合には、各モジュールに流れる電流に大きなアンバランスが生じる。
この発明によれば、交流出力接続端子板41を分割して、各モジュールごと個別に接続することにより、前記のような電流の流れ方の違いによって、各モジュールに流れる電流を均等にすることができ、アンバランスを抑制することができる。
20−1〜20−3:上下アーム(第1)モジュール
30‐1〜30‐3:中間アーム(第2)モジュール
41−1〜41−3:交流出力接続端子板
42:低電位接続端子板
43:中間電位接続端子板
44:高電位接続端子板
50−1〜50‐3:単位相モジュール

Claims (9)

  1. 3レベル電力変換回路の上下アーム用半導体スイッチが収容されている第1モジュールと中間アーム用半導体スイッチが収容されている第2モジュールとを並行に近接配置して構成される複数個の単位相モジュール組体と、
    前記半導体スイッチのスイッチング動作時に前記単位相モジュール組体と3レベル電源との間を電流が流れるように構成されている積層導体と、
    前記単位相モジュール組体ごとに接続される交流出力導体と、
    からなり、
    前記積層導体は、
    前記単位相モジュール組体と前記3レベル電源それぞれの高電位端子間を流れる電流の第1経路と、
    前記単位相モジュール組体と前記3レベル電源それぞれの低電位端子間を流れる電流の第2経路と、
    前記単位相モジュール組体と前記3レベル電源それぞれの中間電位端子間を流れる電流の第3経路と、を備え、
    前記単位相モジュール組体ごとに、前記第1経路と前記第2経路とが並行になり、前記第3経路が前記第1経路および前記第2経路と交差するように構成されていることを特徴とする相ユニット。
  2. 前記積層導体は、
    前記複数の単位相モジュール組体の高電位端子と前記3レベル電源の高電位端子とが接続される高電位接続端子板と、
    前記複数の単位相モジュール組体の低電位端子と前記3レベル電源の低電位端子とが接続される低電位接続端子板と、
    前記複数の単位相モジュール組体の中間電位端子と前記3レベル電源の中間電位端子とが接続される中間電位接続端子板と、で構成されており、
    前記高電位接続端子板は、前記単位相モジュール組体ごとに前記第1経路を備え、
    前記低電位接続端子板は、前記単位相モジュール組体ごとに前記第2経路を備え、
    前記中間電位接続端子板は、前記単位相モジュール組体ごとに前記第3経路を備える、
    ことを特徴とする請求項1に記載の相ユニット。
  3. 前記高電位接続端子板は、前記単位相モジュール組体ごとにそれぞれの前記高電位端子と接続される高電位端子接続部を一方の辺に備え、この辺と対向する辺に前記3レベル電源の高電位端子と接続される外部高電位接続部を備え、
    前記低電位接続端子板は、前記単位相モジュール組体ごとにそれぞれの前記低電位端子と接続される低電位端子接続部を一方の辺に備え、この辺と対向する辺に前記3レベル電源の低電位端子と接続される外部低電位接続部を備え、
    前記中間電位接続端子板は、前記単位相モジュール組体ごとにそれぞれの前記中間電位接続端子と接続される中間電位端子接続部を一方の辺に備え、この辺と対向する辺に前記3レベル電源の中間電位端子と接続される外部中間電位接続部を備える、
    ことを特徴とする請求項2に記載の相ユニット。
  4. 前記高電位接続端子板の前記外部高電位接続部と前記低電位接続端子板の前記外部低電位接続部とは、対応する前記単位相モジュール組体の前記中間電位接続端子の位置と対向する位置に設けられ、
    前記中間電位接続端子板の前記外部中間電位接続部は、対応する前記単位相モジュール組体の前記高電位接続端子および前記低電位接続端子の位置と対向する位置に設けられている、
    ことを特徴とする請求項3に記載の相ユニット。
  5. 前記高電位接続端子板の前記外部高電位接続部と前記低電位接続端子板の前記外部低電位接続部は、それぞれの端子板の垂直面に対して直角かつ反対方向に折り曲げて形成されており、前記中間電位接続端子板の前記外部中間電位接続部は前記高電位接続端子板の前記外部高電位接続部と前記低電位接続端子板の前記外部低電位接続部とに隣接する位置で直角に折り曲げて形成されていることを特徴とする請求項4に記載の相ユニット。
  6. 前記高電位接続端子板、前記低電位接続端子板および前記中間電位接続端子板は、絶縁物を挟んで積層配置されていることを特徴とする請求項2乃至5の何れか1項に記載の相ユニット。
  7. 前記高電位接続端子板、前記低電位接続端子板および前記中間電位接続端子板は、前記複数の単位相モジュール組体の全部に跨って形成されていることを特徴とする請求項2乃至5のいずれか1項に記載の相ユニット。
  8. 前記半導体スイッチがワイドバンドギャップ半導体素子であることを特徴とする請求項1乃至5の何れか1項に記載の相ユニット。
  9. 請求項1乃至8のいずれか1項に記載の相ユニットを備えることを特徴とする3レベル電力変換装置。
JP2015019335A 2015-02-03 2015-02-03 相ユニット及びこれを用いた3レベル電力変換装置 Active JP6575072B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015019335A JP6575072B2 (ja) 2015-02-03 2015-02-03 相ユニット及びこれを用いた3レベル電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015019335A JP6575072B2 (ja) 2015-02-03 2015-02-03 相ユニット及びこれを用いた3レベル電力変換装置

Publications (2)

Publication Number Publication Date
JP2016144333A JP2016144333A (ja) 2016-08-08
JP6575072B2 true JP6575072B2 (ja) 2019-09-18

Family

ID=56569001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015019335A Active JP6575072B2 (ja) 2015-02-03 2015-02-03 相ユニット及びこれを用いた3レベル電力変換装置

Country Status (1)

Country Link
JP (1) JP6575072B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7015633B2 (ja) * 2016-12-21 2022-02-03 新電元工業株式会社 電子モジュール及び電子モジュールシステム
JP6888456B2 (ja) * 2017-07-24 2021-06-16 富士電機株式会社 電力変換装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193779A (ja) * 2007-02-02 2008-08-21 Fuji Electric Systems Co Ltd 半導体モジュール
JP4968528B2 (ja) * 2007-08-24 2012-07-04 富士電機株式会社 3レベル電力変換装置
JP5369922B2 (ja) * 2009-06-15 2013-12-18 富士電機株式会社 3レベル電力変換装置
JP5642086B2 (ja) * 2009-11-17 2014-12-17 三菱電機株式会社 3レベル電力変換装置
JP5807516B2 (ja) * 2011-11-09 2015-11-10 株式会社明電舎 電力変換装置及び電力変換装置における導体の配置方法
JP2014036509A (ja) * 2012-08-09 2014-02-24 Mitsubishi Electric Corp 3レベル電力変換装置
JP6160780B2 (ja) * 2014-08-26 2017-07-12 富士電機株式会社 3レベル電力変換装置

Also Published As

Publication number Publication date
JP2016144333A (ja) 2016-08-08

Similar Documents

Publication Publication Date Title
US10153708B2 (en) Three-level power converter
US9520810B2 (en) Three-level power converter and power unit thereof
JP5132175B2 (ja) 電力変換装置
JP3173512U (ja) 半導体装置
JP6297147B2 (ja) マルチレベルコンバータ
JP2012005301A (ja) パワー半導体モジュール
US10164519B2 (en) Semiconductor stack for converter with snubber capacitors
JP2019110228A (ja) 電力変換装置
JP2014217270A (ja) 3レベル電力変換装置用ハーフブリッジ
US20130242631A1 (en) Power converter apparatus
JP2014036509A (ja) 3レベル電力変換装置
JP6345361B2 (ja) パワー半導体モジュール
JP4842018B2 (ja) 電力変換装置
JP6575072B2 (ja) 相ユニット及びこれを用いた3レベル電力変換装置
JP2007042796A (ja) 電力用半導体素子及びインバータ装置
JP3896940B2 (ja) 半導体装置
JP6526361B2 (ja) 電力変換装置
KR100833569B1 (ko) 대용량 전력변환기용 균등분배 병렬구조의 igbt스택장치
US20210211061A1 (en) Converter
JP2009089491A (ja) 電力変換装置
JP2008306867A (ja) 電力変換装置および電気部品の接続方法
JP6362959B2 (ja) 電力変換回路、その製造方法、および、パワーコンディショナ
JP2021061692A (ja) 電力変換装置
JP2013236460A (ja) 3レベルインバータ
JP2006271131A (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190611

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190805

R150 Certificate of patent or registration of utility model

Ref document number: 6575072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250