CN107851637A - 功率半导体模块 - Google Patents

功率半导体模块 Download PDF

Info

Publication number
CN107851637A
CN107851637A CN201680040144.7A CN201680040144A CN107851637A CN 107851637 A CN107851637 A CN 107851637A CN 201680040144 A CN201680040144 A CN 201680040144A CN 107851637 A CN107851637 A CN 107851637A
Authority
CN
China
Prior art keywords
positive electrode
switch element
negative side
conductive pattern
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680040144.7A
Other languages
English (en)
Other versions
CN107851637B (zh
Inventor
椋木康滋
玉田美子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN107851637A publication Critical patent/CN107851637A/zh
Application granted granted Critical
Publication of CN107851637B publication Critical patent/CN107851637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08052—Shape in top view
    • H01L2224/08054—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08052—Shape in top view
    • H01L2224/08055—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12031—PIN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Abstract

提供一种功率半导体模块(10)，具备安装在正极侧导电图案(131)上的正极侧开关元件(111)以及正极侧二极管元件(121)、和安装在输出侧导电图案(132)上的负极侧开关元件(112)以及负极侧二极管元件(122)。在俯视绝缘基板(100)时，正极侧二极管元件(121)以及负极侧二极管元件(122)位于正极侧开关元件(111)与负极侧开关元件(112)之间，负极侧二极管元件(122)配置成比正极侧二极管元件(121)更靠近正极侧开关元件(111)。

Description

功率半导体模块
技术领域
本发明涉及包括电力变换用的开关元件和二极管的功率半导体模块。
背景技术
在功率半导体模块中，在开关元件的开关时产生浪涌电压。浪涌电压是在短时间产生的电压脉冲。当产生浪涌电压时，瞬间的电压被施加于功率半导体模块内的寄生电容，所以产生噪声电流。该噪声电流经由编入有功率半导体模块的设备内的寄生分量传播到设备整体，引起误动作等不良情况。进而，随着浪涌电压变高，半导体元件的损耗即发热增加，所以有可能发生热损坏。如果为了避免热损坏而安装高散热构造，则导致成本增加。
专利文献1(日本专利第5550553号公报)公开了能够通过降低有效的布线电感来抑制浪涌电压的功率半导体模块。具体而言，在该文献的功率半导体模块中，按照负极侧二极管、正极侧开关元件、负极侧开关元件、正极侧二极管的顺序，各半导体元件在基板上排列成一列。根据该结构，在正极侧开关元件进行了开关的情况下，经由其两侧的负极侧二极管以及负极侧开关元件流过右转和左转这两个方向的浪涌电流。其结果，磁通被抵消，所以能够降低有效的电流路径的电感(参照专利文献1的第0033段)。同样地，在负极侧开关元件进行了开关的情况下，经由其两侧的正极侧开关元件以及正极侧二极管流过右转和左转这两个方向的浪涌电流，其结果，能够降低有效的电流路径的电感。
现有技术文献
专利文献
专利文献1：日本专利第5550553号公报
发明内容
但是，在上述专利文献1的实例中，为了抵消因浪涌电流而产生的磁通，作为主要的发热源的正极侧开关元件与负极侧开关元件相互邻接地配置。因此，开关元件相互的热干扰严重化。为了避免该问题，要求高散热设计，所以导致功率半导体模块的大型化以及高成本化。
本发明是考虑上述问题点而完成的，其主要目的在于提供能够通过降低布线电感来抑制浪涌电压并且简化散热安装的功率半导体模块。
本发明是功率半导体模块，具备：绝缘基板，具有第1主面以及第2主面；正极侧导电图案、负极侧导电图案以及输出侧导电图案，分别形成在绝缘基板的第1主面上；正极侧电源端子；负极侧电源端子；输出端子；正极侧开关元件；正极侧二极管元件；负极侧开关元件；以及负极侧二极管元件。正极侧电源端子设置在正极侧导电图案上，被提供正极侧电源电位。负极侧电源端子设置在负极侧导电图案上，被提供负极侧电源电位。输出端子设置在输出侧导电图案上，与负载电连接。正极侧开关元件具有形成在第1主面上的第1主电极、形成在第2主面上的第2主电极以及控制电极，第1主电极安装于正极侧导电图案，第2主电极经由电连接体连接于输出侧导电图案。正极侧二极管元件具有形成在第1主面上的阴极电极以及形成在第2主面上的阳极电极，阴极电极安装于正极侧导电图案，阳极电极经由电连接体连接于输出侧导电图案。负极侧开关元件具有形成在第1主面上的第1主电极、形成在第2主面上的第2主电极以及控制电极，第1主电极安装于输出侧导电图案，第2主电极经由电连接体连接于负极侧导电图案。负极侧二极管元件具有形成在第1主面上的阴极电极以及形成在第2主面上的阳极电极，阴极电极安装于输出侧导电图案，阳极电极经由电连接体连接于负极侧导电图案。在俯视绝缘基板时，正极侧二极管元件以及负极侧二极管元件位于正极侧开关元件与负极侧开关元件之间。负极侧二极管元件配置成比正极侧二极管元件更靠近正极侧开关元件。
根据本发明，在俯视绝缘基板时，正极侧二极管元件以及负极侧二极管元件位于正极侧开关元件与负极侧开关元件之间，从而能够缓和作为主要的发热体的开关元件彼此的热干扰，所以能够简化散热安装。进而，负极侧二极管元件配置为比正极侧二极管元件更靠近正极侧开关元件，从而能够降低布线电感，作为其结果，能够抑制浪涌电压。
附图说明
图1是示出按照实施方式1的功率半导体模块的结构的电路图。
图2是用于说明图1的正极侧开关元件开启时的浪涌电流的流动的图。
图3是用于说明图1的负极侧开关元件开启时的浪涌电流的流动的图。
图4是示意地示出图1的功率半导体模块的布局的俯视图。
图5是示出图4的功率半导体模块中的浪涌电流的路径的图。
图6是示意地示出图4的功率半导体模块的变形例的布局的俯视图。
图7是示意地示出按照实施方式2的功率半导体模块的布局的俯视图。
图8是示出图7的功率半导体模块中的浪涌电流的路径的图。
图9是示意地示出图7的功率半导体模块的变形例1的布局的俯视图。
图10是示意地示出图7的功率半导体模块的变形例2的布局的俯视图。
图11是示意地示出按照实施方式3的功率半导体模块的布局的俯视图。
图12是示意地示出图11的功率半导体模块的变形例的布局的俯视图。
图13是示意地示出按照实施方式4的功率半导体模块的布局的俯视图。
图14是示意地示出图13的功率半导体模块的变形例1的布局的俯视图。
图15是示意地示出图13的功率半导体模块的变形例2的布局的俯视图。
图16是示意地示出按照实施方式5的功率半导体模块的布局的俯视图。
图17是示出图16的功率半导体模块中的浪涌电流的路径的图。
图18是示意地示出图16的功率半导体模块的变形例的布局的俯视图。
图19是按照示出实施方式6的功率半导体模块的结构的电路图。
图20是示意地示出图19的功率半导体模块的布局的俯视图。
附图标记说明
10、11、20、21、22、30、31、40、41、42、50、51、60：功率半导体模块；100、200、300、400、500、6000：绝缘基板；101、201、301、401、501、6101、6201、6301：正极侧电源端子；102、202、302、402、502、6102、6202、6302：输出端子；103、203、303、403、503、6103、6203、6303：负极侧电源端子；111、211、311、411、511、6111、6211、6311：正极侧开关元件；112、212、312、412、512、6112、6212、6312：负极侧开关元件；121、221、321、421、521、6121、6221、6321：正极侧二极管元件；122、222、322、422、522、6122、6222、6322：负极侧二极管元件；131、231、331、431、531、6131、6231、6331：正极侧导电图案；132、232、332、432、532、6132、6232、6332：输出侧导电图案；133、233、333、433、533、6133、6233、6333：负极侧导电图案；141～144、241～244、341～344、441～444、541～544、6141～6144、6241～6244、6341～6344：接合引线；151、251、351、451、551、6151、6251、6351：正极侧控制端子；152、252、352、452、552、6152、6252、6352：负极侧控制端子；161、162、261、262、361、362、461、462、561、562、6161、6162、6261、6262、6361、6362：控制电极；RL1、RL2：基准线。
具体实施方式
以下，参照附图详细地说明各实施方式。此外，对相同或者相当的部分附加相同的参照附图标记，不重复其说明。
<实施方式1>
[功率半导体模块的电路结构]
图1是示出按照实施方式1的功率半导体模块的结构的电路图。参照图1，功率半导体模块10是被称为所谓的2in1(二合一)构造的逆变器模块。功率半导体模块10包括被提供正极侧电源电位的正极侧电源端子101、与负载电连接的输出端子102、被提供负极侧电源电位的负极侧电源端子103、正极侧开关元件111、正极侧二极管元件121、负极侧开关元件112以及负极侧二极管元件122。
在图1的情况下，正极侧开关元件111以及负极侧开关元件112为IGBT(InsulatedGate Bipolar Transistor，绝缘栅双极型晶体管)，但也可以是其它种类的半导体开关元件。例如，能够例示功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)以及双极型晶体管等。
以下，说明图1的各构成要素的连接。正极侧开关元件111以及负极侧开关元件112按照其排列顺序串联地连接于正极侧电源端子101与负极侧电源端子103之间。正极侧二极管元件121与正极侧开关元件111并联且逆偏置方向地连接。负极侧二极管元件122与负极侧开关元件112并联且逆偏置方向地连接。正极侧开关元件111和负极侧开关元件112的连接节点与输出端子102连接。
简单地说明图1的电路的动作。在图1的功率半导体模块10中，例如，正极侧开关元件111以及负极侧开关元件112根据公知的PWM(Pulse Width Modulation，脉冲宽度调制)信号交替地导通。由此，将输入到正极侧电源端子101与负极侧电源端子103之间的直流电力变换为交流电力，从输出端子102输出。通常，通过对直流电源并联连接两个图1的电路，能够生成单相交流电力，通过对直流电源并联连接3个图1的电路，能够生成3相交流电力。
对在图1的电路结构中的稳定状态的电流的流动进行说明。在正极侧开关元件111导通且负极侧开关元件112截止的情况下，电流IA从正极侧电源端子101向输出端子102的方向流动。在正极侧开关元件111截止且负极侧开关元件112导通的情况下，电流IB从输出端子102向负极侧电源端子103的方向流动。在正极侧开关元件111以及负极侧开关元件112都截止的情况下，存在电流IA从负极侧电源端子103经由负极侧二极管元件122向输出端子102的方向流动的情况、和电流IB从输出端子102经由正极侧二极管元件121流到正极侧电源端子101的情况。
[关于浪涌电流]
接下来，说明在图1的电路结构中产生的浪涌电流的流动。
图2是用于说明图1的正极侧开关元件开启时的浪涌电流的流动的图。在图2中也一并示出与功率半导体模块10连接的周边电路的一个例子。具体而言，直流电源VS连接于正极侧电源端子101与负极侧电源端子103之间，负载电感器L2连接于输出端子102与负极侧电源端子103之间。
参照图2，设为在正极侧开关元件111刚要开启之前的时间点，在负载电感器L2与负极侧二极管元件122之间流过回流电流FW2。在正极侧开关元件111开启的瞬间，电流的路径变化为依次流经正极侧电源端子101、正极侧开关元件111、负载电感器L2、负极侧电源端子103的路径。此时，正极侧开关元件111(IGBT)的发射极电极(低电位侧电极)的电位从低电位状态急剧地变化为高电位状态，所以负极侧开关元件112以及负极侧二极管元件122的两端间的电压也急剧地变化。于是，负极侧开关元件112的输出电容所引起的位移电流作为浪涌电流SG1而产生，并且负极侧二极管元件122的结电容所引起的位移电流作为浪涌电流SG2而产生。浪涌电流SG1依次流过正极侧电源端子101、正极侧开关元件111、负极侧开关元件112、负极侧电源端子103。浪涌电流SG2依次流过正极侧电源端子101、正极侧开关元件111、负极侧二极管元件122、负极侧电源端子103。在使用PIN(Positive－Intrinsic－Negative，正－本征－负)二极管作为负极侧二极管元件122的情况下，浪涌电流SG2还包含基于霍尔积蓄效应的漏电流(恢复电流)。观测对这些浪涌电流的时间变化(di/dt)乘以电感而得到的值作为浪涌电压，所以为了抑制浪涌电压，降低电感是特别重要的。
图3是用于说明图1的负极侧开关元件开启时的浪涌电流的流动的图。在图3中也一并示出与功率半导体模块10连接的周边电路的一个例子。具体而言，直流电源VS连接于正极侧电源端子101与负极侧电源端子103之间，负载电感器L1连接于输出端子102与正极侧电源端子101之间。
参照图3，在负极侧开关元件112刚要开启之前的时间点，在负载电感器L1与正极侧二极管元件121之间流过回流电流FW1。在负极侧开关元件112开启的瞬间，电流的路径变化为依次流经正极侧电源端子101、负载电感器L1、负极侧开关元件112、负极侧电源端子103的路径。此时，负极侧开关元件112(IGBT)的集电极电极(高电位侧电极)的电位从高电位状态急剧地变化为低电位状态，所以正极侧开关元件111以及正极侧二极管元件121的两端间的电压也急剧地变化。于是，正极侧开关元件111的输出电容所引起的位移电流作为浪涌电流SG3而产生，并且正极侧二极管元件121的结电容所引起的位移电流作为浪涌电流SG4而产生。浪涌电流SG3依次流过正极侧电源端子101、正极侧开关元件111、负极侧开关元件112、负极侧电源端子103。浪涌电流SG4依次流过正极侧电源端子101、正极侧二极管元件121、负极侧开关元件112、负极侧电源端子103。在使用PIN(Positive－Intrinsic－Negative)二极管作为正极侧二极管元件121的情况下，浪涌电流SG4还包含基于霍尔积蓄效应的漏电流(恢复电流)。观测对这些浪涌电流的时间变化(di/dt)乘以电感而得到的值作为浪涌电压。
[功率半导体模块的布局]
图4是示意地示出图1的功率半导体模块的布局的俯视图。图4的功率半导体模块10被称为所谓的2in1(二合一)构造。
参照图4，功率半导体模块10包括具有第1主面以及第2主面的绝缘基板100、分别形成于绝缘基板100的第1主面上的正极侧导电图案131、输出侧导电图案132以及负极侧导电图案133。
在正极侧导电图案131上形成有从外部被提供正极侧电源电位的正极侧电源端子101。在输出侧导电图案132上形成有与负载连接的输出端子102。在负极侧导电图案133上形成有被提供负极侧电源电位的负极侧电源端子103。电源端子有时利用焊料等与电源板直接连接，还有时经由作为电连接体的接合引线而与设置于绝缘基板100的外部的端子连接。关于输出端子也是同样的。
作为绝缘基板100，例如能够使用氮化铝(AlN)等陶瓷制的绝缘基板。各导电图案例如由铜图案等形成。在图4的情况下，绝缘基板100具有大致为矩形的平面形状，但绝缘基板100的平面形状并不限于此。
功率半导体模块10还包括正极侧开关元件111、负极侧开关元件112、正极侧二极管元件121以及负极侧二极管元件122。这些半导体元件是具有纵型构造的单独半导体元件。
具体而言，在构成正极侧开关元件111的半导体芯片的第1主面上形成有第1主电极(IGBT的发射极电极)，在第2主面上形成有第2主电极(IGBT的集电极电极)以及控制电极(IGBT的栅极电极)161。第1主电极安装于正极侧导电图案131，第2主电极经由接合引线141与输出侧导电图案132连接。控制电极161经由接合引线而与形成于绝缘基板100的第1主面上的正极侧控制端子151连接。用于控制正极侧开关元件111的导通以及截止的控制信号从外部提供给正极侧控制端子151。
在构成负极侧开关元件112的半导体芯片的第1主面上形成有第1主电极(IGBT的发射极电极)，在第2主面上形成有第2主电极(IGBT的集电极电极)以及控制电极(IGBT的栅极电极)。第1主电极安装于输出侧导电图案132，第2主电极经由接合引线144与负极侧导电图案133连接。控制电极162经由接合引线与形成于绝缘基板100的第1主面上的负极侧控制端子152连接。用于控制负极侧开关元件112的导通以及截止的控制信号从外部提供给负极侧控制端子152。
在构成正极侧二极管元件121的半导体芯片的第1主面上形成有阴极电极，在第2主面上形成有阳极电极。阴极电极安装于正极侧导电图案131，阳极电极经由接合引线143与输出侧导电图案132连接。
在构成负极侧二极管元件122的半导体芯片的第1主面上形成有阴极电极，在第2主面上形成有阳极电极。阴极电极安装于输出侧导电图案132，阳极电极经由接合引线142与负极侧导电图案133连接。
[稳定状态下的电流的流动]
接下来，说明图4的功率半导体模块10中的稳定状态的电流的流动。
在向图1的电流IA的方向使电流流过的情况下，在正极侧开关元件111导通的状态(接通状态)下，负载电流依次流经正极侧电源端子101、正极侧导电图案131、正极侧开关元件111、接合引线141、输出侧导电图案132、输出端子102。在正极侧开关元件截止的状态下，回流电流依次流经负极侧电源端子103、负极侧导电图案133、接合引线142、负极侧二极管元件122、输出侧导电图案132、输出端子102。
在向图1的电流IB的方向使电流流过的情况下，在负极侧开关元件112导通的状态(接通状态)下，负载电流依次流经输出端子102、输出侧导电图案132、负极侧开关元件112、接合引线144、负极侧导电图案133、负极侧电源端子103。在负极侧开关元件112截止的状态下，回流电流依次流经输出端子102、输出侧导电图案132、接合引线143、正极侧二极管元件121、正极侧导电图案131、正极侧电源端子101。
[布局的特征及其效果]
接下来，说明图4的布局的特征及其效果。图4的布局的特征之一在于：在从与绝缘基板100垂直的方向俯视绝缘基板100时，输出侧导电图案132的一部分被夹持在正极侧导电图案131的一部分(特别是，正极侧二极管元件121的安装位置)与负极侧导电图案133的一部分之间。
图4的布局的其它特征在于：在俯视绝缘基板100时，正极侧二极管元件121以及负极侧二极管元件122位于正极侧开关元件111与负极侧开关元件112之间。在该情况下，其特征点在于：负极侧二极管元件122配置成比正极侧二极管元件121更靠近正极侧开关元件111，正极侧二极管元件121配置成比负极侧二极管元件122更靠近负极侧开关元件112。特别在图4的情况下，沿着对正极侧开关元件111的配置位置(正极侧开关元件111的中心点)与负极侧开关元件112的配置位置(负极侧开关元件112的中心点)进行连结的基准线RL1配置有正极侧二极管元件121以及负极侧二极管元件122。换言之，正极侧开关元件111、负极侧二极管元件122、正极侧二极管元件121、负极侧开关元件112按照该排列顺序沿着基准线RL1排列成一列。此外，基准线RL1在该说明书中共同地使用。
说明上述特征的效果。首先，根据图4的布局，正极侧开关元件111与负极侧二极管元件122相邻地配置，所以能够以最短的方式将接合引线141接线。同样地，正极侧二极管元件121与负极侧开关元件112相邻地配置，所以能够以最短的方式将接合引线143接线。使负极侧开关元件112与负极侧导电图案133邻接，所以能够以最短的方式将接合引线144接线。接合引线是电感比导电图案高的路径，所以缩小接合引线长度使路径整体低电感化。能够通过该低阻抗化来抑制浪涌电压。
进而，根据图4的布局，能够将作为主要的发热体的开关元件配置于半导体元件的排列的两端，所以能够缓和开关元件彼此的热干扰。其结果，能够简化散热安装。
进而，在图4的布局中，正极侧开关元件111用的控制端子151与正极侧导电图案131邻接，且隔着正极侧开关元件111配置于与负极侧开关元件112相反一侧。同样地，负极侧开关元件112用的控制端子152与输出侧导电图案132邻接，且隔着负极侧开关元件112配置于与正极侧开关元件111相反一侧。
根据上述控制端子的配置，对正极侧控制端子151与正极侧开关元件111的控制电极161进行连接的接合引线不通过输出侧导电图案132以及负极侧导电图案133的上方。其结果，能够减轻流过导电图案132、133的主电流所导致的影响，所以能够减轻正极侧开关元件111的误动作的风险。同样地，对负极侧控制端子152与负极侧开关元件112的控制电极162进行连接的接合引线不通过正极侧导电图案131以及负极侧导电图案133的上方。其结果，能够减轻流过导电图案131、133的主电流所导致的影响，所以能够减轻负极侧开关元件112的误动作的风险。
进而，根据图4的布局，正极侧开关元件111与负极侧二极管元件122邻接地配置，所以能够缩短通过这些半导体元件的浪涌电流的路径。以下，参照图5具体地进行说明。
图5是示出图4的功率半导体模块中的浪涌电流的路径的图。在图5中，用虚线表示图2的浪涌电流SG2的路径，用点划线表示图3的浪涌电流SG4的路径。如图5所示，依次通过正极侧电源端子101、正极侧开关元件111、负极侧二极管元件122、负极侧电源端子103的浪涌电流SG2的路径长度能够通过将正极侧开关元件111与负极侧二极管元件122邻接地进行配置而缩短，其结果，能够降低浪涌电压。
关于依次通过正极侧电源端子101、正极侧二极管元件121、负极侧开关元件112、负极侧电源端子103的浪涌电流SG4的路径长度，通过研究导电图案以及电源端子的配置位置，也能够实现缩短化。关于该实例，在实施方式2(图7～图10)以及实施方式5(图16、图17)中进行说明。
如以上那样，根据实施方式1的功率半导体模块10，能够降低布线电感，简化散热安装，降低误动作风险，其结果，能够提供可靠性提高并且能够实现小型化的功率半导体模块。
<实施方式1的变形例>
图6是示意地示出图4的功率半导体模块的变形例的布局的俯视图。图6的功率半导体模块11的正极侧二极管元件121以及负极侧二极管元件122的配置与图4的情况不同。具体而言，在图6的情况下，特征在于：为了将各半导体元件相互更密接地配置，未将正极侧开关元件111、负极侧二极管元件122、正极侧二极管元件121以及负极侧开关元件112排列成大致一列。由此，能够使功率半导体模块更小型化。
但是，正极侧二极管元件121以及负极侧二极管元件122位于正极侧开关元件111与负极侧开关元件112之间这点与图4的情况相同。进而，负极侧二极管元件122配置成比正极侧二极管元件121更靠近正极侧开关元件111、正极侧二极管元件121配置成比负极侧二极管元件122更靠近负极侧开关元件112这点也与图4的情况相同。因而，图6的功率半导体模块11起到与图4的功率半导体模块10大致相同的效果。图6的其它的点与图4的情况相同，所以对相同或者相当的部分附加相同的参照附图标记，不重复说明。
此外，在本实施方式中，作为电连接体而例示出接合引线，但本实施方式的电连接体不限定于接合引线。例如也可以是能够应对大电流的直接引线接合。
<实施方式2>
图7是示意地示出按照实施方式2的功率半导体模块的布局的俯视图。
图7的功率半导体模块20是对图4的功率半导体模块10进行变形而成的。具体而言，图7的绝缘基板200、正极侧电源端子201、输出端子202以及负极侧电源端子203分别对应于图4的绝缘基板100、正极侧电源端子101、输出端子102以及负极侧电源端子103。图7的正极侧开关元件211、负极侧开关元件212、正极侧二极管元件221以及负极侧二极管元件222分别对应于图4的正极侧开关元件111、负极侧开关元件112、正极侧二极管元件121以及负极侧二极管元件122。图7的正极侧导电图案231、输出侧导电图案232、负极侧导电图案233、作为电连接体的接合引线241～244分别对应于图4的正极侧导电图案131、输出侧导电图案132、负极侧导电图案133、接合引线141～144。图7的正极侧开关元件211的控制电极261以及负极侧开关元件212的控制电极262分别对应于图4的正极侧开关元件111的控制电极161以及负极侧开关元件112的控制电极162。对应的要素具有同样的功能以及结构，所以以下不重复说明。
在图7的功率半导体模块20中与图4的半导体模块不同的点在于导电图案、电源端子以及输出端子的配置。具体而言，特征在于，在图7的情况下，在俯视绝缘基板200时，正极侧导电图案231的一部分被夹持于输出侧导电图案232的一部分(特别是，负极侧二极管元件222的安装位置)与负极侧导电图案233的一部分之间。
进而，在图4的情况下，负极侧电源端子103与正极侧开关元件111邻接地配置，相对于此，在图7的情况下，负极侧电源端子203与负极侧开关元件212邻接地配置。图7的电源端子201、203以及输出端子202更一般而言以如下方式配置。即，在俯视绝缘基板200时，正极侧电源端子201以及负极侧电源端子203相对于基准线RL1配置于与输出端子202相反一侧。正极侧电源端子201在与正极侧开关元件211相比远离基准线RL1的位置处与正极侧开关元件211相邻地配置。负极侧电源端子203在与负极侧开关元件212相比远离基准线RL1的位置处与负极侧开关元件212相邻地配置。
根据上述结构，具有如下效果：能够将正极侧开关元件211的开启时的浪涌电流SG2的路径长度(布线电感)和负极侧开关元件212的开启时的浪涌电流SG4的路径长度(布线电感)缩短到相同程度。以下，一边示出浪涌电流的路径一边具体地进行说明。
图8是示出图7的功率半导体模块中的浪涌电流的路径的图。在图8中，用虚线表示图2的浪涌电流SG2的路径，用点划线表示图3的浪涌电流SG4的路径。
如图8所示，依次通过正极侧电源端子201、正极侧开关元件211、负极侧二极管元件222、负极侧电源端子203的浪涌电流SG2的路径长度能够通过将正极侧开关元件211与负极侧二极管元件222邻接地进行配置而缩短。同样地，依次通过正极侧电源端子201、正极侧二极管元件221、负极侧开关元件212、负极侧电源端子203的浪涌电流SG4的路径长度能够通过将正极侧二极管元件221与负极侧开关元件212邻接地进行配置而缩短。进而，如图8所示，浪涌电流SG2的路径长度与浪涌电流SG4的路径长度大致相等。其结果，能够将正极侧开关元件211的开启时的浪涌电压和负极侧开关元件212的开启时的浪涌电压抑制到相同程度。
一般，散热安装被设计成温度更高的元件(损耗更大的元件)被充分地冷却，所以温度最高的元件(损耗最大的元件)成为制约条件。因此，当在每个元件的损耗中产生偏差时，在损耗小的元件中成为过大的散热安装。如上所述，将正极侧开关元件211的开启时的浪涌电压和负极侧开关元件212的开启时的浪涌电压抑制到相同程度，从而能够使每个半导体开关元件的损耗均匀化，并且能够使每个二极管元件的损耗均匀化，所以能够简化散热安装。
进而，一般，噪声电流的大小由浮游电容的大小与浪涌电压的时间微分之积确定。因而，通过均匀地降低产生的浪涌电压，从而噪声电流的大小也被均匀地降低，所以能够避免过剩的低噪声化安装。
图7的其它效果与图4的情况相同，所以以下简单地进行概括。
首先，正极侧开关元件211与负极侧二极管元件222相邻地配置，所以能够以最短的方式将接合引线241接线。正极侧二极管元件221与负极侧开关元件212相邻地配置，所以能够以最短的方式将接合引线243接线。使负极侧开关元件212与负极侧导电图案233邻接，能够以最短的方式将接合引线244接线。基于以上，能够实现低阻抗化，所以能够抑制浪涌电压。
能够将作为主要的发热体的开关元件配置于半导体元件的排列的两端，所以能够缓和开关元件彼此的热干扰。其结果，能够简化散热安装。
对正极侧控制端子251与正极侧开关元件211的控制电极261进行连接的接合引线不通过输出侧导电图案232以及负极侧导电图案233的上方。同样地，对负极侧控制端子252与负极侧开关元件212的控制电极262进行连接的接合引线不通过正极侧导电图案231以及负极侧导电图案233的上方。由此，能够减轻正极侧开关元件211以及负极侧开关元件212的误动作的风险。
基于以上，根据本实施方式，能够提供实现低电感、散热安装的简化、低噪声化、误动作风险的减轻的功率半导体模块。
<实施方式2的变形例1>
图9是示意地示出图7的功率半导体模块的变形例1的布局的俯视图。图9的功率半导体模块21的接合引线243的配置与图7的功率半导体模块20不同。具体而言，在图9的情况下，接合引线243设置在与接合引线241平行的方向(沿着图7的基准线RL1的方向)上。由此，能够使在图8中说明的浪涌电流SG2的路径长度与浪涌电流SG4的路径长度进一步相等，其结果，能够均匀地抑制正极侧开关元件211的开启时的浪涌电压和负极侧开关元件212的开启时的浪涌电压。
<实施方式2的变形例2>
图10是示意地示出图7的功率半导体模块的变形例2的布局的俯视图。图10的功率半导体模块22具有如下特征：为了将各半导体元件相互更密接地配置，正极侧开关元件211、负极侧二极管元件222、正极侧二极管元件221以及负极侧开关元件212未排列成大致一列。由此，能够使功率半导体模块更小型化。
但是，正极侧二极管元件221以及负极侧二极管元件222位于正极侧开关元件211与负极侧开关元件212之间这点与图7的情况相同。进而，负极侧二极管元件222配置成比正极侧二极管元件221更靠近正极侧开关元件211、正极侧二极管元件221配置成比负极侧二极管元件222更靠近负极侧开关元件212这点也与图7的情况相同。因而，图10的功率半导体模块22起到与图7的功率半导体模块20大致相同的效果。
此外，在本实施方式中，作为电连接体而例示出接合引线，但本实施方式的电连接体不限定于接合引线。例如也可以是够能应对大电流的直接引线接合。
<实施方式3>
图11是示意地示出按照实施方式3的功率半导体模块的布局的俯视图。
图11的功率半导体模块30是对图4的功率半导体模块10进行变形而成的。具体而言，图11的绝缘基板300、正极侧电源端子301、输出端子302以及负极侧电源端子303分别对应于图4的绝缘基板100、正极侧电源端子101、输出端子102以及负极侧电源端子103。图11的正极侧开关元件311、负极侧开关元件312、正极侧二极管元件321以及负极侧二极管元件322分别对应于图4的正极侧开关元件111、负极侧开关元件112、正极侧二极管元件121以及负极侧二极管元件122。图11的正极侧导电图案331、输出侧导电图案332、负极侧导电图案333、作为电连接体的接合引线341～344分别对应于图4的正极侧导电图案131、输出侧导电图案132、负极侧导电图案133、接合引线141～144。图11的正极侧开关元件311的控制电极361以及负极侧开关元件312的控制电极362分别对应于图4的正极侧开关元件111的控制电极161以及负极侧开关元件112的控制电极162。对应的要素具有同样的功能以及结构，所以以下不重复说明。
在图11的功率半导体模块30中与图4的半导体模块不同的点为控制端子351、352的配置、及正极侧电源端子301以及输出端子302的配置。
具体而言，在图11的布局中，在俯视绝缘基板300时，正极侧控制端子351以及负极侧控制端子352相对于基准线RL1配置于相同的侧。而且，正极侧控制端子351在与正极侧导电图案331相比远离基准线RL1的位置处与正极侧导电图案331邻接地配置。负极侧控制端子352在与输出侧导电图案332相比远离基准线RL1的位置处与输出侧导电图案332邻接地配置。即，正极侧控制端子351以及负极侧控制端子352沿着绝缘基板300的一个侧面配置，所以能够使功率半导体模块整体小型化。
进而，在图11的布局中，在俯视绝缘基板300时，输出端子302隔着负极侧开关元件312配置于与正极侧开关元件311相反的一侧。正极侧电源端子301隔着正极侧开关元件311配置于与负极侧开关元件312相反的一侧。负极侧电源端子303在与正极侧开关元件311相比远离输出端子302的位置处与正极侧电源端子301相邻地配置。换言之，正极侧电源端子301以及负极侧电源端子303配置于绝缘基板300的长边方向的一端，输出端子302配置于绝缘基板300的长边方向的另一端。根据这样的配置，能够使正极侧电源端子301与输出端子302之间的电感、以及负极侧电源端子303与输出端子302之间的电感相等。
图11的其它效果与图4的情况相同，所以以下简单地进行概括。
首先，正极侧开关元件311与负极侧二极管元件322相邻地配置，所以能够以最短的方式将接合引线341接线。正极侧二极管元件321与负极侧开关元件312相邻地配置，所以能够以最短的方式将接合引线343接线。使负极侧开关元件312与负极侧导电图案333邻接，所以能够以最短的方式将接合引线344接线。基于以上，能够实现低阻抗化，所以能够抑制浪涌电压。
能够将作为主要的发热体的开关元件配置于半导体元件的排列的两端，所以能够缓和开关元件彼此的热干扰。其结果，能够简化散热安装。
对正极侧控制端子351与正极侧开关元件311的控制电极361进行连接的接合引线不通过输出侧导电图案332以及负极侧导电图案333的上方。同样地，对负极侧控制端子352与负极侧开关元件312的控制电极362进行连接的接合引线不通过正极侧导电图案331以及负极侧导电图案333的上方。由此，能够减轻正极侧开关元件311以及负极侧开关元件312的误动作的风险。
基于以上，根据本实施方式，能够提供实现低电感、散热安装的简化、误动作风险的减轻且从各电源端子至输出端子为止的电感均匀化的功率半导体模块。
<实施方式3的变形例>
图12是示意地示出图11的功率半导体模块的变形例的布局的俯视图。图12的功率半导体模块31具有如下特征：为了将各半导体元件相互更密接地配置，正极侧开关元件311、负极侧二极管元件322、正极侧二极管元件321以及负极侧开关元件312未排列成大致一列。由此，能够使功率半导体模块更小型化。
但是，正极侧二极管元件321以及负极侧二极管元件322位于正极侧开关元件311与负极侧开关元件312之间这点与图11的情况相同。进而，负极侧二极管元件322配置成比正极侧二极管元件321更靠近正极侧开关元件311、正极侧二极管元件321配置成比负极侧二极管元件322更靠近负极侧开关元件312这点也与图11的情况相同。因而，图12的功率半导体模块31起到与图11的功率半导体模块30大致相同的效果。
此外，在本实施方式中，作为电连接体例而示出接合引线，但本实施方式的电连接体不限定于接合引线。例如也可以是能够应对大电流的直接引线接合。
<实施方式4>
图13是示意地示出按照实施方式4的功率半导体模块的布局的俯视图。
图13的功率半导体模块40是对图7的功率半导体模块20进行变形而成的。具体而言，图13的绝缘基板400、正极侧电源端子401、输出端子402以及负极侧电源端子403分别对应于图7的绝缘基板200、正极侧电源端子201、输出端子202以及负极侧电源端子203。图13的正极侧开关元件411、负极侧开关元件412、正极侧二极管元件421以及负极侧二极管元件422分别对应于图7的正极侧开关元件211、负极侧开关元件212、正极侧二极管元件221以及负极侧二极管元件222。图13的正极侧导电图案431、输出侧导电图案432、负极侧导电图案433、作为电连接体的接合引线441～444分别对应于图7的正极侧导电图案231、输出侧导电图案232、负极侧导电图案233、接合引线241～244。图13的正极侧开关元件411的控制电极361以及负极侧开关元件312的控制电极362分别对应于图7的正极侧开关元件211的控制电极261以及负极侧开关元件212的控制电极262。对应的要素具有同样的功能以及结构，所以以下不重复说明。
在图13的功率半导体模块40中，与图7的功率半导体模块20不同的点在于控制端子451、452的配置。具体而言，在图13的布局中，在俯视绝缘基板400时，正极侧控制端子451以及负极侧控制端子452相对于基准线RL1配置于相同的侧。而且，正极侧控制端子451在与正极侧导电图案431相比远离基准线RL1的位置处与正极侧导电图案431邻接地配置。负极侧控制端子452在与输出侧导电图案432相比远离基准线RL1的位置处与输出侧导电图案432邻接地配置。即，正极侧控制端子451以及负极侧控制端子452沿着绝缘基板400的一个侧面配置，所以能够使功率半导体模块整体小型化。
图13的其它效果与图7的情况相同，所以以下简单地进行概括。
首先，正极侧开关元件411与负极侧二极管元件422相邻地配置，所以能够以最短的方式将接合引线441接线。正极侧二极管元件421与负极侧开关元件412相邻地配置，所以能够以最短的方式将接合引线443接线。使负极侧开关元件412与负极侧导电图案433邻接，所以能够以最短的方式将接合引线444接线。基于以上，能够实现低阻抗化，所以能够抑制浪涌电压。
能够将作为主要的发热体的开关元件配置于半导体元件的排列的两端，所以能够缓和开关元件彼此的热干扰。其结果，能够简化散热安装。
对正极侧控制端子451与正极侧开关元件411的控制电极461进行连接的接合引线不通过输出侧导电图案432以及负极侧导电图案433的上方。同样地，对负极侧控制端子452与负极侧开关元件412的控制电极462进行连接的接合引线不通过正极侧导电图案431以及负极侧导电图案433的上方。由此，能够减轻正极侧开关元件411以及负极侧开关元件412的误动作的风险。
能够将正极侧开关元件411的开启时的浪涌电流SG2的路径长度(布线电感)和负极侧开关元件412的开启时的浪涌电流SG4的路径长度(布线电感)缩短到相同程度。由此，能够简化散热安装，并且实现低噪声化。
基于以上，根据本实施方式，能够提供实现低电感、散热安装的简化、低噪声化、误动作风险的减轻以及小型化的功率半导体模块。
<实施方式4的变形例1>
图14是示意地示出图13的功率半导体模块的变形例1的布局的俯视图。图14的功率半导体模块41的接合引线443的配置与图13的功率半导体模块40不同。具体而言，在图14的情况下，接合引线443设置在与接合引线441平行的方向(沿着图13的基准线RL1的方向)上。由此，相比于图13的情况，能够使依次通过正极侧电源端子401、正极侧开关元件411、负极侧二极管元件422、负极侧电源端子403的浪涌电流(对应于图8的SG2)的路径长度与依次通过正极侧电源端子401、正极侧二极管元件421、负极侧开关元件412、负极侧电源端子403的浪涌电流(对应于图8的SG4)的路径长度进一步相等。其结果，能够更均匀地抑制正极侧开关元件411的开启时的浪涌电压和负极侧开关元件412的开启时的浪涌电压。
<实施方式4的变形例2>
图15是示意地示出图13的功率半导体模块的变形例2的布局的俯视图。图15的功率半导体模块42具有如下特征：为了将各半导体元件相互更密接地配置，正极侧开关元件411、负极侧二极管元件422、正极侧二极管元件421以及负极侧开关元件412未排列成大致一列。由此，能够使功率半导体模块更小型化。
但是，正极侧二极管元件421以及负极侧二极管元件422位于正极侧开关元件411与负极侧开关元件412之间这点与图13的情况相同。进而，负极侧二极管元件422配置成比正极侧二极管元件421更靠近正极侧开关元件411、正极侧二极管元件421配置成比负极侧二极管元件422更靠近负极侧开关元件412这点也与图13的情况相同。因而，图15的功率半导体模块42起到与图13的功率半导体模块40大致相同的效果。
此外，在本实施方式中作为电连接体而例示出接合引线，但本实施方式的电连接体不限定于接合引线。例如也可以是能够应对大电流的直接引线接合。
<实施方式5>
图16是示意地示出按照实施方式5的功率半导体模块的布局的俯视图。
图16的功率半导体模块50是对图11的功率半导体模块进行变形而成的。具体而言，图16的绝缘基板500、正极侧电源端子501、输出端子502以及负极侧电源端子503分别对应于图11的绝缘基板300、正极侧电源端子301、输出端子302以及负极侧电源端子303。图16的正极侧开关元件511、负极侧开关元件512、正极侧二极管元件521以及负极侧二极管元件522分别对应于图11的正极侧开关元件311、负极侧开关元件312、正极侧二极管元件321以及负极侧二极管元件322。图16的正极侧导电图案531、输出侧导电图案532、负极侧导电图案533、作为电连接体的接合引线541～544分别对应于图11的正极侧导电图案331、输出侧导电图案332、负极侧导电图案333、接合引线341～344。图16的正极侧开关元件511的控制电极561以及负极侧开关元件512的控制电极562分别对应于图11的正极侧开关元件311的控制电极361以及负极侧开关元件312的控制电极362。对应的要素具有同样的功能以及结构，所以以下不重复说明。
在图16的功率半导体模块30中，与图11的半导体模块不同的点在于正极侧电源端子501以及负极侧电源端子503的配置。具体而言，在俯视绝缘基板500时，正极侧电源端子501以及负极侧电源端子503通过正极侧二极管元件521与负极侧二极管元件522之间且沿着与第1基准线RL1正交的基准线RL2配置。根据该结构，具有如下效果：能够将正极侧开关元件211的开启时的浪涌电流SG2的路径长度(布线电感)和负极侧开关元件212的开启时的浪涌电流SG4的路径长度(布线电感)缩短到相同程度。以下，一边示出浪涌电流的路径一边具体地进行说明。
图17是示出图16的功率半导体模块中的浪涌电流的路径的图。在图17中，用虚线表示图2的浪涌电流SG2的路径，用点划线表示图3的浪涌电流SG4的路径。如图17所示，依次通过正极侧电源端子501、正极侧开关元件511、负极侧二极管元件522、负极侧电源端子503的浪涌电流SG2的路径长度能够通过将正极侧开关元件511与负极侧二极管元件522邻接地进行配置而缩短。同样地，依次通过正极侧电源端子501、正极侧二极管元件521、负极侧开关元件512、负极侧电源端子503的浪涌电流SG4的路径长度能够通过将正极侧二极管元件521与负极侧开关元件512邻接地进行配置而缩短。进而，沿着基准线RL2配置正极侧电源端子501以及负极侧电源端子503，从而能够使浪涌电流SG2的路径长度与浪涌电流SG4的路径长度大致相等。
根据上述结构，能够将正极侧开关元件511的开启时的浪涌电压和负极侧开关元件512的开启时的浪涌电压抑制到相同程度。由此，能够使每个半导体开关元件的损耗均匀化，并且能够使每个二极管元件的损耗均匀化，所以能够简化散热安装。进而，通过均匀地降低浪涌电压，从而噪声电流的大小也均匀地降低，所以能够避免过剩的低噪声化安装。
图16的其它效果与图11的情况相同，所以以下简单地进行概括。
首先，正极侧开关元件511与负极侧二极管元件522相邻地配置，所以能够以最短的方式将接合引线541接线。正极侧二极管元件521与负极侧开关元件512相邻地配置，所以能够以最短的方式将接合引线543接线。使负极侧开关元件512与负极侧导电图案533邻接，所以能够以最短的方式将接合引线544接线。基于以上，能够实现低阻抗化，所以能够抑制浪涌电压。
能够将作为主要的发热体的开关元件配置于半导体元件的排列的两端，所以能够缓和开关元件彼此的热干扰。其结果，能够简化散热安装。
对正极侧控制端子551与正极侧开关元件511的控制电极561进行连接的接合引线不通过输出侧导电图案532以及负极侧导电图案533的上方。同样地，对负极侧控制端子552与负极侧开关元件512的控制电极562进行连接的接合引线不通过正极侧导电图案531以及负极侧导电图案533的上方。由此，能够减轻正极侧开关元件511以及负极侧开关元件512的误动作的风险。
通过沿着绝缘基板500的一个侧面配置正极侧控制端子551以及负极侧控制端子552，能够使功率半导体模块整体小型化。
基于以上，根据本实施方式，能够提供实现低电感、散热安装的简化、低噪声化、误动作风险的减轻以及小型化的功率半导体模块。
<实施方式5的变形例>
图18是示意地示出图16的功率半导体模块的变形例的布局的俯视图。图18的功率半导体模块51具有如下特征：为了将各半导体元件相互更密接地配置，正极侧开关元件511、负极侧二极管元件522、正极侧二极管元件521以及负极侧开关元件512未排列成大致一列。由此，能够使功率半导体模块更小型化。
但是，正极侧二极管元件521以及负极侧二极管元件522位于正极侧开关元件511与负极侧开关元件512之间这点与图16的情况相同。进而，负极侧二极管元件522配置成比正极侧二极管元件521更靠近正极侧开关元件511、正极侧二极管元件521配置成比负极侧二极管元件522更靠近负极侧开关元件512这点也与图16的情况相同。因而，图18的功率半导体模块51起到与图16的功率半导体模块50大致相同的效果。
此外，在本实施方式中作为电连接体而例示出接合引线，但本实施方式的电连接体不限定于接合引线。例如也可以是够能应对大电流的直接引线接合。
<实施方式6>
图19是示出按照实施方式6的功率半导体模块的结构的电路图。参照图19，功率半导体模块60是被称为所谓的6in1(六合一)构造的3相桥逆变器电路。
参照图19，功率半导体模块60包括正极侧电源端子6101、输出端子6102、负极侧电源端子6103、正极侧开关元件6111、正极侧二极管元件6121、负极侧开关元件6112以及负极侧二极管元件6122作为U相用电路的结构。功率半导体模块60包括正极侧电源端子6201、输出端子6202、负极侧电源端子6203、正极侧开关元件6211、正极侧二极管元件6221、负极侧开关元件6212以及负极侧二极管元件6222作为V相用电路的结构。功率半导体模块60包括正极侧电源端子6301、输出端子6302、负极侧电源端子6303、正极侧开关元件6311、正极侧二极管元件6321、负极侧开关元件6312以及负极侧二极管元件6322作为W相用电路的结构。
各相用电路的结构与图1所说明的结构那样，所以在此不重复说明。图19的三相桥电路根据公知的PWM信号将正极侧电源端子6101、6201、6301与负极侧电源端子6103、6203、6303之间的共同被输入的直流电力变换为3相交流电力，将变换后的三相交流电力从输出端子6102、6202、6302输出到负载。
图20是示意地示出图19的功率半导体模块的布局的俯视图。在图20的布局图中，进而，作为U相用电路的结构而追加有正极侧导电图案6131、输出侧导电图案6132、负极侧导电图案6133、正极侧控制端子6151、负极侧控制端子6152、开关元件的控制电极6161、6162以及作为电连接体的接合引线6141～6144。作为V相用电路的结构而追加有正极侧导电图案6231、输出侧导电图案6232、负极侧导电图案6233、正极侧控制端子6251、负极侧控制端子6252、开关元件的控制电极6261、6262以及作为电连接体的接合引线6241～6244。作为W相用电路的结构而追加有正极侧导电图案6331、输出侧导电图案6332、负极侧导电图案6333、正极侧控制端子6351、负极侧控制端子6352、开关元件的控制电极6361、6362以及作为电连接体的接合引线6341～6344。
图20的各相用电路的布局与在图11中说明的实施方式3的功率半导体模块30的布局相同，所以以下不重复说明。根据图20的功率半导体模块60，与实施方式3的情况同样地，能够提供实现低电感、散热安装的简化、误动作风险的减轻且从各电源端子至输出端子为止的电感被均匀化的功率半导体模块。
此外，在本实施方式中作为电连接体而例示出接合引线，但本实施方式的电连接体不限定于接合引线。例如也可以是能够应对大电流的直接引线接合。
本次公开的实施方式应被认为在所有的点下是例示，并非限制性的。本发明的范围不是通过上述说明示出，而是通过权利要求书示出，意图包含与权利要求书同等的意义以及范围内的所有的变更。

Claims (9)

1.一种功率半导体模块，具备：
绝缘基板，具有第1主面以及第2主面；
正极侧导电图案、负极侧导电图案以及输出侧导电图案，分别形成在所述绝缘基板的所述第1主面上；
正极侧电源端子，设置在所述正极侧导电图案上，被提供正极侧电源电位；
负极侧电源端子，设置在所述负极侧导电图案上，被提供负极侧电源电位；
输出端子，设置在所述输出侧导电图案上，与负载电连接；
正极侧开关元件，具有形成在第1主面上的第1主电极、形成在第2主面上的第2主电极以及控制电极，第1主电极安装于所述正极侧导电图案，第2主电极经由电连接体连接于所述输出侧导电图案；
正极侧二极管元件，具有形成在第1主面上的阴极电极以及形成在第2主面上的阳极电极，所述阴极电极安装于所述正极侧导电图案，所述阳极电极经由电连接体连接于所述输出侧导电图案；
负极侧开关元件，具有形成在第1主面上的第1主电极、形成在第2主面上的第2主电极以及控制电极，第1主电极安装于所述输出侧导电图案，第2主电极经由电连接体连接于所述负极侧导电图案；以及
负极侧二极管元件，具有形成在第1主面上的阴极电极以及形成在第2主面上的阳极电极，所述阴极电极安装于所述输出侧导电图案，所述阳极电极经由电连接体连接于所述负极侧导电图案，
在俯视所述绝缘基板时，所述正极侧二极管元件以及所述负极侧二极管元件位于所述正极侧开关元件与所述负极侧开关元件之间，所述负极侧二极管元件配置成比所述正极侧二极管元件更靠近所述正极侧开关元件。
2.根据权利要求1所述的功率半导体模块，其中，
在俯视所述绝缘基板时，所述正极侧二极管元件以及所述负极侧二极管元件配置在对所述正极侧开关元件的配置位置与所述负极侧开关元件的配置位置进行连结的第1基准线上或者沿着所述第1基准线配置。
3.根据权利要求2所述的功率半导体模块，其中，
在俯视所述绝缘基板时，所述输出侧导电图案的一部分位于所述正极侧二极管元件与所述负极侧导电图案之间。
4.根据权利要求2所述的功率半导体模块，其中，
在俯视所述绝缘基板时，所述正极侧导电图案的一部分位于所述负极侧二极管元件与所述负极侧导电图案之间。
5.根据权利要求3所述的功率半导体模块，其中，
在俯视所述绝缘基板时，所述输出端子隔着所述负极侧开关元件配置于与所述正极侧开关元件相反一侧，
在俯视所述绝缘基板时，所述正极侧电源端子隔着所述正极侧开关元件配置于与所述负极侧开关元件相反一侧，
在俯视所述绝缘基板时，所述负极侧电源端子在与所述正极侧开关元件相比远离所述输出端子的位置处与所述正极侧电源端子相邻地配置。
6.根据权利要求4所述的功率半导体模块，其中，
在俯视所述绝缘基板时，所述正极侧电源端子以及所述负极侧电源端子相对于所述第1基准线配置于与所述输出端子相反一侧，
在俯视所述绝缘基板时，所述正极侧电源端子在与所述正极侧开关元件相比远离所述第1基准线的位置处与所述正极侧开关元件相邻地配置，
在俯视所述绝缘基板时，所述负极侧电源端子在与所述负极侧开关元件相比远离所述第1基准线的位置处与所述负极侧开关元件相邻地配置。
7.根据权利要求3所述的功率半导体模块，其中，
在俯视所述绝缘基板时，所述正极侧电源端子以及所述负极侧电源端子通过所述正极侧二极管元件与所述负极侧二极管元件之间且沿着与所述第1基准线正交的第2基准线配置。
8.根据权利要求2～7中的任意一项所述的功率半导体模块，其中，
所述功率半导体模块还具备：
正极侧控制端子，形成在所述绝缘基板上，经由电连接体而与所述正极侧开关元件的控制电极连接；以及
负极侧控制端子，形成在所述绝缘基板上，经由电连接体而与所述负极侧开关元件的控制电极连接，
在俯视所述绝缘基板时，对所述正极侧开关元件的控制电极与所述正极侧控制端子进行接线的电连接体不与所述负极侧导电图案以及所述输出侧导电图案交叉，
在俯视所述绝缘基板时，对所述负极侧开关元件的控制电极与所述负极侧控制端子进行接线的电连接体不与所述正极侧导电图案以及所述输出侧导电图案交叉。
9.根据权利要求8所述的功率半导体模块，其中，
在俯视所述绝缘基板时，所述正极侧控制端子以及所述负极侧控制端子相对于所述第1基准线配置于相同的一侧，
所述正极侧控制端子在与所述正极侧导电图案相比远离所述第1基准线的位置处与所述正极侧导电图案邻接地配置，
所述负极侧控制端子在与所述输出侧导电图案相比远离所述第1基准线的位置处与所述输出侧导电图案邻接地配置。
CN201680040144.7A 2015-07-09 2016-06-28 功率半导体模块 Active CN107851637B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-137519 2015-07-09
JP2015137519 2015-07-09
PCT/JP2016/069140 WO2017006809A1 (ja) 2015-07-09 2016-06-28 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
CN107851637A true CN107851637A (zh) 2018-03-27
CN107851637B CN107851637B (zh) 2020-06-05

Family

ID=57685625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680040144.7A Active CN107851637B (zh) 2015-07-09 2016-06-28 功率半导体模块

Country Status (5)

Country Link
US (1) US10134718B2 (zh)
JP (1) JP6400201B2 (zh)
CN (1) CN107851637B (zh)
DE (1) DE112016003111B4 (zh)
WO (1) WO2017006809A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053622A (ja) * 2018-09-28 2020-04-02 京セラ株式会社 パワーモジュール及びパワーモジュールを有する電気装置
CN111341749A (zh) * 2018-12-17 2020-06-26 株式会社电装 半导体模块
CN111987091A (zh) * 2019-05-21 2020-11-24 三菱电机株式会社 半导体装置
CN113632216A (zh) * 2019-03-27 2021-11-09 NexFi技术株式会社 功率基板及具备该功率基板的高电压模块

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851636B (zh) * 2016-07-15 2020-08-14 新电元工业株式会社 半导体模块
KR102153159B1 (ko) * 2017-06-12 2020-09-08 매그나칩 반도체 유한회사 전력 반도체의 멀티칩 패키지
EP3644360A1 (en) * 2017-06-19 2020-04-29 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
US11682606B2 (en) * 2019-02-07 2023-06-20 Ford Global Technologies, Llc Semiconductor with integrated electrically conductive cooling channels
JP6906583B2 (ja) * 2019-10-29 2021-07-21 三菱電機株式会社 半導体パワーモジュール
EP4064346A1 (en) * 2021-03-25 2022-09-28 Hitachi Energy Switzerland AG Power module comprising switch elements and diodes
JP2023044583A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197433A (ja) * 2004-01-07 2005-07-21 Fuji Electric Holdings Co Ltd 電力用半導体モジュール
CN102067309A (zh) * 2008-07-10 2011-05-18 三菱电机株式会社 电力用半导体模块
CN104247014A (zh) * 2012-08-09 2014-12-24 富士电机株式会社 半导体装置及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816984A (en) 1987-02-06 1989-03-28 Siemens Aktiengesellschaft Bridge arm with transistors and recovery diodes
EP0710983B1 (de) * 1994-11-07 2001-02-28 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Brücken-Modul
DE10237561C1 (de) 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
JP4164810B2 (ja) * 2004-01-27 2008-10-15 富士電機デバイステクノロジー株式会社 電力用半導体モジュール
DE102004042367B4 (de) * 2004-09-01 2008-07-10 Infineon Technologies Ag Leistungshalbleitermodul
JP2009206140A (ja) * 2008-02-26 2009-09-10 Sumitomo Electric Ind Ltd パワーモジュール
JP2011036016A (ja) * 2009-07-31 2011-02-17 Daikin Industries Ltd 電力変換装置
JP5691045B2 (ja) * 2011-03-04 2015-04-01 株式会社豊田中央研究所 電力変換用モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197433A (ja) * 2004-01-07 2005-07-21 Fuji Electric Holdings Co Ltd 電力用半導体モジュール
CN102067309A (zh) * 2008-07-10 2011-05-18 三菱电机株式会社 电力用半导体模块
CN104247014A (zh) * 2012-08-09 2014-12-24 富士电机株式会社 半导体装置及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053622A (ja) * 2018-09-28 2020-04-02 京セラ株式会社 パワーモジュール及びパワーモジュールを有する電気装置
JP7034043B2 (ja) 2018-09-28 2022-03-11 京セラ株式会社 パワーモジュール及びパワーモジュールを有する電気装置
CN111341749A (zh) * 2018-12-17 2020-06-26 株式会社电装 半导体模块
CN113632216A (zh) * 2019-03-27 2021-11-09 NexFi技术株式会社 功率基板及具备该功率基板的高电压模块
CN111987091A (zh) * 2019-05-21 2020-11-24 三菱电机株式会社 半导体装置
CN111987091B (zh) * 2019-05-21 2024-06-07 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
CN107851637B (zh) 2020-06-05
US10134718B2 (en) 2018-11-20
WO2017006809A1 (ja) 2017-01-12
DE112016003111T5 (de) 2018-04-12
JP6400201B2 (ja) 2018-10-03
JPWO2017006809A1 (ja) 2018-05-24
DE112016003111B4 (de) 2024-07-18
US20180190636A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
CN107851637A (zh) 功率半导体模块
US10123443B2 (en) Semiconductor device
CN107644857B (zh) 多器件功率模块的信号引脚布局
US8461623B2 (en) Power semiconductor module
US8921998B2 (en) Semiconductor module
US20160172995A1 (en) Power semiconductor module and power conversion device
US8045352B2 (en) Power converter
US10283488B2 (en) Semiconductor module
JP5893369B2 (ja) 半導体装置
US10002858B2 (en) Power transistor module
CN108011508B (zh) 具有共源极电感布局以避免直通的逆变器切换器件
US20220302075A1 (en) Power semiconductor module
CN109417051A (zh) 具有鲁棒性的低电感功率模块封装
CN108123620B (zh) 具有用于增强共源极电感的栅极线圈的逆变器开关器件
US20130242631A1 (en) Power converter apparatus
CN107492531B (zh) 半导体装置
JP2013222885A (ja) インバータモジュール
US6795324B2 (en) Power converter
US10554123B2 (en) Power converter with a parallel flat plate conductor electrically connected with a capacitor and a power module
WO2021130290A1 (en) Power module with improved electrical characteristics
CN111231692A (zh) 具有在栅极驱动器处生成的增强共源极电感的逆变器系统
JP2008306872A (ja) 半導体装置
JP6123722B2 (ja) 半導体装置
US11145634B2 (en) Power converter
JP5991206B2 (ja) 半導体モジュールおよびインバータモジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant