JP2015050356A - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP2015050356A JP2015050356A JP2013181591A JP2013181591A JP2015050356A JP 2015050356 A JP2015050356 A JP 2015050356A JP 2013181591 A JP2013181591 A JP 2013181591A JP 2013181591 A JP2013181591 A JP 2013181591A JP 2015050356 A JP2015050356 A JP 2015050356A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor device
- electrode
- semiconductor chip
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 707
- 238000001514 detection method Methods 0.000 claims description 83
- 238000007789 sealing Methods 0.000 claims description 77
- 238000009413 insulation Methods 0.000 claims 2
- YQNRVGJCPCNMKT-JLPGSUDCSA-N 2-(4-benzylpiperazin-1-yl)-n-[(2-hydroxy-3-prop-2-enyl-phenyl)methylideneamino]acetamide Chemical compound OC1=C(CC=C)C=CC=C1\C=N/NC(=O)CN1CCN(CC=2C=CC=CC=2)CC1 YQNRVGJCPCNMKT-JLPGSUDCSA-N 0.000 abstract description 100
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 abstract description 100
- 101001133600 Homo sapiens Pituitary adenylate cyclase-activating polypeptide type I receptor Proteins 0.000 abstract description 100
- 101001080401 Homo sapiens Proteasome assembly chaperone 1 Proteins 0.000 abstract description 100
- 229960005552 PAC-1 Drugs 0.000 abstract description 100
- 102100027583 Proteasome assembly chaperone 1 Human genes 0.000 abstract description 100
- 101001104570 Homo sapiens Proteasome assembly chaperone 2 Proteins 0.000 abstract description 98
- 101000625842 Homo sapiens Tubulin-specific chaperone E Proteins 0.000 abstract description 98
- 102100041008 Proteasome assembly chaperone 2 Human genes 0.000 abstract description 98
- 102100027722 Small glutamine-rich tetratricopeptide repeat-containing protein alpha Human genes 0.000 abstract description 38
- 101001064542 Homo sapiens Liprin-beta-1 Proteins 0.000 abstract description 20
- 101000650857 Homo sapiens Small glutamine-rich tetratricopeptide repeat-containing protein beta Proteins 0.000 abstract description 20
- 102100027721 Small glutamine-rich tetratricopeptide repeat-containing protein beta Human genes 0.000 abstract description 20
- 101710113900 Protein SGT1 homolog Proteins 0.000 abstract description 19
- 230000004048 modification Effects 0.000 description 75
- 238000012986 modification Methods 0.000 description 75
- JPKJQBJPBRLVTM-OSLIGDBKSA-N (2s)-2-amino-n-[(2s,3r)-3-hydroxy-1-[[(2s)-1-[[(2s)-1-[[(2s)-1-[[(2r)-1-(1h-indol-3-yl)-3-oxopropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxobutan-2-yl]-6-iminohexanamide Chemical compound C([C@H](NC(=O)[C@@H](NC(=O)[C@@H](N)CCCC=N)[C@H](O)C)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@H](CC=1C2=CC=CC=C2NC=1)C=O)C1=CC=CC=C1 JPKJQBJPBRLVTM-OSLIGDBKSA-N 0.000 description 73
- 102100031277 Calcineurin B homologous protein 1 Human genes 0.000 description 73
- 241000839426 Chlamydia virus Chp1 Species 0.000 description 73
- 101000777252 Homo sapiens Calcineurin B homologous protein 1 Proteins 0.000 description 73
- 101000943802 Homo sapiens Cysteine and histidine-rich domain-containing protein 1 Proteins 0.000 description 73
- 238000010586 diagram Methods 0.000 description 63
- 102100031272 Calcineurin B homologous protein 2 Human genes 0.000 description 51
- 241001510512 Chlamydia phage 2 Species 0.000 description 51
- 101000777239 Homo sapiens Calcineurin B homologous protein 2 Proteins 0.000 description 51
- 102100022464 5'-nucleotidase Human genes 0.000 description 42
- 229910000679 solder Inorganic materials 0.000 description 41
- 239000000853 adhesive Substances 0.000 description 36
- 230000001070 adhesive effect Effects 0.000 description 36
- 238000002844 melting Methods 0.000 description 29
- 230000008018 melting Effects 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 28
- 230000003071 parasitic effect Effects 0.000 description 28
- 238000000034 method Methods 0.000 description 25
- 230000006698 induction Effects 0.000 description 23
- FQVLRGLGWNWPSS-BXBUPLCLSA-N (4r,7s,10s,13s,16r)-16-acetamido-13-(1h-imidazol-5-ylmethyl)-10-methyl-6,9,12,15-tetraoxo-7-propan-2-yl-1,2-dithia-5,8,11,14-tetrazacycloheptadecane-4-carboxamide Chemical compound N1C(=O)[C@@H](NC(C)=O)CSSC[C@@H](C(N)=O)NC(=O)[C@H](C(C)C)NC(=O)[C@H](C)NC(=O)[C@@H]1CC1=CN=CN1 FQVLRGLGWNWPSS-BXBUPLCLSA-N 0.000 description 19
- 102100034035 Alcohol dehydrogenase 1A Human genes 0.000 description 19
- 101000892220 Geobacillus thermodenitrificans (strain NG80-2) Long-chain-alcohol dehydrogenase 1 Proteins 0.000 description 19
- 101000780443 Homo sapiens Alcohol dehydrogenase 1A Proteins 0.000 description 19
- 101001104560 Homo sapiens Proteasome assembly chaperone 4 Proteins 0.000 description 19
- 102100041012 Proteasome assembly chaperone 4 Human genes 0.000 description 19
- 239000000758 substrate Substances 0.000 description 19
- 102100034044 All-trans-retinol dehydrogenase [NAD(+)] ADH1B Human genes 0.000 description 18
- 101710193111 All-trans-retinol dehydrogenase [NAD(+)] ADH4 Proteins 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 17
- 101001104566 Homo sapiens Proteasome assembly chaperone 3 Proteins 0.000 description 14
- 102100041010 Proteasome assembly chaperone 3 Human genes 0.000 description 14
- 229920005989 resin Polymers 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 230000002829 reductive effect Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 230000008901 benefit Effects 0.000 description 9
- 230000005674 electromagnetic induction Effects 0.000 description 9
- 230000006872 improvement Effects 0.000 description 9
- 230000008054 signal transmission Effects 0.000 description 9
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 8
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 8
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 8
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/3701—Shape
- H01L2224/37011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73263—Layer and strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Inverter Devices (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【解決手段】例えば、平面視において、半導体装置PAC2の向きが、半導体装置PAC1の向きに対して交差するように、半導体装置PAC1と半導体装置PAC2が配線基板WBの上面上に搭載されている。すなわち、半導体装置PAC1は、エミッタ端子ET1および信号端子SGT1が、配線基板WBの一対の短辺が延在するx方向に沿って配置されるように、配線基板WBの上面上に搭載されている。一方、半導体装置PAC2は、エミッタ端子ET2および信号端子SGT2が、配線基板WBの一対の長辺が延在するy方向に沿って配置されるように、配線基板WBの上面上に搭載されている。
【選択図】図6
Description
インバータ回路とは、直流電力を交流電力に変換する回路である。例えば、直流電源のプラスとマイナスを交互に出力すれば、これに応じて電流の向きが逆転する。この場合、電流の向きが交互に逆転するので、出力は交流電力と考えることができる。これがインバータ回路の原理である。ここで、交流電力といっても、単相交流電力や3相交流電力に代表されるように様々な形態がある。そこで、本実施の形態1では、特に、直流電力を3相の交流電力に変換する3相インバータ回路を例に挙げて説明することにする。ただし、本実施の形態1における技術的思想は、3相インバータ回路に適用する場合に限らず、例えば、単相インバータ回路などにも幅広く適用することができる。
図1は、直流電源Eと3相誘導モータMTの間に3相のインバータ回路INVを配置した回路図である。図1に示すように、直流電源Eから3相交流電力に変換するためには、スイッチSW1〜SW6の6個のスイッチで構成された3相のインバータ回路INVを使用する。具体的に、図1に示すように、3相のインバータ回路INVは、スイッチSW1とスイッチSW2を直列接続した第1レグLG1と、スイッチSW3とスイッチSW4を直列接続した第2レグLG2と、スイッチSW5とスイッチSW6を直列接続した第3レグLG3とを有し、第1レグLG1〜第3レグLG3は並列に接続されている。このとき、スイッチSW1、スイッチSW3、スイッチSW5は、上アームを構成し、スイッチSW2、スイッチSW4、スイッチSW6は、下アームを構成する。
次に、上述した構成を有する3相のインバータ回路INVの動作について説明する。図2は、3相のインバータ回路INVの動作を説明するタイミングチャートである。図2において、3相のインバータ回路INVでのスイッチSW1とスイッチSW2のスイッチング動作は、例えば、スイッチSW1がオンしているとき、スイッチSW2はオフしている一方、スイッチSW1がオフしているとき、スイッチSW2はオンするように行なわれる。同様に、3相のインバータ回路INVでのスイッチSW3とスイッチSW4のスイッチング動作は、スイッチSW3がオンしているとき、スイッチSW4はオフしている一方、スイッチSW3がオフしているとき、スイッチSW4はオンするように行なわれる。また、3相のインバータ回路INVでのスイッチSW5とスイッチSW6のスイッチング動作は、スイッチSW5がオンしているとき、スイッチSW6はオフしている一方、スイッチSW5がオフしているとき、スイッチSW6はオンするように行なわれる。
本実施の形態1における電子装置は、例えば、電気自動車やハイブリッド車などに使用される3相誘導モータの駆動回路に使用されるものである。具体的に、この駆動回路には、インバータ回路が含まれ、このインバータ回路は直流電力を交流電力に変換する機能を有する回路である。図3は、本実施の形態1におけるインバータ回路および3相誘導モータを含むモータ回路の構成を示す回路図である。
上述したように、本実施の形態1におけるインバータ回路INVには、スイッチング素子として、IGBTQ1が使用されているが、このIGBTQ1と逆並列接続するようにダイオードFWDが設けられている。単に、スイッチング素子によってスイッチ機能を実現する観点から、スイッチング素子としてのIGBTQ1は必要であるが、ダイオードFWDを設ける必要性はないものと考えられる。この点に関し、インバータ回路INVに接続される負荷にインダクタンスが含まれている場合には、ダイオードFWDを設ける必要がある。以下に、この理由について説明する。
さらに、本実施の形態1におけるインバータ回路INVでは、例えば、図3に示すように、正電位端子PTと負電位端子NTとの間に、容量素子CAPが設けられている。この容量素子CAPは、例えば、インバータ回路INVでのスイッチングノイズの平滑化や、システム電圧の安定化を図る機能を有している。
本実施の形態1におけるインバータ回路INVは、上述したように構成されており、以下に、このインバータ回路INVを実現する電子装置の実装構成について説明する。
以下では、電子装置EA1に含まれる電子装置ユニットEAU1の実装構成について説明する。なお、図4に示す3つの電子装置ユニットEAU1は、同等の構成をしていることから、以下では、図4において、左側に配置されている電子装置ユニットEAU1に着目して、電子装置ユニットEAU1の実装構成について説明する。
本実施の形態1における電子装置ユニットEAU1は、上記のように構成されており、次に、電子装置ユニットEAU1に含まれる半導体装置の構成について説明する。上述したように、1つの電子装置ユニットEAU1は、半導体装置PAC1と半導体装置PAC2とを有しているが、半導体装置PAC1と半導体装置PAC2は、同じ構成をしているため、以下では、同じ構成の半導体装置PAC1と半導体装置PAC2とを、半導体装置PACとして説明することにする。
次に、本実施の形態1におけるインバータ回路INVを構成するIGBTQ1とダイオードFWDの構造について図面を参照しながら説明することにする。
続いて、IGBTQ1のデバイス構造について説明する。図13は、本実施の形態1におけるIGBTQ1のデバイス構造を示す断面図である。図13において、IGBTQ1は、半導体チップの裏面に形成されたコレクタ電極CE(コレクタ電極パッドCP)を有し、このコレクタ電極CE上にp+型半導体領域PR1が形成されている。p+型半導体領域PR1上にはn+型半導体領域NR1が形成され、このn+型半導体領域NR1上にn−型半導体領域NR2が形成されている。そして、n−型半導体領域NR2上にはp型半導体領域PR2が形成され、このp型半導体領域PR2を貫通し、n−型半導体領域NR2に達するトレンチTRが形成されている。さらに、トレンチTRに整合してエミッタ領域となるn+型半導体領域ERが形成されている。トレンチTRの内部には、例えば、酸化シリコン膜よりなるゲート絶縁膜GOXが形成され、このゲート絶縁膜GOXを介してゲート電極GEが形成されている。このゲート電極GEは、例えば、ポリシリコン膜から形成され、トレンチTRを埋め込むように形成されている。
次に、本実施の形態1におけるIGBTQ1の動作について説明する。まず、IGBTQ1がターンオンする動作について説明する。図13において、ゲート電極GEと、エミッタ領域となるn+型半導体領域ERの間に充分な正の電圧を印加することにより、トレンチゲート構造をしたMOSFETがターンオンする。この場合、コレクタ領域を構成するp+型半導体領域PR1とn−型半導体領域NR2の間が順バイアスされ、p+型半導体領域PR1からn−型半導体領域NR2へ正孔注入が起こる。続いて、注入された正孔のプラス電荷と同じだけの電子がn−型半導体領域NR2に集まる。これにより、n−型半導体領域NR2の抵抗低下が起こり(伝導度変調)、IGBTQ1はオン状態となる。
次に、図14は、ダイオードFWDが形成された半導体チップCHP2の外形形状を示す平面図である。図14では、半導体チップCHP2の主面(表面)が示されている。図14に示すように、本実施の形態1における半導体チップCHP2の平面形状は、長辺LS(CHP2)と短辺SS(CHP2)を有する長方形形状をしている。そして、長方形形状をした半導体チップCHP2の表面には、長方形形状をしたアノード電極パッドADPが形成されている。一方、図示はしないが、半導体チップCHP2の表面とは反対側の裏面全体にわたって、長方形形状のカソード電極パッドが形成されている。
このように構成されたダイオードFWDによれば、アノード電極ADEに正電圧を印加し、カソード電極CDEに負電圧を印加すると、n−型半導体領域NR4とp型半導体領域PR3の間のpn接合が順バイアスされ電流が流れる。一方、アノード電極ADEに負電圧を印加し、カソード電極CDEに正電圧を印加すると、n−型半導体領域NR4とp型半導体領域PR3の間のpn接合が逆バイアスされ電流が流れない。このようにして、整流機能を有するダイオードFWDを動作させることができる。
1.基材(リードフレーム)準備工程
まず、図16(a)および図16(b)に示すように、リードフレームLFおよびチップ搭載部TABを準備する。本実施の形態1では、リードフレームLFとチップ搭載部TABは、別体として構成されており、リードフレームLFとチップ搭載部TABは、例えば、位置決め用治具を使用して、リードフレームLFとチップ搭載部TABの位置関係が調整される。ここで、図16(b)に示すように、チップ搭載部TABの厚さは、リードフレームLFの厚さよりも厚くなっている。
次に、図16(a)および図16(b)に示すように、チップ搭載部TAB上に、例えば、高融点半田からなる導電性接着材ADH1を形成する。具体的には、例えば、半田印刷法を使用することにより、チップ搭載部TAB上に高融点半田からなる導電性接着材ADH1を印刷する。
次に、図17(a)および図17(b)に示すように、半導体チップCHP2のアノード電極パッドADP上に、例えば、高融点半田からなる導電性接着材ADH2を形成する。その後、半導体チップCHP1のエミッタ電極パッドEP上に、例えば、高融点半田からなる導電性接着材ADH2を形成する。さらに、図17(a)および図17(b)に示すように、リードLD1の一部領域上にも、例えば、高融点半田からなる導電性接着材ADH2を形成する。
次に、図19(a)および図19(b)に示すように、半導体チップCHP1、半導体チップCHP2、チップ搭載部TABの一部、リードLD1の一部、複数のリードLD2のそれぞれの一部、クリップCLPおよびワイヤWを封止して封止体MRを形成する。
その後、図20(a)および図20(b)に示すように、封止体MRの裏面から露出するチップ搭載部TAB、リードLD1の一部の表面およびリードLD2の一部の表面に導体膜であるめっき層PF(錫膜)を形成する。すなわち、リードLD1の封止体MRから露出した部分、複数のリードLD2の封止体MRから露出した部分およびチップ搭載部TABの第2面(裏面)にめっき層PFを形成する。
そして、樹脂からなる封止体MRの表面に製品名や型番などの情報(マーク)を形成する。なお、マークの形成方法としては、印刷方式により印字する方法やレーザを封止体の表面に照射することによって刻印する方法を用いることができる。
続いて、複数のリードLD1のそれぞれの一部および複数のリードLD2のそれぞれの一部を切断することにより、複数のリードLD1および複数のリードLD2をリードフレームLFから分離する。これにより、図21に示すように、本実施の形態1における半導体装置PACを製造することができる。その後、複数のリードLD1のそれぞれおよび複数の第2リードLD2のそれぞれを成形する。そして、例えば、電気的特性をテストするテスト工程を実施した後、良品と判定された半導体装置PACが出荷される。本実施の形態1における電子装置EA1の製造工程では、良品として出荷された半導体装置PACが使用される。
続いて、本実施の形態1における電子装置の製造方法について説明する。まず、図22に示すように、配線基板WBを用意する。この配線基板WBの上面には、P電極PEと、U電極UEと、N電極NEとが形成されている。そして、P電極PEは、P端子PTEと電気的に接続され、U電極UEは、U端子UTEと電気的に接続されている。また、N電極NEは、N端子NTEと電気的に接続されている。
本実施の形態1における特徴点は、例えば、図6に示すように、平面視において、半導体装置PAC2の向きが、半導体装置PAC1の向きに対して略90度傾くように、半導体装置PAC1と半導体装置PAC2が配線基板WBの上面上に搭載されている点にある。すなわち、半導体装置PAC1は、エミッタ端子ET1および信号端子SGT1が、配線基板WBの一対の短辺が延在するx方向に沿って配置されるように、配線基板WBの上面上に搭載されている。一方、半導体装置PAC2は、エミッタ端子ET2および信号端子SGT2が、配線基板WBの一対の長辺が延在するy方向に沿って配置されるように、配線基板WBの上面上に搭載されている。
次に、本変形例1における電子装置ユニットEAU2の構成について説明する。本変形例1における電子装置ユニットEAU2の構成は、例えば、図6に示す実施の形態1における電子装置ユニットEAU1とほぼ同様の構成をしているため、主に相違点を中心に説明する。
続いて、本変形例2における電子装置ユニットEAU3の構成について説明する。本変形例2における電子装置ユニットEAU3の構成は、例えば、図6に示す実施の形態1における電子装置ユニットEAU1とほぼ同様の構成をしているため、主に相違点を中心に説明する。
次に、本変形例3における電子装置ユニットEAU4の構成について説明する。図30は、本変形例3における電子装置ユニットEAU4の平面構成を示す模式図である。図30において、本変形例3における電子装置ユニットEAU4は、配線基板WB上に半導体装置PAC1と半導体装置PAC2とを有している。
次に、本変形例4における電子装置EA1の構成について説明する。例えば、実施の形態1では、図4に示すように、3つの電子装置ユニットEAU1をx方向に並べることにより、3相のインバータ回路に対応する電子装置EA1を構成する例について説明した。ただし、電子装置EA1の構成態様は、これに限らず、例えば、図32に示すように、一体化した配線基板WB(INT)の上面上に、6つの半導体装置を搭載することにより、3相のインバータ回路に対応する電子装置EA1を構成してもよい。すなわち、3相のインバータ回路に対応した電子装置EA1の構成態様は、複数の電子装置ユニットEAU1を組み合わせる態様に限定されるものではなく、一体化した配線基板WB(INT)を使用する態様も取ることができる。つまり、実施の形態1における技術的思想は、様々な構成態様の電子装置EA1に適用することができる。
続いて、本変形例5における電子装置EA1の構成について説明する。図33は、本変形例5における電子装置EA1の平面構成を示す模式図である。図33に示す本変形例5においても、変形例4と同様に、一体化した配線基板WB(INT)の上面上に、6つの半導体装置を搭載することにより、3相のインバータ回路に対応する電子装置EA1を構成することができる。特に、本変形例5では、P端子PTEとN端子NTEが同一辺側に形成されている例が示されている。このように、P端子PTEやN端子NTEの配置位置に関わらず、3相のインバータ回路に対応する電子装置EA1を構成することができる。
次に、本実施の形態2における電子装置ユニットの構成について説明する。例えば、図3に示すように、一般的なインバータ回路において、第1レグLG1〜第3レグLG3は、それぞれ、1つの上アームと1つの下アームから構成されている。ここで、インバータ回路に大電流を流す場合、第1レグLG1〜第3レグLG3のそれぞれを、1つの上アームと下アームから構成する場合では、上アームと下アームに流れる電流許容量を超えることが考えられる。そこで、インバータ回路に大電流を流す場合には、例えば、第1レグLG1〜第3レグLG3のそれぞれを、複数の上アームと複数の下アームから構成することがある。図34は、インバータ回路の第1レグLG1〜第3レグLG3のうち、第1レグLG1に着目して、第1レグLG1を単位レグLG1Aと単位レグLG1Bから構成する例を示す回路図である。図34では、単位レグLG1Aの出力端子として、U端子UTE1が設けられ、単位レグLG1Bの出力端子として、U端子UTE2が設けられている。したがって、図34に示す回路では、大電流を流す場合であっても、単位レグLG1Aと単位レグLG1Bとに電流を分散させることができるため、インバータ回路に大電流を流す構成に対応することができる。
続いて、図34に示す回路に対応する電子装置ユニットEAU5の平面構成について説明する。図35は、本実施の形態2における電子装置ユニットEAU5の平面構成を示す模式図である。図35において、配線基板WBは矩形形状をしており、y方向に延在する辺S1Aと辺S1Bとを有するとともに、x方向に延在する辺S1Cと辺S1Dとを有している。そして、この配線基板WB上に、半導体装置PAC1と、半導体装置PAC2と、半導体装置PAC3と、半導体装置PAC4とが搭載されている。半導体装置PAC1および半導体装置PAC2は、図34に示す単位レグLG1Aの構成要素であり、半導体装置PAC1には、単位レグLG1Aの下アームを構成するIGBTQ1とダイオードFWDが形成されている。一方、半導体装置PAC2には、単位レグLG1Aの上アームを構成するIGBTQ1とダイオードFWDが形成されている。
<実施の形態3における電子装置ユニットの構成>
続いて、本実施の形態3における電子装置ユニットの構成について説明する。図37は、本実施の形態3における電子装置ユニットEAU6の平面構成を示す模式図である。図37において、配線基板WBは、矩形形状をしており、y方向に延在する長辺LS1と長辺LS2とを有している。また、配線基板WBは、x方向に延在する短辺SS1と短辺SS2とを有している。ここで、本実施の形態3においては、P端子PTEが短辺SS1側に設けられており、かつ、N端子NTEが短辺SS2側に設けられている。一方、U端子UTEは、x方向と直交するy方向において、P端子PTEとN端子NTEに挟まれる位置に設けられている。この点に本実施の形態3における特徴点が存在する。
次に、実施の形態3の変形例について説明する。図39は、本変形例における電子装置ユニットEAU7の平面構成を示す模式図である。図39において、本変形例における電子装置ユニットEAU7の構成は、図37に示す実施の形態3における電子装置ユニットEAU6の構成とほぼ同様であり、以下では、相違点を中心に説明する。
(a)第1面、前記第1面に形成された第1電極、前記第1面に形成された第2電極、前記第1面に形成された第3電極、前記第1電極と電気的に接続された第1外部端子、前記第2電極と電気的に接続された第2外部端子、前記第3電極と電気的に接続された第3外部端子、および、前記第1面とは反対側の第2面、を有する配線基板を準備する工程と、
(b)第1半導体チップ、第2半導体チップ、前記第1半導体チップおよび前記第2半導体チップと電気的に接続された第1外部接続端子、前記第1半導体チップおよび前記第2半導体チップと電気的に接続された第2外部接続端子、前記第1半導体チップと電気的に接続された第3外部接続端子、および、前記第1半導体チップおよび前記第2半導体チップを封止する封止体、をそれぞれ有する第1半導体装置および第2半導体装置を準備する工程と、
(c)前記第1半導体装置および前記第2半導体装置を前記配線基板の前記第1面上に搭載する工程と、
を含み、
前記(a)工程で準備される前記配線基板において、
前記配線基板の前記第1面は、一対の長辺と、前記一対の長辺と交差する一対の短辺である第1短辺および第2短辺と、を有し、
前記第1外部端子は、前記一対の短辺のうちのいずれかの短辺側に設けられ、
前記第2外部端子は、前記一対の短辺のうちのいずれかの短辺側に設けられ、
前記第3外部端子は、前記一対の短辺のうちのいずれかの短辺側に設けられ、
前記第1短辺には、前記第1外部端子、前記第2外部端子、および、前記第3外部端子のうちの少なくとも1つが設けられ、
前記第2短辺には、前記第1外部端子、前記第2外部端子および前記第3外部端子のうちの少なくとも前記第1短辺に設けられた外部端子以外の1つが設けられ、
前記(b)工程で準備される前記第1半導体装置および前記第2半導体装置のそれぞれにおいて、
前記第1半導体チップには、エミッタ電極と、コレクタ電極と、ゲート電極と、を有する第1絶縁ゲートバイポーラトランジスタが形成され、
前記第2半導体チップには、アノード電極と、カソード電極と、を有するダイオードが形成され、
前記第1外部接続端子は、前記第1半導体チップの前記エミッタ電極および前記第2半導体チップの前記アノード電極と電気的に接続され、
前記第2外部接続端子は、前記第1半導体チップの前記コレクタ電極および前記第2半導体チップの前記カソード電極と電気的に接続され、
前記第3外部接続端子は、前記第1半導体チップの前記ゲート電極と電気的に接続され、
前記封止体は、上面と、前記上面とは反対側の下面と、前記上面と前記下面の間に位置する第1側面と、前記上面と前記下面との間に位置し、かつ、前記第1側面と対向する第2側面と、を有し、
前記第1外部接続端子は、前記封止体の前記第1側面側に配置され、
前記第2外部接続端子は、前記封止体の前記下面に配置され、
前記第3外部接続端子は、前記封止体の前記第2側面側に配置され、
前記(c)工程では、
前記第1半導体装置の前記第1外部接続端子が、前記配線基板の前記第3電極と電気的に接続し、かつ、前記第1半導体装置の前記第2外部接続端子が、前記配線基板の前記第2電極と電気的に接続するように、前記第2半導体装置を前記配線基板の前記第1面上に搭載し、
前記第2半導体装置の前記第1外部接続端子が、前記配線基板の前記第2電極と電気的に接続し、かつ、前記第2半導体装置の前記第2外部接続端子が、前記配線基板の前記第1電極と電気的に接続するように、前記第1半導体装置を前記配線基板の前記第1面上に搭載し、
平面視において、前記第2半導体装置の向きが、前記第1半導体装置の向きに対して交差するように、前記第2半導体装置を前記配線基板の前記第1面上に搭載する、電子装置の製造方法。
(a)第1面、前記第1面に形成された第1電極、前記第1面に形成された第2電極、前記第1面に形成された第3電極、前記第1面に形成された第4電極、前記第1電極と電気的に接続された第1外部端子、前記第2電極と電気的に接続された第2外部端子、前記第3電極と電気的に接続された第3外部端子、前記第4電極と電気的に接続された第4外部端子、および、前記第1面とは反対側の第2面、を有する配線基板と、
(b)第1半導体チップ、第2半導体チップ、前記第1半導体チップおよび前記第2半導体チップと電気的に接続された第1外部接続端子、前記第1半導体チップおよび前記第2半導体チップと電気的に接続された第2外部接続端子、前記第1半導体チップと電気的に接続された第3外部接続端子、および、前記第1半導体チップおよび前記第2半導体チップを封止する封止体、を有する第1半導体装置と、
(c)前記第1半導体装置と同じ構造で形成された第2半導体装置と、
(d)前記第1半導体装置と同じ構造で形成された第3半導体装置と、
(e)前記第1半導体装置と同じ構造で形成された第4半導体装置と、
を含み、
前記配線基板の前記第1面は、第1方向に延在する第1辺と、前記第1方向に延在し、かつ、前記第1辺と対向する第2辺と、を有し、
前記第1外部端子は、前記第1辺側に設けられ、
前記第2外部端子は、前記第2辺側に設けられ、
前記第3外部端子は、前記第2辺側に設けられ、
前記第4外部端子は、前記第2外部端子と前記第3外部端子とに挟まれるように、前記第2辺側に設けられ、
前記第1半導体チップには、エミッタ電極と、コレクタ電極と、ゲート電極と、を有する第1絶縁ゲートバイポーラトランジスタが形成され、
前記第2半導体チップには、アノード電極と、カソード電極と、を有するダイオードが形成され、
前記第1外部接続端子は、前記第1半導体チップの前記エミッタ電極および前記第2半導体チップの前記アノード電極と電気的に接続され、
前記第2外部接続端子は、前記第1半導体チップの前記コレクタ電極および前記第2半導体チップの前記カソード電極と電気的に接続され、
前記第3外部接続端子は、前記第1半導体チップの前記ゲート電極と電気的に接続され、
前記封止体は、上面と、前記上面とは反対側の下面と、前記上面と前記下面の間に位置する第1側面と、前記上面と前記下面との間に位置し、かつ、前記第1側面と対向する第2側面と、を有し、
前記第1外部接続端子は、前記封止体の前記第1側面側に配置され、
前記第2外部接続端子は、前記封止体の前記下面に配置され、
前記第3外部接続端子は、前記封止体の前記第2側面側に配置され、
前記第1半導体装置は、前記第2半導体装置の前記第1外部接続端子が、前記配線基板の前記第4電極と電気的に接続され、かつ、前記第1半導体装置の前記第2外部接続端子が、前記配線基板の前記第2電極と電気的に接続されるように、前記配線基板の前記第1面上に搭載され、
前記第2半導体装置は、前記第2半導体装置の前記第1外部接続端子が、前記配線基板の前記第2電極と電気的に接続され、かつ、前記第2半導体装置の前記第2外部接続端子が、前記配線基板の前記第1電極と電気的に接続されるように、前記配線基板の前記第1面上に搭載され、
前記第3半導体装置は、前記第3半導体装置の前記第1外部接続端子が、前記配線基板の前記第4電極と電気的に接続され、かつ、前記第3半導体装置の前記第2外部接続端子が、前記配線基板の前記第3電極と電気的に接続されるように、前記配線基板の前記第1面上に搭載され、
前記第4半導体装置は、前記第4半導体装置の前記第1外部接続端子が、前記配線基板の前記第3電極と電気的に接続され、かつ、前記第4半導体装置の前記第2外部接続端子が、前記配線基板の前記第1電極と電気的に接続されるように、前記配線基板の前記第1面上に搭載され、
前記第2半導体装置は、平面視において、前記第2半導体装置の向きが、前記第1半導体装置の向きに対して交差するように、前記配線基板の前記第1面上に搭載され、
前記第4半導体装置は、平面視において、前記第4半導体装置の向きが、前記第3半導体装置の向きに対して交差するように、前記配線基板の前記第1面上に搭載される、電子装置。
付記2に記載の電子装置において、
前記第1外部端子と前記第4外部端子は、共に、前記第1方向と直交する第2方向に延在する仮想線上に配置され、
前記第2外部端子と前記第3外部端子は、前記仮想線に対して対称な位置に配置され、
前記第1半導体装置と前記第3半導体装置は、前記仮想線に対して対称な位置に配置され、かつ、前記第2半導体装置と前記第4半導体装置は、前記仮想線に対して対称な位置に配置される、電子装置。
(a)第1面、前記第1面に形成された第1電極、前記第1面に形成された第2電極、前記第1面に形成された第3電極、前記第1電極と電気的に接続された第1外部端子、前記第2電極と電気的に接続された第2外部端子、前記第3電極と電気的に接続された第3外部端子、および、前記第1面とは反対側の第2面、を有する配線基板と、
(b)第1半導体チップ、第2半導体チップ、前記第1半導体チップおよび前記第2半導体チップと電気的に接続された第1外部接続端子、前記第1半導体チップおよび前記第2半導体チップと電気的に接続された第2外部接続端子、前記第1半導体チップと電気的に接続された第3外部接続端子、および、前記第1半導体チップおよび前記第2半導体チップを封止する封止体、をそれぞれ有する第1半導体装置および第2半導体装置と、
を含み、
前記配線基板の前記第1面は、第1方向に延在する第1辺と、前記第1方向に延在し、かつ、前記第1辺と対向する第2辺と、を有し、
前記第1外部端子は、前記第1短辺側に設けられ、
前記第3外部端子は、前記第2短辺側に設けられ、
前記第2外部端子は、前記第1方向と直交する第2方向において、前記第1外部端子と前記第3外部端子に挟まれる位置に設けられ、
前記第1半導体チップには、エミッタ電極と、コレクタ電極と、ゲート電極と、を有する第1絶縁ゲートバイポーラトランジスタが形成され、
前記第2半導体チップには、アノード電極と、カソード電極と、を有するダイオードが形成され、
前記第1外部接続端子は、前記第1半導体チップの前記エミッタ電極および前記第2半導体チップの前記アノード電極と電気的に接続され、
前記第2外部接続端子は、前記第1半導体チップの前記コレクタ電極および前記第2半導体チップの前記カソード電極と電気的に接続され、
前記第3外部接続端子は、前記第1半導体チップの前記ゲート電極と電気的に接続され、
前記封止体は、上面と、前記上面とは反対側の下面と、前記上面と前記下面の間に位置する第1側面と、前記上面と前記下面との間に位置し、かつ、前記第1側面と対向する第2側面と、を有し、
前記第1外部接続端子は、前記封止体の前記第1側面側に配置され、
前記第2外部接続端子は、前記封止体の前記下面に配置され、
前記第3外部接続端子は、前記封止体の前記第2側面側に配置され、
前記第1半導体装置は、前記第1半導体装置の前記第1外部接続端子が、前記配線基板の前記第3電極と電気的に接続され、かつ、前記第1半導体装置の前記第2外部接続端子が、前記配線基板の前記第2電極と電気的に接続されるように、前記配線基板の前記第1面上に搭載され、
前記第2半導体装置は、前記第2半導体装置の前記第1外部接続端子が、前記配線基板の前記第2電極と電気的に接続され、かつ、前記第2半導体装置の前記第2外部接続端子が、前記配線基板の前記第1電極と電気的に接続されるように、前記配線基板の前記第1面上に搭載される、電子装置。
ADH1 導電性接着材
ADH2 導電性接着材
ADP アノード電極パッド
CAP 容量素子(コンデンサ、キャパシタ)
CDE カソード電極
CDP カソード電極パッド
CE コレクタ電極
CHP1 半導体チップ
CHP2 半導体チップ
CLP クリップ(板状部材)
CNT1 接続部材
CNT2 接続部材
CP コレクタ電極パッド
CT コレクタ端子(外部接続端子、外部端子)
E 直流電源
EA1 電子装置(モジュール)
EAU1 電子装置ユニット
EAU2 電子装置ユニット
EAU3 電子装置ユニット
EAU4 電子装置ユニット
EAU5 電子装置ユニット
EAU6 電子装置ユニット
EAU7 電子装置ユニット
EAU(R) 電子装置ユニット
EE エミッタ電極
EP エミッタ電極パッド
ER n+型半導体領域
ET エミッタ端子(外部接続端子、外部端子)
ET1 エミッタ端子(外部接続端子、外部端子)
ET2 エミッタ端子(外部接続端子、外部端子)
FWD ダイオード
GC ゲート制御回路
GE ゲート電極
GOX ゲート絶縁膜
GP ゲート電極パッド
GT ゲート端子
GT2 ゲート端子
INV インバータ回路
KP ケルビン検知用電極パッド
KT ケルビン端子
LD1 リード
LD2 リード
LG1 第1レグ
LG1A 単位レグ
LG1B 単位レグ
LG2 第2レグ
LG3 第3レグ
LS(CHP1) 長辺
LS(CHP2) 長辺
LS1 長辺
LS2 長辺
MR 封止体
MT 3相誘導モータ
NE N電極
NR1 n+型半導体領域
NR2 n−型半導体領域
NR3 n+型半導体領域
NR4 n−型半導体領域
NTE N端子(外部端子)
PAC 半導体装置
PAC1 半導体装置
PAC2 半導体装置
PAC3 半導体装置
PAC4 半導体装置
PAC5 半導体装置
PAC6 半導体装置
PE P電極
PR1 p+型半導体領域
PR2 p型半導体領域
PR3 p型半導体領域
PR4 p−型半導体領域
PTE P端子(外部端子)
Q1 IGBT
Q2 検知用IGBT
RT ロータ
RT1 電流経路
RT2 電流経路
SEP 電流検知用電極パッド
SET 電流検知用端子
SGT 信号端子
SGT1 信号端子
SGT2 信号端子
SS(CHP1) 短辺
SS(CHP2) 短辺
SS1 短辺
SS2 短辺
SW1 スイッチ
SW2 スイッチ
SW3 スイッチ
SW4 スイッチ
SW5 スイッチ
SW6 スイッチ
S1 辺
S1A 辺
S1B 辺
S1C 辺
S1D 辺
S2 辺
S3 辺
S4 辺
TAB チップ搭載部(ダイパッド)
TAP 温度検知用電極パッド
TAT 温度検知用端子
TCP 温度検知用電極パッド
TCT 温度検知用端子
TD 温度検知用ダイオード
TH 貫通孔
TR トレンチ
UE U電極
UTE U端子(外部端子)
VTE V端子(外部端子)
W ワイヤ
WB 配線基板(モジュール基板)
WB(INT) 配線基板(モジュール基板)
WTE W端子(外部端子)
Claims (18)
- (a)第1面、前記第1面に形成された第1電極、前記第1面に形成された第2電極、前記第1面に形成された第3電極、前記第1電極と電気的に接続された第1外部端子、前記第2電極と電気的に接続された第2外部端子、前記第3電極と電気的に接続された第3外部端子、および、前記第1面とは反対側の第2面、を有する配線基板と、
(b)第1半導体チップ、第2半導体チップ、前記第1半導体チップおよび前記第2半導体チップと電気的に接続された第1外部接続端子、前記第1半導体チップおよび前記第2半導体チップと電気的に接続された第2外部接続端子、前記第1半導体チップと電気的に接続された第3外部接続端子、および、前記第1半導体チップおよび前記第2半導体チップを封止する封止体、をそれぞれ有する第1半導体装置および第2半導体装置と、
を含み、
前記配線基板の前記第1面は、一対の長辺と、前記一対の長辺と交差する一対の短辺である第1短辺および第2短辺と、を有し、
前記第1外部端子は、前記一対の短辺のうちのいずれかの短辺側に設けられ、
前記第2外部端子は、前記一対の短辺のうちのいずれかの短辺側に設けられ、
前記第3外部端子は、前記一対の短辺のうちのいずれかの短辺側に設けられ、
前記第1短辺には、前記第1外部端子、前記第2外部端子、および、前記第3外部端子のうちの少なくとも1つが設けられ、
前記第2短辺には、前記第1外部端子、前記第2外部端子および前記第3外部端子のうちの少なくとも前記第1短辺に設けられた外部端子以外の1つが設けられ、
前記第1半導体チップには、エミッタ電極と、コレクタ電極と、ゲート電極と、を有する第1絶縁ゲートバイポーラトランジスタが形成され、
前記第2半導体チップには、アノード電極と、カソード電極と、を有するダイオードが形成され、
前記第1外部接続端子は、前記第1半導体チップの前記エミッタ電極および前記第2半導体チップの前記アノード電極と電気的に接続され、
前記第2外部接続端子は、前記第1半導体チップの前記コレクタ電極および前記第2半導体チップの前記カソード電極と電気的に接続され、
前記第3外部接続端子は、前記第1半導体チップの前記ゲート電極と電気的に接続され、
前記封止体は、上面と、前記上面とは反対側の下面と、前記上面と前記下面の間に位置する第1側面と、前記上面と前記下面との間に位置し、かつ、前記第1側面と対向する第2側面と、を有し、
前記第1外部接続端子は、前記封止体の前記第1側面側に配置され、
前記第2外部接続端子は、前記封止体の前記下面に配置され、
前記第3外部接続端子は、前記封止体の前記第2側面側に配置され、
前記第1半導体装置は、前記第1半導体装置の前記第1外部接続端子が、前記配線基板の前記第3電極と電気的に接続され、かつ、前記第1半導体装置の前記第2外部接続端子が、前記配線基板の前記第2電極と電気的に接続されるように、前記配線基板の前記第1面上に搭載され、
前記第2半導体装置は、前記第2半導体装置の前記第1外部接続端子が、前記配線基板の前記第2電極と電気的に接続され、かつ、前記第2半導体装置の前記第2外部接続端子が、前記配線基板の前記第1電極と電気的に接続されるように、前記配線基板の前記第1面上に搭載され、
前記第2半導体装置は、平面視において、前記第2半導体装置の向きが、前記第1半導体装置の向きに対して交差するように、前記配線基板の前記第1面上に搭載される、電子装置。 - 請求項1に記載の電子装置において、
前記第1外部端子は、前記第1短辺側に設けられ、
前記第3外部端子は、前記第2短辺側に設けられる、電子装置。 - 請求項2に記載の電子装置において、
前記第1半導体装置と前記第2半導体装置を搭載した前記配線基板は、複数存在し、
複数の前記配線基板は、前記一対の短辺が延在する第1方向に並んで配置される、電子装置。 - 請求項3に記載の電子装置において、
複数の前記配線基板のそれぞれに設けられている前記第1外部端子は、前記第1方向に延在する第1接続部材によって互いに電気的に接続され、
複数の前記配線基板のそれぞれに設けられている前記第3外部端子は、前記第1方向に延在する第2接続部材によって互いに電気的に接続される、電子装置。 - 請求項4に記載の電子装置において、
前記第1接続部材と前記第2接続部材との間に容量素子が接続される、電子装置。 - 請求項1に記載の電子装置において、
前記第1外部端子は、前記第1短辺側に設けられ、
前記第2外部端子は、前記第2短辺側に設けられ、
前記第3外部端子は、前記第1短辺側に設けられる、電子装置。 - 請求項6に記載の電子装置において、
前記第1半導体装置と前記第2半導体装置を搭載した前記配線基板は、複数存在し、
複数の前記配線基板は、前記一対の短辺が延在する第1方向に並んで配置される、電子装置。 - 請求項7に記載の電子装置において、
複数の前記配線基板のそれぞれに設けられた前記第1外部端子と前記第3外部端子との間に容量素子が接続される、電子装置。 - 請求項1に記載の電子装置において、
前記第1半導体装置および前記第2半導体装置のそれぞれは、さらに、前記第1半導体チップと電気的に接続された複数の第4外部接続端子を含み、
前記複数の第4外部接続端子は、前記封止体の前記第2側面側に配置される、電子装置。 - 請求項9に記載の電子装置において、
前記第1半導体チップには、さらに、前記第1半導体チップの温度を検知する温度検知ダイオードと、前記第1絶縁ゲートバイポーラトランジスタの過電流を検知する第2絶縁ゲートバイポーラトランジスタと、が形成され、
前記複数の第4外部接続端子は、前記温度検知ダイオードと電気的に接続された端子、前記第2絶縁ゲートバイポーラトランジスタと電気的に接続された端子、および、前記第1絶縁ゲートバイポーラトランジスタの前記エミッタ電極と電気的に接続された端子、を含む電子装置。 - 請求項1に記載の電子装置において、
前記第1外部接続端子は、前記封止体の前記第1側面側から突出し、
前記第2外部接続端子は、前記封止体の前記下面から露出し、
前記第3外部接続端子は、前記封止体の前記第2側面側から突出する、電子装置。 - 請求項1に記載の電子装置において、
前記第1外部接続端子は、前記第1半導体チップの前記エミッタ電極および前記第2半導体チップの前記アノード電極と、板状部材を介して電気的に接続される、電子装置。 - 請求項1に記載の電子装置において、
前記第3外部接続端子は、前記第1半導体チップの前記ゲート電極と、導電性ワイヤを介して電気的に接続される、電子装置。 - 請求項1に記載の電子装置において、
前記第1外部接続端子は、複数の部分に分割される、電子装置。 - 請求項1に記載の電子装置において、
前記電子装置は、インバータ回路の構成要素である、電子装置。 - (a)第1面、前記第1面に形成された第1電極、前記第1面に形成された第2電極、前記第1面に形成された第3電極、前記第1電極と電気的に接続された第1外部端子、前記第2電極と電気的に接続された第2外部端子、前記第3電極と電気的に接続された第3外部端子、および、前記第1面とは反対側の第2面、を有する配線基板と、
(b)第1半導体チップ、第2半導体チップ、前記第1半導体チップおよび前記第2半導体チップと電気的に接続された第1外部接続端子、前記第1半導体チップおよび前記第2半導体チップと電気的に接続された第2外部接続端子、前記第1半導体チップと電気的に接続された第3外部接続端子、および、前記第1半導体チップおよび前記第2半導体チップを封止する封止体、をそれぞれ有する第1半導体装置および第2半導体装置と、
を含み、
前記配線基板の前記第1面は、一対の長辺と、前記一対の長辺と交差する一対の短辺である第1短辺および第2短辺と、を有し、
前記第1外部端子は、前記一対の短辺のうちのいずれかの短辺側に設けられ、
前記第2外部端子は、前記一対の短辺のうちのいずれかの短辺側に設けられ、
前記第3外部端子は、前記一対の短辺のうちのいずれかの短辺側に設けられ、
前記第1短辺には、前記第1外部端子、前記第2外部端子、および、前記第3外部端子のうちの少なくとも1つが設けられ、
前記第2短辺には、前記第1外部端子、前記第2外部端子および前記第3外部端子のうちの少なくとも前記第1短辺に設けられた外部端子以外の1つが設けられ、
前記第1半導体チップには、エミッタ電極と、コレクタ電極と、ゲート電極と、を有する第1絶縁ゲートバイポーラトランジスタが形成され、
前記第2半導体チップには、アノード電極と、カソード電極と、を有するダイオードが形成され、
前記第1外部接続端子は、前記第1半導体チップの前記エミッタ電極および前記第2半導体チップの前記アノード電極と電気的に接続され、
前記第2外部接続端子は、前記第1半導体チップの前記コレクタ電極および前記第2半導体チップの前記カソード電極と電気的に接続され、
前記第3外部接続端子は、前記第1半導体チップの前記ゲート電極と電気的に接続され、
前記封止体は、上面と、前記上面とは反対側の下面と、前記上面と前記下面の間に位置する第1側面と、前記上面と前記下面との間に位置し、かつ、前記第1側面と対向する第2側面と、を有し、
前記第1外部接続端子は、前記封止体の前記第1側面側に配置され、
前記第2外部接続端子は、前記封止体の前記下面に配置され、
前記第3外部接続端子は、前記封止体の前記第2側面側に配置され、
前記第1半導体装置は、前記第1半導体装置の前記第1外部接続端子が、前記配線基板の前記第3電極と電気的に接続され、かつ、前記第1半導体装置の前記第2外部接続端子が、前記配線基板の前記第2電極と電気的に接続されるように、前記配線基板の前記第1面上に搭載され、
前記第2半導体装置は、前記第2半導体装置の前記第1外部接続端子が、前記配線基板の前記第2電極と電気的に接続され、かつ、前記第2半導体装置の前記第2外部接続端子が、前記配線基板の前記第1電極と電気的に接続されるように、前記配線基板の前記第1面上に搭載され、
前記第1半導体装置は、前記第1半導体装置の前記第1外部接続端子および前記第3外部接続端子が、前記配線基板の前記一対の短辺が延在する第1方向に沿って配置されるように、前記配線基板の前記第1面上に搭載され、
前記第2半導体装置は、前記第2半導体装置の前記第1外部接続端子および前記第3外部接続端子が、前記配線基板の前記一対の長辺が延在する第2方向に沿って配置されるように、前記配線基板の前記第1面上に搭載される、電子装置。 - (a)第1面、前記第1面に形成された第1電極、前記第1面に形成された第2電極、前記第1面に形成された第3電極、前記第1電極と電気的に接続された第1外部端子、前記第2電極と電気的に接続された第2外部端子、前記第3電極と電気的に接続された第3外部端子、および、前記第1面とは反対側の第2面、を有する配線基板と、
(b)第1半導体チップ、第2半導体チップ、前記第1半導体チップおよび前記第2半導体チップと電気的に接続された第1外部接続端子、前記第1半導体チップおよび前記第2半導体チップと電気的に接続された第2外部接続端子、前記第1半導体チップと電気的に接続された第3外部接続端子、および、前記第1半導体チップおよび前記第2半導体チップを封止する封止体、をそれぞれ有する第1半導体装置および第2半導体装置と、
を含み、
前記配線基板の前記第1面は、一対の長辺と、前記一対の長辺と交差する一対の短辺である第1短辺および第2短辺と、を有し、
前記第1外部端子は、前記一対の短辺のうちのいずれかの短辺側に設けられ、
前記第2外部端子は、前記一対の短辺のうちのいずれかの短辺側に設けられ、
前記第3外部端子は、前記一対の短辺のうちのいずれかの短辺側に設けられ、
前記第1短辺には、前記第1外部端子、前記第2外部端子、および、前記第3外部端子のうちの少なくとも1つが設けられ、
前記第2短辺には、前記第1外部端子、前記第2外部端子および前記第3外部端子のうちの少なくとも前記第1短辺に設けられた外部端子以外の1つが設けられ、
前記第1半導体チップには、エミッタ電極と、コレクタ電極と、ゲート電極と、を有する第1絶縁ゲートバイポーラトランジスタが形成され、
前記第2半導体チップには、アノード電極と、カソード電極と、を有するダイオードが形成され、
前記第1外部接続端子は、前記第1半導体チップの前記エミッタ電極および前記第2半導体チップの前記アノード電極と電気的に接続され、
前記第2外部接続端子は、前記第1半導体チップの前記コレクタ電極および前記第2半導体チップの前記カソード電極と電気的に接続され、
前記第3外部接続端子は、前記第1半導体チップの前記ゲート電極と電気的に接続され、
前記封止体は、上面と、前記上面とは反対側の下面と、前記上面と前記下面の間に位置する第1側面と、前記上面と前記下面との間に位置し、かつ、前記第1側面と対向する第2側面と、を有し、
前記第1外部接続端子は、前記封止体の前記第1側面側に配置され、
前記第2外部接続端子は、前記封止体の前記下面に配置され、
前記第3外部接続端子は、前記封止体の前記第2側面側に配置され、
前記第1半導体装置は、前記第1半導体装置の前記第1外部接続端子が、前記配線基板の前記第3電極と電気的に接続され、かつ、前記第1半導体装置の前記第2外部接続端子が、前記配線基板の前記第2電極と電気的に接続されるように、前記配線基板の前記第1面上に搭載され、
前記第2半導体装置は、前記第2半導体装置の前記第1外部接続端子が、前記配線基板の前記第2電極と電気的に接続され、かつ、前記第2半導体装置の前記第2外部接続端子が、前記配線基板の前記第1電極と電気的に接続されるように、前記配線基板の前記第1面上に搭載され、
前記第1半導体装置は、前記第1半導体装置の前記第1外部接続端子および前記第3外部接続端子が、前記配線基板の前記一対の短辺が延在する第1方向に沿って配置されるように、前記配線基板の前記第1面上に搭載され、
前記第2半導体装置は、前記第2半導体装置の前記第1外部接続端子および前記第3外部接続端子が、前記配線基板の前記一対の短辺が延在する第1方向に沿って配置されるように、前記配線基板の前記第1面上に搭載され、
前記第1半導体装置の前記第1外部接続端子の先端部を通り、前記配線基板の前記一対の長辺と並行する第2方向に延在する直線を第1仮想線とし、前記第2半導体装置の前記第1外部接続端子の先端部を通り、前記第2方向に延在する直線を第2仮想線とする場合、前記第1仮想線の前記第1方向の位置と、前記第2仮想線の前記第1方向の位置とは、異なる、電子装置。 - 請求項17に記載の電子装置において、
前記第1半導体装置の前記第1方向における中心を通る直線を中心線とする場合、前記中心線の前記第1方向の位置と、前記第2仮想線の前記第1方向の位置とは、一致する、電子装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013181591A JP6076865B2 (ja) | 2013-09-02 | 2013-09-02 | 電子装置 |
EP14180144.9A EP2846356A3 (en) | 2013-09-02 | 2014-08-07 | Electronic device |
KR1020140113080A KR20150026942A (ko) | 2013-09-02 | 2014-08-28 | 전자 장치 |
US14/472,814 US9153563B2 (en) | 2013-09-02 | 2014-08-29 | Electronic device |
CN201410442796.6A CN104425472B (zh) | 2013-09-02 | 2014-09-02 | 电子器件 |
HK15103614.3A HK1203106A1 (en) | 2013-09-02 | 2015-04-14 | Electronic device |
US14/862,127 US20160013163A1 (en) | 2013-09-02 | 2015-09-22 | Electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013181591A JP6076865B2 (ja) | 2013-09-02 | 2013-09-02 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015050356A true JP2015050356A (ja) | 2015-03-16 |
JP6076865B2 JP6076865B2 (ja) | 2017-02-08 |
Family
ID=51301133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013181591A Active JP6076865B2 (ja) | 2013-09-02 | 2013-09-02 | 電子装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9153563B2 (ja) |
EP (1) | EP2846356A3 (ja) |
JP (1) | JP6076865B2 (ja) |
KR (1) | KR20150026942A (ja) |
CN (1) | CN104425472B (ja) |
HK (1) | HK1203106A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3282479A1 (en) | 2016-08-10 | 2018-02-14 | Renesas Electronics Corporation | Power semiconductor module |
JP2020053622A (ja) * | 2018-09-28 | 2020-04-02 | 京セラ株式会社 | パワーモジュール及びパワーモジュールを有する電気装置 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016099127A (ja) * | 2014-11-18 | 2016-05-30 | 富士電機株式会社 | パワー半導体モジュールの製造方法及びその中間組立ユニット |
JP6319509B2 (ja) * | 2015-03-05 | 2018-05-09 | 富士電機株式会社 | 半導体装置 |
JP6633861B2 (ja) * | 2015-07-31 | 2020-01-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6598563B2 (ja) * | 2015-08-05 | 2019-10-30 | ルネサスエレクトロニクス株式会社 | 信号変換器及び制御装置 |
CN108353300B (zh) | 2015-11-04 | 2021-11-19 | 瑞典爱立信有限公司 | 用于测量限制的配置的方法和装置 |
US10586757B2 (en) * | 2016-05-27 | 2020-03-10 | Linear Technology Corporation | Exposed solderable heat spreader for flipchip packages |
DE102016121801B4 (de) * | 2016-11-14 | 2022-03-17 | Infineon Technologies Ag | Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung |
JP2018107494A (ja) * | 2016-12-22 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置及びインバータシステム |
CN110495087B (zh) * | 2017-04-19 | 2021-03-23 | 三菱电机株式会社 | 半导体模块以及电力变换装置 |
US10811976B2 (en) * | 2017-06-21 | 2020-10-20 | Sumitomo Electric Industries, Ltd. | Electronic circuit device |
US20190103342A1 (en) * | 2017-10-04 | 2019-04-04 | Infineon Technologies Ag | Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same |
JP7205091B2 (ja) * | 2018-07-18 | 2023-01-17 | 富士電機株式会社 | 半導体装置 |
US10852198B2 (en) * | 2018-08-24 | 2020-12-01 | Siemens Industry, Inc. | Temperature sensor of thermal monitoring system for use in power distribution systems |
FR3091015B1 (fr) * | 2018-12-19 | 2022-07-15 | Zodiac Aero Electric | Module electronique, carte electronique et procedes associes |
WO2020166283A1 (ja) * | 2019-02-13 | 2020-08-20 | 住友電気工業株式会社 | 半導体装置 |
JP7211268B2 (ja) * | 2019-05-30 | 2023-01-24 | 株式会社デンソー | 半導体モジュール |
US11955906B2 (en) * | 2019-11-25 | 2024-04-09 | Aisin Corporation | Miniaturization of control boards with flexibility in desposition of parts and wiring |
JP7541455B2 (ja) * | 2020-09-10 | 2024-08-28 | ローム株式会社 | 半導体装置 |
CN112635407A (zh) * | 2020-11-06 | 2021-04-09 | 赛晶亚太半导体科技(浙江)有限公司 | 一种igbt芯片排布结构 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09172139A (ja) * | 1995-12-20 | 1997-06-30 | Mitsubishi Electric Corp | 半導体装置 |
WO1998010508A1 (fr) * | 1996-09-06 | 1998-03-12 | Hitachi, Ltd. | Dispositif a semi-conducteur |
JP2004311478A (ja) * | 2003-04-02 | 2004-11-04 | Murata Mach Ltd | 電子基板 |
JP2008021796A (ja) * | 2006-07-12 | 2008-01-31 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008060256A (ja) * | 2006-08-30 | 2008-03-13 | Renesas Technology Corp | 半導体装置 |
JP2011086889A (ja) * | 2009-10-19 | 2011-04-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US20110127888A1 (en) * | 2009-07-03 | 2011-06-02 | Marc Tunzini | Alternator with synchronous rectification equipped with an improved electronic power module |
JP2011129571A (ja) * | 2009-12-15 | 2011-06-30 | Toshiba Corp | 高周波モジュール |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3997730B2 (ja) * | 2001-06-20 | 2007-10-24 | 株式会社日立製作所 | 電力変換装置及びそれを備えた移動体 |
US7710739B2 (en) * | 2005-04-28 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
US7880283B2 (en) * | 2006-04-25 | 2011-02-01 | International Rectifier Corporation | High reliability power module |
JP5333814B2 (ja) | 2007-09-12 | 2013-11-06 | アイシン精機株式会社 | パワー半導体モジュール、インバータ装置、及びインバータ一体型モータ |
JP4924411B2 (ja) | 2007-12-27 | 2012-04-25 | 三菱電機株式会社 | 電力半導体装置 |
US8630098B2 (en) * | 2008-06-12 | 2014-01-14 | Solaredge Technologies Ltd. | Switching circuit layout with heatsink |
JP5271861B2 (ja) * | 2009-10-07 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
WO2012051704A1 (en) * | 2010-10-19 | 2012-04-26 | Electronic Motion Systems Holdings Limited | A power module for converting dc to ac |
-
2013
- 2013-09-02 JP JP2013181591A patent/JP6076865B2/ja active Active
-
2014
- 2014-08-07 EP EP14180144.9A patent/EP2846356A3/en not_active Withdrawn
- 2014-08-28 KR KR1020140113080A patent/KR20150026942A/ko not_active Application Discontinuation
- 2014-08-29 US US14/472,814 patent/US9153563B2/en active Active
- 2014-09-02 CN CN201410442796.6A patent/CN104425472B/zh active Active
-
2015
- 2015-04-14 HK HK15103614.3A patent/HK1203106A1/xx unknown
- 2015-09-22 US US14/862,127 patent/US20160013163A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09172139A (ja) * | 1995-12-20 | 1997-06-30 | Mitsubishi Electric Corp | 半導体装置 |
WO1998010508A1 (fr) * | 1996-09-06 | 1998-03-12 | Hitachi, Ltd. | Dispositif a semi-conducteur |
JP2004311478A (ja) * | 2003-04-02 | 2004-11-04 | Murata Mach Ltd | 電子基板 |
JP2008021796A (ja) * | 2006-07-12 | 2008-01-31 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008060256A (ja) * | 2006-08-30 | 2008-03-13 | Renesas Technology Corp | 半導体装置 |
US20110127888A1 (en) * | 2009-07-03 | 2011-06-02 | Marc Tunzini | Alternator with synchronous rectification equipped with an improved electronic power module |
JP2011086889A (ja) * | 2009-10-19 | 2011-04-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2011129571A (ja) * | 2009-12-15 | 2011-06-30 | Toshiba Corp | 高周波モジュール |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3282479A1 (en) | 2016-08-10 | 2018-02-14 | Renesas Electronics Corporation | Power semiconductor module |
JP2018026476A (ja) * | 2016-08-10 | 2018-02-15 | ルネサスエレクトロニクス株式会社 | 電子装置 |
KR20180018314A (ko) | 2016-08-10 | 2018-02-21 | 르네사스 일렉트로닉스 가부시키가이샤 | 전자 장치 |
US10056309B2 (en) | 2016-08-10 | 2018-08-21 | Renesas Electronics Corporation | Electronic device |
JP2020053622A (ja) * | 2018-09-28 | 2020-04-02 | 京セラ株式会社 | パワーモジュール及びパワーモジュールを有する電気装置 |
JP7034043B2 (ja) | 2018-09-28 | 2022-03-11 | 京セラ株式会社 | パワーモジュール及びパワーモジュールを有する電気装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2846356A2 (en) | 2015-03-11 |
KR20150026942A (ko) | 2015-03-11 |
US9153563B2 (en) | 2015-10-06 |
CN104425472B (zh) | 2018-07-20 |
CN104425472A (zh) | 2015-03-18 |
US20160013163A1 (en) | 2016-01-14 |
JP6076865B2 (ja) | 2017-02-08 |
US20150060940A1 (en) | 2015-03-05 |
HK1203106A1 (en) | 2015-10-16 |
EP2846356A3 (en) | 2015-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6076865B2 (ja) | 電子装置 | |
JP6130238B2 (ja) | 半導体装置および電子装置 | |
US10141248B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6633859B2 (ja) | 半導体装置 | |
CN108347177B (zh) | 半导体装置 | |
US9666512B2 (en) | Semiconductor package | |
US10546839B2 (en) | Semiconductor device and electronic apparatus including semiconductor chips including an insulated gate bipolar transistor and a diode | |
JP6689708B2 (ja) | 電子装置 | |
JP6633861B2 (ja) | 半導体装置 | |
JP6316708B2 (ja) | 半導体装置の製造方法 | |
JP6906583B2 (ja) | 半導体パワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6076865 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |