JP2011129571A - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP2011129571A
JP2011129571A JP2009284023A JP2009284023A JP2011129571A JP 2011129571 A JP2011129571 A JP 2011129571A JP 2009284023 A JP2009284023 A JP 2009284023A JP 2009284023 A JP2009284023 A JP 2009284023A JP 2011129571 A JP2011129571 A JP 2011129571A
Authority
JP
Japan
Prior art keywords
input
semiconductor element
output
frequency module
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009284023A
Other languages
English (en)
Other versions
JP5361694B2 (ja
Inventor
Osamu Moriya
修 森谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009284023A priority Critical patent/JP5361694B2/ja
Publication of JP2011129571A publication Critical patent/JP2011129571A/ja
Application granted granted Critical
Publication of JP5361694B2 publication Critical patent/JP5361694B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Abstract

【課題】冷却性能を高め、同時にパッケージの大きさを小さくすることが可能な高周波モジュール、及び高周波モジュール冷却システムを提供する。
【解決手段】入力端子と、入力側のマイクロストリップラインを有する入力側の高周波回路基板と、高周波信号を増幅する半導体素子と、出力側のマイクロストリップラインを有する出力側の高周波回路基板と、底面に金属部を含み、入力側の高周波回路基板、半導体素子、及び出力側の高周波回路基板を取り囲むパッケージと、パッケージを封止する蓋部と、を備え、半導体素子は、半導体素子のフィンガー電極の配列方向を、パッケージに対する信号入力方向に平行な信号出力方向への方向である入出力端子方向に対して90°より小さい角度をつけて配置される。
【選択図】図1

Description

本発明は、高出力化もしくは高利得化と同時にパッケージの大きさを小さくすることが可能な高周波モジュールに関する。
従来、増幅作用を持つ能動デバイスである高周波モジュールは、パッケージの入力端子と出力端子はそれぞれパッケージの対向する面に配置される。そして、この各端子を結ぶ直線上に高周波伝送基板の入力側と出力側、増幅作用を有する半導体素子の入力側と出力側と、が並ぶように配置される(例えば、特許文献1)。
入力端子と出力端子を結ぶ直線上に高周波伝送基板と半導体素子とを上述のように配置することは、伝送路を最短にすることができるため、パッケージ内における損失を小さくできるというメリットがある。
しかし、インピーダンス整合回路を構成するチップコンデンサ、回路基板やバイアス回路などを内蔵する場合は、これらの回路の面積が半導体素子の増幅動作部の面積の数倍以上の大きさになるため、パッケージの大きさが大きくなり、コストが上昇するという問題点がある。また、裏面の平坦性が保ちにくくなるため放熱が十分に行われなかったり、接地状態が悪くなり特性が低下したりするという問題点がある。
また、高周波モジュールにおいては複数の半導体素子を内包することも一般に行われる。各半導体素子を直列に接続した場合には各段の利得が加算されるため高利得なモジュールとなり、並列に接続した場合には各段の出力が加算されるため高出力なモジュールが構成される。
直列に接続した場合には、各半導体素子に接続されるチップコンデンサや回路基板のサイズが加算されるため、パッケージが長くなっていってしまう。一方、パッケージの横方向はパッケージ内部が導波管を構成するため、あまり短くすると信号周波数がパッケージの使用に適する周波数外になってしまい、性能が低下する問題がある。このため、パッケージの実装面積が大きくなってしまう問題があった。
次に、並列に接続した場合には、各半導体素子に効率的に信号を分配するため例えば波長λの1/4の長さを持つ信号線路をもって信号の分配合成を行うことが一般的である。このため、各半導体素子は信号の入出力方向に対して直角方向で並べられることが一般であり、このためパッケージの横方向の幅が広くなる。この場合、冷却性能が低下するという問題点がある。
すなわち、半導体素子は高出力になるにつれてフィンガー電極数が多くなるため長手方向、すなわちフィンガー電極の配列方向の長さが長くなる。半導体素子から発生する熱を冷却するためには、放熱用のヒートシンクを設け、空冷または水冷により冷却する。
空冷の場合、半導体素子のフィンガー電極の配列方向に沿って風を当てると、半導体素子の風流方向手前側で暖められた空気によって風流方向奥側を冷却することとなる。したがって、冷却効率にばらつきが生じるという問題点がある。
一方、半導体素子のフィンガー電極の配列方向に垂直な方向から風を当てる場合、冷却は均等に行われるが、RF端子と干渉するため、冷却装置の性能乃至配置に制約が生じるという問題点がある。さらに、半導体素子を多段構成した場合、風流方向手前側の半導体素子によって暖められた空気によって、風流方向奥側の半導体素子を冷却することとなるため、風流方向奥側の半導体素子では十分な冷却効果が得られないという問題点がある。
特開平8−46073号公報
本発明は、高出力と高利得化をはかると同時にパッケージの大きさを小さくすることが可能な高周波モジュールを提供することを目的とする。
本発明は、入力端子と、入力側のマイクロストリップラインを有する入力側の高周波回路基板と、高周波信号を増幅する半導体素子と、出力側のマイクロストリップラインを有する出力側の高周波回路基板と、出力端子と、底面に金属部を含み、入力側の高周波回路基板、半導体素子、及び出力側の高周波回路基板を囲むパッケージと、を備える高周波モジュールであって、半導体素子は、半導体素子のフィンガー電極の配列方向を、パッケージに対する信号入力方向に平行な信号出力方向への方向である入出力端子方向に対して90°より小さい角度をつけて配置されることを特徴とする高周波モジュールを提供する。
本発明によれば、高出力化に伴って半導体素子のフィンガー電極の配列方向が長くなっても半導体素子の均等かつ効率的な冷却が可能となり、また高利得化に伴ってパッケージ内部の半導体素子数が増えた場合においても高密度な配置が可能となり、パッケージの小型化が可能となるという効果がある。
第1の実施形態の高周波モジュールを示す図である。 半導体素子を示す図である。 半導体素子の動作を示す図である。 高周波モジュールの冷却システムの構成例を示す図である。 第2の実施形態の高周波モジュールを示す図である。 第2の実施形態の高周波モジュールの応用例を示す図である。 第3の実施形態の高周波モジュールを示す図である。 第4の実施形態の高周波モジュールを示す図である。
(第1の実施形態)
以下に、本発明の一実施形態に係る高周波モジュールを、図面を参照して詳細に説明する。図1は、第1の実施形態の高周波モジュール10を示す図である。図1に示すように、高周波モジュール10は、入力端子15と、入力側のマイクロストリップライン12Bを有する入力側の高周波回路基板12Aと、高周波信号を増幅する半導体素子11と、出力側のマイクロストリップライン13Bを有する出力側の高周波回路基板13Aと、出力端子16と、底面に金属部を含み、入力側の高周波回路基板12A、半導体素子11、及び出力側の高周波回路基板13Aを取り囲むパッケージ14と、パッケージ14を封止する蓋部17と、を備える。
半導体素子11は、半導体素子11のフィンガー電極の配列方向Yを、高周波モジュール10の入出力端子方向Xに対して90°より小さい角度θをつけて配置される。角度θは0°であることが望ましい。
図1に示す例においては、フィンガー電極の配列方向Yと高周波モジュール10の入出力端子方向Xとのなす角θは0°、すなわち平行であるためθは図示されていない。
ここで、高周波モジュール10の入出力端子方向Xについて説明する。高周波モジュール10の入力端子15はパッケージ14の第1の側面に設けられる。高周波モジュール10の出力端子16はパッケージ14の第1の側面に対向する第2の側面に設けられる。
入出力端子方向Xは、入力端子15と出力端子16とが一直線上に設けられる場合は、入力端子15から出力端子16に向かう方向である。
また、入力端子15と出力端子16とが一直線上にない場合は、パッケージ14の第1の側面から第2の側面に向かう方向である。
すなわち、入出力端子方向Xは、パッケージ14に対する信号入力方向に平行な信号出力方向への方向である。
入力側の高周波回路基板12Aは、信号の進行方向を変化させる入力側のマイクロストリップライン12Bを有し、入力端子15と半導体素子11の入力信号端子部21(図2参照。)と、を接続する。
入力側の高周波回路基板12Aは、信号の進行方向を変化させる入力側のマイクロストリップライン12Bを有し、入力端子15と半導体素子11の入力信号端子部21(図2参照。)と、を接続する。
出力側の高周波回路基板13Aは、信号の進行方向を変化させる出力側のマイクロストリップライン13Bを有し、半導体素子11の出力信号端子部22(図2参照。)と、を接続する。
図2は、半導体素子11を示す図である。図2には典型的な半導体素子11であるFET(Field Effect Transistor:電界効果トランジスタ)の例を示す。
図2(A)に示すように、半導体素子11は、ゲートである入力端子部21と、ドレインである出力端子部22と、ソースである接地端子部23と、裏面に設けられる接地面24と、を有する。図2(A)に示した半導体素子11を記号としてあらわしたものが図2(B)に示す図である。信号は入力端子部21から入力され出力端子部22から出力される。
図3は、半導体素子11の動作を示す図である。図3(A)及び図3(B)はともに時間経過に対する電流波形を示す。図3(A)においては、横軸は時間経過、縦軸は瞬時電流を示し、入力信号を曲線31により示す。図3(B)においては、横軸は時間経過、縦軸は瞬時電流を示し、出力信号を曲線32により示す。
入力端子部21に入力された高周波信号は、半導体素子11において負電圧のバイアス電圧Vgsqをかけて動作される。入力端子部21における電流波形は図3に示す曲線31のような波形となる。
ゲート電圧が0に近い場合は、出力端子部22の電流を流しやすくなり、逆にゲート電圧が負側に大きい場合には電流を流しにくくなる。したがって、出力端子部22の電流波形は図3(B)に示す曲線32のような波形となる。
ここで、出力電力Pは負荷インピーダンスZが一定の場合、曲線32に示すドレイン電流に対しP=IZにて示す電力値となるため、出力電力を増やすためにはドレイン電流を増やすことが必要となる。すなわち、入力端子部21、出力端子部22、接地端子部23の長さを長くすることによって出力電力を増やすことができる。
図2(A)における横方向の長さを長くすると、各端子の幅が細いためインダクタンス成分が大きくなり、また端子内の各位置での信号の位相がずれるため高周波特性が悪くなる。したがって、有効な長さには限界がある。よって、出力電力を増やすにはフィンガー電極の数を多くし、図2(A)の縦方向、すなわちフィンガー電極の配列方向に、半導体素子11の長さを長くすることが一般に行われる。
図4は、高周波モジュール10の冷却システムの構成例を示す図である。図4においては、バイアス回路等の回路素子、並びに外部接続用のコネクタは省略されている。図4に示すように、冷却システムは、増幅器基板42にビス41によって係止された高周波モジュール10と、放熱を行うヒートシンク43と、冷却媒体である空気を送出する冷媒送出装置であるファン44と、を備える。冷却媒体は矢印Yの方向に流れ、ヒートシンクを冷却する。図4においては、冷却媒体は例えば空気の場合を表しているが、媒体が液状のもの、あるいはヒートパイプ等を使った冷却素子でも同等である。
ここで、パッケージ14は、図4に示すように半導体素子11のフィンガー電極の配列方向Xを、半導体素子11を冷却する冷却媒体の流入方向Yに対して0°より大きく180°より小さい角度θをつけて配置される。したがって、角度θが90°のとき、冷却媒体は半導体素子11のフィンガー電極の配列方向に対して90°の方向から当たることとなり、高出力化に伴って半導体素子11のフィンガー電極の配列方向が長くなっても均等かつ効率的な冷却が可能となる。
以上述べたように、本実施形態の高周波モジュール10は、入力端子15と、入力側のマイクロストリップライン12Bを有する入力側の高周波回路基板12Aと、高周波信号を増幅する半導体素子11と、出力側のマイクロストリップライン13Bを有する出力側の高周波回路基板13Aと、底面に金属部を含み、入力側の高周波回路基板12A、半導体素子11、及び出力側の高周波回路基板13Aを取り囲むパッケージ14と、パッケージ14を封止する蓋部17と、を備え、半導体素子11は、半導体素子11のフィンガー電極の配列方向Yを高周波モジュール10の入出力端子方向Xに対して90°より小さい角度θをつけて配置される。
したがって、高出力化に伴って半導体素子11のフィンガー電極の配列方向が長くなっても半導体素子11の均等かつ効率的な冷却が可能となり、パッケージの小型化が可能となるという効果がある。この効果は、水冷の冷却パイプ、またはヒートパイプが矢印Yの方向に配置されている場合により顕著に表れる。
(第2の実施形態)
図5は、第2の実施形態の高周波モジュール10Bを示す図である。図5に示すように、高周波モジュール10Bは、入力端子15と、入力側のマイクロストリップライン12Bを有する入力側の高周波回路基板12Aと、ボンディングワイヤ52により入力側のマイクロストリップライン12Bと接続された入力チップコンデンサ51Aと、ボンディングワイヤ52によって入力チップコンデンサ51Aと接続され、高周波信号を増幅する半導体素子11と、ボンディングワイヤ52によって半導体素子11と接続された出力チップコンデンサ51Bと、ボンディングワイヤ52によって出力チップコンデンサ51Bと接続された出力側のマイクロストリップライン13Bを有する出力側の高周波回路基板13Aと、出力端子16と、底面に金属部を含み、入力側の高周波回路基板12A、入力チップコンデンサ51A、半導体素子11、出力チップコンデンサ51B、及び出力側の高周波回路基板13Aを取り囲むパッケージ14と、を備える。
半導体素子11は、半導体素子11のフィンガー電極の配列方向Yを、高周波モジュール10Bの入出力端子方向Xに対して90°より小さい角度θをつけて配置される。角度θは0°であることが望ましい。
入力チップコンデンサ51Aは高周波モジュール10Bへの入力信号の方向を変化させ、出力チップコンデンサ51Bは半導体素子11の出力信号の方向を変化させる。
図6は、第2の実施形態の高周波モジュール10Bの応用例を示す図である。図6に示すように、高周波モジュール10Bは、出力チップコンデンサ51Bと出力側の高周波回路基板13Aとの間に、マイクロストリップライン61Bを有する接続部61Aと、第2の半導体素子11Bと、を備える。
ここで、第1の半導体素子11のフィンガー電極の配列方向Yが高周波モジュール10Bの入出力端子方向Xに対して0°であると、第1の半導体素子に接続されるチップコンデンサ51Aおよびチップコンデンサ51Bが高周波モジュール10Bの入出力端子方向Xに対して直角に配列されるため、その分高周波モジュール10Bの入出力端子方向X方向の長さを必要とせずパッケージを小型化することが可能である。
また、高周波モジュール10Bは半導体素子11および半導体素子11Bが2段直列に配置されるため、モジュールとしてみた場合の利得は各素子の利得を足したものに近くなり、1素子分の利得よりはるかに高い利得を実現することができる。
以上、述べたように、本実施形態の高周波モジュール10Bは、入力チップコンデンサ51Aが高周波モジュールの信号の方向を変化させ、出力チップコンデンサ51Bが半導体素子11の出力信号の方向を変化させ、半導体素子11は、半導体素子11のフィンガー電極の配列方向Yを、高周波モジュール10Bの入出力端子方向Xに対して90°より小さい角度θをつけて配置され、さらに出力信号が半導体素子11Bの入力信号に接続され、各段で増幅される。したがって、高周波モジュール10Bは、高利得な半導体パッケージを実現しつつ、従来の配置方法に比較して小型化が可能となるとともに、均等かつ効率的な冷却が可能となり出力の向上にも対応することができる。
(第3の実施形態)
図7は、第3の実施形態の高周波モジュール10Cを示す図である。図7に示すように、高周波モジュール10Cは、入力端子15と、入力側のマイクロストリップライン12Bを有する入力側の高周波回路基板12Aと、ボンディングワイヤ52により入力側のマイクロストリップライン12Bと接続された入力チップコンデンサ51Aと、ボンディングワイヤ52によって入力チップコンデンサ51Aと接続され、高周波信号を増幅する半導体素子11と、ボンディングワイヤ52によって半導体素子11と接続されたマイクロストリップライン61Bを有する接続部61Aと、ボンディングワイヤ52によって接続部61Aと接続された第2の半導体素子11Bと、ボンディングワイヤ52によって第2の半導体素子11Bと接続された出力側のマイクロストリップライン13Bを有する出力側の高周波回路基板13Aと、出力端子16と、底面に金属部を含み、入力側の高周波回路基板12A、半導体素子11、及び出力側の高周波回路基板13Aを取り囲むパッケージ14と、を備える。
半導体素子11及び第2の半導体素子11Bは、半導体素子11及び第2の半導体素子11Bのフィンガー電極の配列方向Yを、高周波モジュール10Cの入出力端子方向Xに対し、90°より小さい角度θをつけて配置される。角度θは0°であることが望ましい。
入力チップコンデンサ51Aは高周波モジュール10Cへの入力信号の方向を変化させ、接続部61Aは半導体素子11の出力信号の方向および半導体素子11Bの入力信号の方向を変化させる。さらに出力基板13Aは半導体素子11Bの出力信号の方向を変化させる。
これらの配置により、入力チップコンデンサ51Aおよび接続部61Aの左半部は半導体素子11と、接続部61Aの右半部および高周波回路基板13Aは半導体素子11Bと、それぞれ図7の高周波モジュール10Cの入出力端子方向Xに対し直角に並べて配置されるため、平行に並べて配置する場合に比較してY方向の距離を短縮される。また、半導体素子11および半導体素子11Bのフィンガー電極の配列方向Yは高周波モジュール10Cの入出力端子方向Xと平行になる。
以上述べたように、本実施形態の高周波モジュール10Cは、パッケージ内部の半導体素子11、半導体素子11B、チップコンデンサ51A、接続基板61Aおよび高周波回路基板13A、の配列を高周波モジュール10Cの入出力端子方向Xに対し直角方向に配列するため、複数の半導体素子を内包しつつパッケージの大きさを小さくすることが可能である。また、複数の半導体素子11、11Bが複数の半導体素子11、11Bのフィンガー電極の配列方向Xを、半導体素子11を冷却する冷却媒体の流入方向Yに対して0°より大きく180°より小さい角度θをつけて配置される。したがって、複数の半導体素子11、11Bの均等かつ効率的な冷却が可能となる効果もある。
(第4の実施形態)
図8は、第4の実施形態の高周波モジュール10Dを示す図である。図8に示すように、高周波モジュール10Dは、入力端子15と、入力側のマイクロストリップライン81と、高周波信号を増幅する複数の半導体素子11A、11B、11Cと、出力側のマイクロストリップライン82と、出力端子16と、を備える。
複数の半導体素子11A、11B、11Cは、複数の半導体素子11A、11B、11Cのフィンガー電極の配列方向Xを、半導体素子11を冷却する冷却媒体の流入方向Yに対して0°より大きく180°より小さい角度θをつけて配置される。角度θは90°であることが望ましい。複数の半導体素子11A、11B、11Cのフィンガー電極の配列方向Xは、それぞれ厳密に平行でなくともよい。
複数の半導体素子11A、11B、11Cは、半導体素子を冷却する冷却媒体の流入方向Aに対して垂直方向に、互いに重なりあわないようにずらして配置される。ずらす方向は、半導体素子を冷却する冷却媒体の流入方向Yに対して垂直方向が望ましい。
以上述べたように、本実施形態の高周波モジュール10Dは、複数の半導体素子11A、11B、11Cは、複数の半導体素子11A、11B、11Cのフィンガー電極の配列方向Xを、半導体素子を冷却する冷却媒体の流入方向Yに対して0°より大きく180°より小さい角度θをつけて配置され、かつ風流方向Aに対して互いに重ならないようにずらして配置される。したがって、複数の半導体素子11A、11B、11Cを均等に効率よく冷却するとともに、パッケージの小型化が可能となるという効果がある。
11:半導体素子、
12A:入力側の高周波回路基板、
12B:入力側のマイクロストリップライン、
13A:出力側の高周波回路基板、
13B:出力側のマイクロストリップライン、
15:入力端子、
16:出力端子。

Claims (4)

  1. 入力端子と、
    入力側のマイクロストリップラインを有する入力側の高周波回路基板と、
    高周波信号を増幅する半導体素子と、
    出力側のマイクロストリップラインを有する出力側の高周波回路基板と、
    出力端子と、
    底面に金属部を含み、前記入力側の高周波回路基板、前記半導体素子、及び前記出力側の高周波回路基板を囲むパッケージと、を備える高周波モジュールであって、
    前記半導体素子は、前記半導体素子のフィンガー電極の配列方向を、前記パッケージに対する信号入力方向に平行な信号出力方向への方向である入出力端子方向に対して90°より小さい角度をつけて配置されることを特徴とする高周波モジュール。
  2. 前記入力側のマイクロストリップライン及び前記半導体素子に接続され、入力信号の方向を変化させる入力チップコンデンサと、
    前記半導体素子及び前記出力側のマイクロストリップラインに接続され、出力信号の方向を変化させる出力チップコンデンサと、
    をさらに備えることを特徴とする請求項1記載の高周波モジュール。
  3. 複数の半導体素子を備え、前記複数の半導体素子のうち少なくとも1つが、前記半導体素子のフィンガー電極の配列方向を、前記パッケージに対する信号入力方向に平行な信号出力方向への方向である入出力端子方向に対して90°より小さい角度をつけて配置されることを特徴とする請求項1記載の高周波モジュール。
  4. 前記半導体波素子は、
    前記半導体素子を冷却する冷却媒体の流入方向に対して互いに重ならないようにずらして配置される
    ことを特徴とする請求項1記載の高周波モジュール。
JP2009284023A 2009-12-15 2009-12-15 高周波モジュール Expired - Fee Related JP5361694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009284023A JP5361694B2 (ja) 2009-12-15 2009-12-15 高周波モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009284023A JP5361694B2 (ja) 2009-12-15 2009-12-15 高周波モジュール

Publications (2)

Publication Number Publication Date
JP2011129571A true JP2011129571A (ja) 2011-06-30
JP5361694B2 JP5361694B2 (ja) 2013-12-04

Family

ID=44291883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009284023A Expired - Fee Related JP5361694B2 (ja) 2009-12-15 2009-12-15 高周波モジュール

Country Status (1)

Country Link
JP (1) JP5361694B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050356A (ja) * 2013-09-02 2015-03-16 ルネサスエレクトロニクス株式会社 電子装置
US9455245B2 (en) 2014-03-27 2016-09-27 Mitsubishi Electric Corporation Semiconductor device and a method for manufacturing semiconductor device
US9806039B2 (en) 2015-04-15 2017-10-31 Mitsubishi Electric Corporation Amplifier
JP2017228966A (ja) * 2016-06-23 2017-12-28 株式会社東芝 高周波半導体増幅器
JP2017228684A (ja) * 2016-06-23 2017-12-28 株式会社東芝 高周波半導体用パッケージ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01206710A (ja) * 1988-02-12 1989-08-18 Matsushita Electron Corp マイクロ波集積回路
JP2003017946A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置
JP2007274181A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01206710A (ja) * 1988-02-12 1989-08-18 Matsushita Electron Corp マイクロ波集積回路
JP2003017946A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置
JP2007274181A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050356A (ja) * 2013-09-02 2015-03-16 ルネサスエレクトロニクス株式会社 電子装置
CN104425472A (zh) * 2013-09-02 2015-03-18 瑞萨电子株式会社 电子器件
US9455245B2 (en) 2014-03-27 2016-09-27 Mitsubishi Electric Corporation Semiconductor device and a method for manufacturing semiconductor device
US9806039B2 (en) 2015-04-15 2017-10-31 Mitsubishi Electric Corporation Amplifier
JP2017228966A (ja) * 2016-06-23 2017-12-28 株式会社東芝 高周波半導体増幅器
JP2017228684A (ja) * 2016-06-23 2017-12-28 株式会社東芝 高周波半導体用パッケージ
US10224291B2 (en) * 2016-06-23 2019-03-05 Kabushiki Kaisha Toshiba Semiconductor device package with strip line structure and high frequency semiconductor device thereof

Also Published As

Publication number Publication date
JP5361694B2 (ja) 2013-12-04

Similar Documents

Publication Publication Date Title
JP7146983B2 (ja) ソリッドステートマイクロ波発振器およびパワー増幅器
JP5361694B2 (ja) 高周波モジュール
US10170400B2 (en) Multi-finger transistor and semiconductor device
JP2009239882A (ja) 高周波電力増幅器
JP2019092009A (ja) 半導体増幅素子及び半導体増幅装置
JP5545189B2 (ja) 増幅器及び通信装置
CN107769740B (zh) 高频放大器模块
JP2007274181A (ja) 半導体装置
JP2012182557A (ja) C級増幅器
US10924071B2 (en) Semiconductor device
WO2011039792A1 (ja) 半導体装置
CN111381624A (zh) 电源电路
JP2010177904A (ja) 高周波増幅器
Baek et al. A 2.4‐GHz CMOS power amplifier with parallel‐combined transistors and selective adaptive biasing for wireless LAN applications
JP2006156902A (ja) 高周波用半導体装置
JP6710606B2 (ja) 高周波増幅器モジュール
TWI383584B (zh) 補償在相同封裝中之rf或微波電晶體之間之寄生耦接的方法、封裝電子裝置、rf放大器及微波放大器
US9503035B2 (en) High-frequency amplifier
US6737921B2 (en) Distributed amplifier and differential distributed amplifier
JP2009246871A (ja) 2倍高調波抑圧回路
WO2017188354A1 (ja) 高周波増幅器ユニットおよび高周波電力増幅装置
JP2020129712A (ja) 電力増幅回路
JP2008236354A (ja) 増幅器
JP4320638B2 (ja) マイクロ波高出力増幅器
CN203734626U (zh) 一种超宽带功率放大器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130903

LAPS Cancellation because of no payment of annual fees