JP2012182557A - C級増幅器 - Google Patents
C級増幅器 Download PDFInfo
- Publication number
- JP2012182557A JP2012182557A JP2011042665A JP2011042665A JP2012182557A JP 2012182557 A JP2012182557 A JP 2012182557A JP 2011042665 A JP2011042665 A JP 2011042665A JP 2011042665 A JP2011042665 A JP 2011042665A JP 2012182557 A JP2012182557 A JP 2012182557A
- Authority
- JP
- Japan
- Prior art keywords
- class
- circuit
- sin
- vdc
- amplifier according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】本実施の形態に係るC級増幅器は、電源電圧がVdc、最大電流がImaxの増幅素子の流通角θoがπ(rad)未満において、前記増幅素子の等価回路の従属電流源から見た基本波の負荷インピーダンスをZ1=R1+j・X1、2倍波の負荷インピーダンスをZ2=R2+j・X2とし、X1とR1の関係を−R1≦X1≦R1、R1をR1=Vdc/Imax・π・{1−cos(θo/2)}/{θo/2−sin(θo)/2}、X2/X1をX2/X1=−{θo/2−sin(θo)/2}/{sin(θo/2)−sin(1.5・θo)/3}に、あるいはそれぞれの近傍にする。
【選択図】図5
Description
Idc=Imax・{sin(θo/2)−θo/2・cos(θo/2)}/[π・{1−cos(θo/2)}]
で表され、θo=πの時はIdc=Imax/πになり、θo→0の時はIdc→Imax・θo/(3・π)になる。
I1=Imax・{θo/2−sin(θo)/2}/[π・{1−cos(θo/2)}]
で表され、θo=πの時はI1=Imax/2になり、θo→0の時はI1→Imax・θo・2/(3・π)になる。
I2=Imax・{sin(θo/2)/2−sin(1.5・θo)/6}/[π・{1−cos(θo/2)}]
で表され、θo=πの時はI2=Imax・2/(3・π)になり、θo→0の時はI2→Imax・θo・2/(3・π)になる。
Irms=Imax・[θo/2−3・cos(θo/2)・sin(θo/2)+θo・{cos(θo/2)}2]0.5
/[(2・π)0.5・{1−cos(θo/2)}]
で表され、θo=πの時はIrms=Imax/2になり、θo→0の時はIrms→0.5・Imax・(θo/π)0.5になる。
Vds =Vdc−[I1・{R1・cos(θ)−X1・sin(θ)}+I2・{R2・cos(2・θ)−X2・sin(2・θ)}]
で表され、Vdcで規格化して前記I1、I2を代入し、R2=0とすると
Vds/Vdc =1− [{θo/2−sin(θo)/2}・{R1・cos(θ)−X1・sin(θ)}
−{sin(θo/2)/2−sin(1.5・θo)/6}・X2・sin(2・θ)]・Imax/Vdc/[π・{1−cos(θo/2)}] … (1)
となる。
Vds/Vdc={1−cos(θ)}・{1−β・sin(θ)}
と表されて
−1≦β≦+1
ならば、Vdsは1周期に1回か2回はVds=0となり、Vds≧0の範囲で変化する。
Vds/Vdc=1−cos(θ)−β・sin(θ)+β/2・sin(2・θ) …(2)
となるので、式(1)と式(2)を比較すると
1={θo/2−sin(θo)/2}・R1・Imax/Vdc/[π・{1−cos(θo/2)}] …(3)
β=−{θo/2−sin(θo)/2}・X1・Imax/Vdc/[π・{1−cos(θo/2)}] …(4)
β={sin(θo/2)−sin(1.5・θo)/3 }・X2・Imax/Vdc/[π・{1−cos(θo/2)}] …(5)
となり、式(3)から
R1= Vdc/Imax・π・{1−cos(θo/2)} /{θo/2−sin(θo)/2}
式(3)と式(4)から
−R1≦X1≦R1
式(4)と式(5)から
X2/X1=−{θo/2−sin(θo)/2}/{sin(θo/2)−sin(1.5・θo)/3 }
となる。θo=πの時はR1=2・Vdc/Imax、X2/X1=−3・π/8=−1.18になり、θo→0の時はR1→3・π/(2・θo)・Vdc/Imax、X2/X1=−1/2になる。
Pdc= Vdc・Idc=Vdc・Imax・{sin(θo/2)−θo/2・cos(θo/2)}/[π・{1−cos(θo/2)}]
で表され、θo=πの時はPdc=Vdc・Imax/πになり、θo→0の時はPdc→Vdc・Imax・θo/(3・π)になる。
Po=0.5・R1・I12=0.25・Vdc・Imax・{θo−sin(θo)}/[π・{1−cos(θo/2)}]
で表され、θo=πの時はPo=Vdc・Imax/4になり、θo→0の時はPo→Vdc・Imax・θo/(3・π)になる。
ηd=Po/Pdc=0.25・{θo−sin(θo)}/{sin(θo/2)−θo/2・cos(θo/2)}
で表され、θo=πの時はηd=π/4、θo→0の時はηd=1になる。
Pron=Ron・Irms2
=Ron・Imax2・[θo/2−3・cos(θo/2)・sin(θo/2)+θo・{cos(θo/2)}2]/[2・π・{1−cos(θo/2)}2]
で表され、θo=πの時はPron=Ron・Imax2/4になり、θo→0の時はPron→Ron・Imax2・θo/(4・π)になる。
Lo=Pron/Po=Ron・Imax/Vdc・[θo/2−3・cos(θo/2)・sin(θo/2)+θo・{cos(θo/2)}2]
/[{θo/2−sin(θo)/2}・{1−cos(θo/2)}]
で表され、θo=πの時はLo=Ron・Imax/ Vdcになり、θo→0の時はLo→Ron・Imax/Vdc・4/5になる。
Yp(s)=s・Hp + Yp1(s)
において、Hp=Coとする。Yp1(s)を分部分数展開すると
実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
16…セラミック壁
20…高調波処理集中定数回路
22…絶縁層
24、24a、24b、108…半導体装置(FET)
26…入力側整合回路基板
28…出力側整合回路基板
30…高調波処理回路
40…インピーダンス変換回路
50、50a、50b…高調波処理回路部
60…キャパシタ用基板
100…信号源
102…入力側整合回路
104…出力側整合回路
106…負荷
200…外囲器
Pin…入力端子
Pout…出力端子
G…ゲート端子電極
S…ソース端子電極
D、D1a、D2a、…、D8a、D1b、D2b、…、D8b…ドレイン端子電極
θo…流通角
Co…出力容量
ηd…ドレイン効率
Po…最大出力電力
Vds…ドレイン−ソース間電圧
Vdc…電源電圧
Ids…従属電流源の電流
Idc…電源電流
Imax…最大電流
Co…出力容量
Z1(=R1+j・X1)…基本波の負荷インピーダンス
Z2(=R2+j・X2)…2倍波の負荷インピーダンス
Claims (11)
- 電源電圧がVdc、最大電流がImaxの増幅素子の流通角θoがπ(rad)未満において、前記増幅素子の等価回路の従属電流源から見た基本波の負荷インピーダンスをZ1=R1+j・X1、2倍波の負荷インピーダンスをZ2=R2+j・X2とし、X1とR1の関係を−R1≦X1≦R1、R1をR1=Vdc/Imax・π・{1−cos(θo/2)}/{θo/2−sin(θo)/2}、X2/X1をX2/X1=−{θo/2−sin(θo)/2}/{sin(θo/2)−sin(1.5・θo)/3}に、あるいはそれぞれの近傍にすることを特徴とするC級増幅器。
- R2<1/3・R1とすることを特徴とする請求項1に記載のC級増幅器。
- π/4<θo<πとすることを特徴とする請求項1に記載のC級増幅器。
- 前記増幅素子に接続された出力側整合回路は、分布定数回路を備えることを特徴とする請求項1〜3のいずれか1項に記載のC級増幅器。
- 前記増幅素子に接続された出力側整合回路は、集中定数回路および分布定数回路を備えることを特徴とする請求項1〜3のいずれか1項に記載のC級増幅器。
- 前記増幅素子に接続された出力側整合回路は、高調波処理集中定数回路とインピーダンス変換回路とを備えることを特徴とする請求項1〜3のいずれか1項に記載のC級増幅器。
- 前記高調波処理集中定数回路と前記増幅素子の出力容量との並列回路からなるリアクタンス回路を備えることを特徴とする請求項6に記載のC級増幅器。
- 前記リアクタンス回路は、第1インダクタおよび第1キャパシタからなる第1直列回路と、第2インダクタおよび第2キャパシタからなる第2直列回路との並列回路であることを特徴とする請求項7に記載のC級増幅器。
- 前記リアクタンス回路は、第3インダクタおよび第3キャパシタからなる直列回路と、第4インダクタおよび第4キャパシタからなる並列回路との直列回路であることを特徴とする請求項7に記載のC級増幅器。
- 前記リアクタンス回路は、直列接続される第5インダクタ、並列接続される第5キャパシタ、直列接続される第6インダクタ、並列接続される第6キャパシタからなる梯子型回路であることを特徴とする請求項7に記載のC級増幅器。
- 前記増幅素子は、電界効果トランジスタ、バイポーラトランジスタ、高電子移動度トランジスタ、ヘテロ接合バイポーラトランジスタ、真空管のいずれかであることを特徴とする請求項1〜10のいずれか1項に記載のC級増幅器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011042665A JP5367743B2 (ja) | 2011-02-28 | 2011-02-28 | C級増幅器 |
US13/267,116 US8604883B2 (en) | 2011-02-28 | 2011-10-06 | Class-C power amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011042665A JP5367743B2 (ja) | 2011-02-28 | 2011-02-28 | C級増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012182557A true JP2012182557A (ja) | 2012-09-20 |
JP5367743B2 JP5367743B2 (ja) | 2013-12-11 |
Family
ID=46718574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011042665A Active JP5367743B2 (ja) | 2011-02-28 | 2011-02-28 | C級増幅器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8604883B2 (ja) |
JP (1) | JP5367743B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013101342A1 (en) * | 2011-12-29 | 2013-07-04 | Raytheon Bbn Technologies Corp. | Non-contiguous spectral-band modulator and method for non-contiguous spectral-band modulation |
US9035702B2 (en) | 2012-03-08 | 2015-05-19 | Kabushiki Kaisha Toshiba | Microwave semiconductor amplifier |
JP6383224B2 (ja) | 2014-09-08 | 2018-08-29 | 株式会社東芝 | 半導体増幅器 |
JP6049673B2 (ja) | 2014-10-31 | 2016-12-21 | 株式会社東芝 | 半導体増幅装置 |
US10587226B2 (en) * | 2018-03-20 | 2020-03-10 | Nxp Usa, Inc. | Amplifier device with harmonic termination circuit |
DE102022001302A1 (de) | 2022-04-15 | 2023-10-19 | Zhongxi Li | Elektrisches HD-Umrichtersystem und zugehöriges Steuerungsverfahren |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000106510A (ja) * | 1998-09-28 | 2000-04-11 | Mitsubishi Electric Corp | 高周波電力増幅器 |
JP2008263438A (ja) * | 2007-04-12 | 2008-10-30 | Toshiba Corp | F級増幅回路 |
JP2009182906A (ja) * | 2008-01-31 | 2009-08-13 | Kyocera Corp | 増幅器 |
WO2011007529A1 (ja) * | 2009-07-14 | 2011-01-20 | パナソニック株式会社 | 高周波電力増幅器 |
JP2011035761A (ja) * | 2009-08-04 | 2011-02-17 | Mitsubishi Electric Corp | 広帯域増幅器 |
JP2012518373A (ja) * | 2009-02-18 | 2012-08-09 | ホリンワース ファンド,エル.エル.シー. | メタマテリアル電力増幅器システム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094805A (ja) | 2007-10-09 | 2009-04-30 | Sumitomo Electric Ind Ltd | 増幅器 |
KR101683285B1 (ko) * | 2009-01-23 | 2016-12-07 | 삼성전자주식회사 | 포화 동작을 사용하는 고효율 전력 증폭 장치 및 그 제어 방법 |
US8611834B2 (en) * | 2010-11-01 | 2013-12-17 | Cree, Inc. | Matching network for transmission circuitry |
-
2011
- 2011-02-28 JP JP2011042665A patent/JP5367743B2/ja active Active
- 2011-10-06 US US13/267,116 patent/US8604883B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000106510A (ja) * | 1998-09-28 | 2000-04-11 | Mitsubishi Electric Corp | 高周波電力増幅器 |
JP2008263438A (ja) * | 2007-04-12 | 2008-10-30 | Toshiba Corp | F級増幅回路 |
JP2009182906A (ja) * | 2008-01-31 | 2009-08-13 | Kyocera Corp | 増幅器 |
JP2012518373A (ja) * | 2009-02-18 | 2012-08-09 | ホリンワース ファンド,エル.エル.シー. | メタマテリアル電力増幅器システム |
WO2011007529A1 (ja) * | 2009-07-14 | 2011-01-20 | パナソニック株式会社 | 高周波電力増幅器 |
JP2011035761A (ja) * | 2009-08-04 | 2011-02-17 | Mitsubishi Electric Corp | 広帯域増幅器 |
Also Published As
Publication number | Publication date |
---|---|
US8604883B2 (en) | 2013-12-10 |
JP5367743B2 (ja) | 2013-12-11 |
US20120218045A1 (en) | 2012-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7511575B2 (en) | High-frequency power amplifier | |
JP5085179B2 (ja) | F級増幅回路 | |
EP2011230B1 (en) | Doherty amplifier | |
JP5367743B2 (ja) | C級増幅器 | |
WO2006016299A1 (en) | Integrated f-class amplifier with output parasitic capacitance compensation | |
US7310019B2 (en) | High frequency power amplifier | |
Sharma et al. | Broadband GaN class-E power amplifier for load modulated delta sigma and 5G transmitter applications | |
JP5450479B2 (ja) | Ab級増幅器 | |
US9685915B2 (en) | Amplification stage and wideband power amplifier | |
JP2008533899A (ja) | Rfトランジスタの出力マッチングの方法およびシステム | |
JP4936965B2 (ja) | F級増幅回路 | |
EP3694102B1 (en) | Amplifiers and amplifier modules having stub circuits | |
US20190296693A1 (en) | Amplifier device with harmonic termination circuit | |
Kang et al. | 1.6–2.1 GHz broadband Doherty power amplifiers for LTE handset applications | |
JP5367744B2 (ja) | Ab級増幅器 | |
JPH11346130A (ja) | 半導体装置 | |
JP2015149627A (ja) | 高周波半導体増幅器 | |
KR20230129028A (ko) | 고신뢰성 애플리케이션을 위한 고효율 이중-구동 전력증폭기 | |
US20220293550A1 (en) | Semiconductor device | |
JP5642048B2 (ja) | 電力増幅器 | |
JP6581477B2 (ja) | 増幅器 | |
US20240171132A1 (en) | Power amplifier devices with in-package matching circuits that provide pseudo inverse class f operation | |
WO2021140563A1 (ja) | 高周波半導体装置 | |
Abdrahman et al. | Design of a 10W, highly linear, ultra wideband power amplifier based on GaN HEMT | |
CN110113015B (zh) | 栅极偏置电路及功率放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130626 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130911 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5367743 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |