JP2015149627A - 高周波半導体増幅器 - Google Patents

高周波半導体増幅器 Download PDF

Info

Publication number
JP2015149627A
JP2015149627A JP2014021736A JP2014021736A JP2015149627A JP 2015149627 A JP2015149627 A JP 2015149627A JP 2014021736 A JP2014021736 A JP 2014021736A JP 2014021736 A JP2014021736 A JP 2014021736A JP 2015149627 A JP2015149627 A JP 2015149627A
Authority
JP
Japan
Prior art keywords
terminal electrode
impedance
frequency
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014021736A
Other languages
English (en)
Inventor
一考 高木
Kazutaka Takagi
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014021736A priority Critical patent/JP2015149627A/ja
Publication of JP2015149627A publication Critical patent/JP2015149627A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】入力側の高調波が抑制され、電力付加効率が改善された高周波半導体増幅器を提供する。
【解決手段】高周波半導体増幅器は、入力端子電極と出力端子電極とを有する半導体増幅素子と、前記入力端子電極に接続された入力側インピーダンス整合回路と、オープンスタブと、前記オープンスタブの一方の端部と前記半導体増幅素子の前記入力端子電極とを接続するボンディングワイヤと、を有する2倍波短絡回路と、前記半導体増幅素子の前記出力端子電極と接続された出力側インピーダンス整合回路と、を有する。
【選択図】図2

Description

本発明の実施形態は、高周波半導体増幅器に関する。
動作周波数帯が1GH以上の高周波半導体増幅器において、基本波における負荷インピーダンスを整合し、偶数次高調波における負荷インピーダンスをゼロとし、奇数次高調波における負荷インピーダンスを無限大とする出力回路を設けるとF級動作に近づけることができる。このため、電力付加効率を高めることができる。
この場合、高周波半導体増幅素子のゲート端子電極への入力電圧が正弦波であることが前提である。
しかしながら、実際の高周波FETでは、出力に含まれる高調波成分の一部が入力側に帰還され、ゲート端子電極への入力電圧は歪む。このため、電力付加効率が低下することがある。
特開2013−118329号公報
入力側の高調波が抑制され、電力付加効率が改善された高周波半導体増幅器を提供する。
実施形態の高周波半導体増幅器は、入力端子電極と出力端子電極とを有する半導体増幅素子と、前記入力端子電極に接続された基本波に対する入力側インピーダンス整合回路と、オープンスタブと、前記オープンスタブの一方の端部と前記半導体増幅素子の前記入力端子電極とを接続するボンディングワイヤと、を有する2倍波短絡回路と、前記半導体増幅素子の前記出力端子電極と接続された出力側インピーダンス整合回路と、を有する。
第1の実施形態にかかる高周波半導体増幅器の構成図である。 第1の実施形態にかかる高周波半導体増幅器の高周波回路パターンの模式平面図である。 第1の実施形態の変形例の高周波回路の模式平面図である。 第1の実施形態に用いる2倍波短絡回路の効果を検討する回路構成図である。 図5(a)は第1の実施形態に用いる2倍波短絡回路を付加したときの入力端子電極から基本波整合回路側を見たとき周波数に対するインピーダンス軌跡を表すインピーダンス図、図5(b)は第1の実施形態に用いる2倍波短絡回路を付加した時の入力端子電極における2倍波短絡回路による挿入損の周波数依存性を表すグラフ図、である。 比較例にかかる高周波増幅器の高周波回路の模式平面図である。 第1比較例における2倍波短絡回路を付加した時の入力端子電極から基本波整合回路側をみたときの周波数に対するインピーダンス軌跡を表すインピーダンス図である。 図8(a)は第2比較例における2倍波短絡回路を付加した時の入力端子電極から基本波整合回路側をみたときの周波数に対するインピーダンス軌跡を表すインピーダンス図、図8(b)は入力端子電極における2倍波短絡回路による挿入損の周波数依存性のグラフ図、である。 図9(a)は第3比較例における2倍波短絡回路を付加した時の入力端子電極から基本波整合回路側をみたときの周波数に対するインピーダンス軌跡を表すインピーダンス図、図9(b)は入力端子電極における2倍波短絡回路による挿入損の周波数依存性のグラフ図、である。 図10(a)〜(d)は、2倍波短絡回路の入力端子電極から基本波整合回路側をみたときの周波数に対するインピーダンス軌跡のオープンスタブインピーダンスに対する依存性を表すインピーダンス図である。 HEMTを構成する1セルの模式平面図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図1は、第1の実施形態にかかる高周波半導体増幅器の構成図である。
高周波半導体増幅器5は、半導体増幅素子10と、入力回路20と、出力回路30と、を有する。
入力回路20は、基本波に対する入力側インピーダンス整合回路22と、2倍波短絡回路24と、を有し、信号源40に接続される増幅器入力端子Aと、半導体増幅素子10との間に設けられる。
半導体増幅素子10は、入力端子電極Gと、出力端子電極Dと、接地電極Sと、を有する。
また、出力回路30は、半導体増幅素子10の出力端子電極と、増幅器出力端子Bと、の間に設けられる。出力回路30は、第1の伝送線路32およびこれに縦続接続される第2の伝送線路34を含む。もし、第1の伝送線路32の電気長E32および第2の伝送線路34の電気長E34を基本波に対してそれぞれ90度以下とし、かつ第1の伝送線路32の特性インピーダンスZC32および第2の伝送線路34の特性インピーダンスZC34を適正に選択すると、基本波に対して出力インピーダンス整合を取ることができる。
なお、増幅器出力端子Bは、外部負荷50と接続される。また、出力回路30は、2倍波短絡回路などの高調波処理回路をさらに含むことができる。
入力回路20および出力回路30は、セラミックなどの絶縁基板の上にパターニングされた導電部を有し、パッケージの接地面の上に設けることができる。
半導体増幅素子10は、MESFET(Metal Semiconductor Field Effect Transistor)やHEMT(High Electron Mobility Transistor)を含む高周波電界効果トランジスタなどとすることができる。MESFETは、GaAsなどからなるものとすることができる。また、HEMTは、AlGaAs/GaAsやAlGaN/GaNなどからなるものとすることができる。また、高周波半導体増幅器の帯域は、たとえば、1GHz以上とすることができる。
図2は、第1の実施形態にかかる高周波半導体増幅器の高周波回路の模式平面図である。
本図において、半導体増幅素子10は、GaN HEMTであるものとする。HEMTは、ゲート端子電極11と、ドレイン端子電極12と、ソース接地電極(図示せず)と、を有する。
HEMTのゲート端子電極11は、基本波に対する入力側インピーダンス整合回路22の一方の端部と、2倍波短絡回路24の一方の端部と、にそれぞれ接続されている。基本波整合回路22の他方の端部は、増幅器入力端子Aに接続される。
第1の実施形態において、2倍波短絡回路24は、オープンスタブ24bと、オープンスタブ24bの一方の端部と半導体増幅素子10のゲート端子電極11とを接続するボンディングワイヤ24aと、を含む。また、オープンスタブ24bの電気長E24は、たとえば、15.6度とする(基本波周波数は3GHzとする)。またオープンスタブ24bの線路の特性インピーダンスZC24は、たとえば、7Ωとする。ボンディングワイヤ24aのインダクタンスL24は、たとえば、0.3nHなどとする。
図3は、第1の実施形態の変形例の高周波回路の模式平面図である。
HEMTをマルチセル構成とすると、高出力を得ることが容易となる。この場合、複数のセルを並列接続すると、それぞれのセルのゲート端子電極11と、オープンスタブ24bの先端部と、の間で位相差を小さくするには、本図のように、オープンスタブ24bを複数に分割するとよい。
図4は、第1の実施形態に用いる2倍波短絡回路24の効果を検討する回路構成図である。
Port1はゲート端子電極11から入力側基本波整合回路22をみたインピーダンスZ sourceで終端され、Port2はゲート端子電極11から半導体増幅素子10をみたインピーダンスZ inで終端されている。Port1とPort2の間に2倍波短絡回路24が接続されている。
図5(a)は第1の実施形態に用いる2倍波短絡回路の効果を検討ずる回路構成図、図5(b)は第1の実施形態の2倍波短絡回路の挿入損の周波数特性を表すグラフ図である。
なお、インピーダンスは、特性インピーダンスZCC=7Ωで正規化され、z=(r+jx)であらわすものとする。本インピーダンス図において、周波数は、1〜10GHzをスイープし、ゲート端子電極11から、2倍波短絡回路24を含む入力回路側をみたインピーダンス軌跡を表す、
2.8GHzにおける正規化インピーダンス(m1)は、(0.906、−j0.292)、3.2GHzにおける正規化インピーダンス(m2)は、(0.861、ーj0.346)であり、ともにz=1の近傍であり、2倍波短絡回路24を負荷したことにより基本波でのインピーダンスに大きな影響が出ていないことがわかる。5.6GHzにおける正規化インピーダンス(m3)は(0.076、−j0.265)であり、周波数が高くなるとともに短絡インピーダンス(z=0)に近づく。
6GHz(2倍波)における正規化インピーダンス(m5)は、(0.001、−j0.035)であり、略z=0である。さらに周波数6.4GHzにおける正規化インピーダンス(m4)は、(0.038、j0.192)であり、周波数が高くなるとともに短絡インピーダンスz=0から遠ざかる。
もし、ボンディングワイヤを設けず、オープンスタブのみで2倍波短絡回路24を実現するには、その電気長を45度(基本波で)とすればよい。しかし、接続のためにワイヤは必須であり、そのためにそのワイヤのインダクタンスが発生する。
第1の実施形態では、ボンディングワイヤ24aにより生じるインダクタンスを補償するために、オープンスタブ24bの電気長E24は、45度(基本波で)よりも短くなり、15度(基本波で)近傍となる。
図5(b)において、第1の実施形態の2倍波短絡回路の挿入損の周波数特性を表すしている。縦軸は挿入損(dB)、横軸は周波数(GHz)、である。
オープンスタブ24bは、2倍波周波数で、ボンディングワイヤ24aのインダクタンスL24と共振する電気長E24とする。このようにすると、2倍波(6GHz)近傍で十分な抑制量を持つ帯域を広くできる。例えば約−10dBの抑制量が5.6GHzから6.4GHzの800MHz幅で得られている。他方、基本波(3GHz)近傍での挿入損は略0dBであり、基本波に与える影響を小さくできる。
第1の実施形態において、半導体増幅素子10のゲート端子電極11に接続したボンディングワイヤ24aを設け、かつオープンスタブ24bの電気長E24を15.6度などと小さくすることにより、半導体増幅素子10のゲート端子電極11から入力側基本波整合回路22と2倍波短絡回路24を含む入力回路側をみたインピーダンスは、2倍波周波数において短絡近傍にできる。ゲート端子電極11において、入力電圧のうち、主な高調波である2倍波成分が低減される。このため、ゲート端子電極11には、歪みが抑制された正弦波に近い入力電圧が加えられる。他方、図5(a)に表すように、基本波への影響を小さくできる。
高調波処理回路は、通常、出力回路側に設けられる。しかしながら、実際の高周波FETでは、出力側で生じた高調波の一部が入力側に帰還される。この結果、半導体増幅素子10の入力端子電極11に印加される入力電圧は、高調波を含むので、出力側波形に影響する。その結果、電力付加効率が低下することがある。
図6は、比較例にかかる高周波増幅器の高周波回路の模式平面図である。
比較例の2倍波短絡回路124は、特性インピーダンスZC124が3Ωであるショートスタブ124bと、その一方の端部と半導体増幅素子110のゲート端子電極111との間を接続するボンディングワイヤ124a(インダクタンス=0.3nH)とを有する。ショートスタブ124bは、直流阻止キャパシタを介して接地に接続されている。
ショートスタブ124bの電気長E124は、第1比較例において90度、第2比較例において52.5度、第3比較例において143.5度とする。なお、基本波の周波数は、3GHzである。
図7は、第1比較例における2倍波短絡回路のインピーダンス軌跡を表すインピーダンス図である。
インピーダンスz(=r+jx)は、特性インピーダンスZCC=7Ωで正規化されている。もし、ボンディングワイヤを設けず、ショートのみで2倍波短絡回路を実現するには、その電気長を90度(基本波で)とすればよい。しかし、接続のためにワイヤは必須であり、そのためにそのワイヤのインダクタンスが発生する。ワイヤのインダクタンスが存在するために、ゲート端子電極111には、短絡の効果が十分には現れない。
図8(a)は第2比較例における2倍波短絡回路を付加した時の入力端子電極から基本波整合回路側をみたときの周波数に対するインピーダンス軌跡を表すインピーダンス図、図8(b)は入力端子電極における2倍波短絡回路による挿入損の周波数依存性のグラフ図、である。
第2比較例では、ボンディングワイヤ124aにより生じるインダクタンスを補償するために、ショートスタブ124bの電気長E124は90度(基本波で)より短くなり、52.5度(基本波で)近傍となしている。
ショートスタブ124bの電気長E124を52.5度と短くし容量性とすることにより、6GHz近傍でボンディングワイヤのインダクタンスと共振を生じるが第1の実施形態に比べて十分な抑制量をもつ帯域が狭い。例えば約−10dBの抑制量は5.9GHzから6.1GHzの200MHz幅でしか得られない。
図9(a)は第3比較例における2倍波短絡回路のインピーダンス軌跡を表すインピーダンス図、図9(b)は逆方向伝達係数のグラフ図、である。
第3比較例では、ボンディングワイヤ124aにより生じるインダクタンスを補償するために、ショートスタブ124bの電気長E124は90度(基本波で)より長くし、143.5度(基本波で)近傍としている。ショートスタブ124bの電気長E124を143.5度と長くし容量性にすることにより、6GHz近傍でボンディングワイヤのインダクタンスと共振を生じるが第1の実施形態に比べて十分な抑制量をもつ帯域が狭い。例えば約−10dBの抑制量は5.97GHzから6.02GHzの50MHz幅でしか得られない。また、基本波近傍の2.8GHzにおいて、短絡に近づくので、基本波での隠避−ダンスに影響を当て、基本波でのインピーダンス整合からずれる可能性がある。つまり、ショートスタブではスタブ長を調整して、ボンディングワイヤのインダクタンスを共振により補償しても、十分な効果が得られない。
図10(a)〜(d)は、2倍波短絡回路におけるオープンスタブの特性インピーダンス依存性を表すインピーダンス図である。
すなわち、図10(a)はオーピンスタブの特性インピーダンスZC24が28Ωの場合のインピーダンス図、図10(b)は特性インピーダンスZC24が14Ωの場合のインピーダンス図、図10(c)は特性インピーダンスZC24が7Ωの場合のインピーダンス図、図10(d)は特性インピーダンスZC24が3Ωの場合のインピーダンス図、である。
オープンスタブ24bの特性インピーダンスZC24が28Ωと高い(図10(a))と、5.6GHz(m3)および6.4GHz(m4)におけるインピーダンスが短絡インピーダンスから遠ざかる。このため、2倍波を十分抑制できる帯域は狭くなる。
図10(b)に表すように、特性インピーダンスZC24が14Ωであると、十分抑制できる帯域が広くなり第1の実施形態の帯域に近づく。また、第1〜第3の比較例のインピーダンス図と比較して、2倍波短絡効果をより高くできる。
図10(c)に表すように、特性インピーダンスZC24が7Ωであると、5.6GHz(m3)〜6.4GHz(m4)の広い帯域で2倍波を短絡できる。
また、図10(d)に表すように、ZC24=3Ωとすると、5.6GHz(m3)〜6.4GHz(m4)の広い帯域で2倍波を短絡できる。但し、2.8GHz(m1)〜3.2GHz(m2)でインピーダンスが変化し、基本波整合に影響を与えることがある。
図11は、第1の実施形態の半導体増幅素子を構成する1セルの模式平面図である。
半導体増幅素子10が、HEMTであるものとする。HEMTは、動作層上に設けられたマルチフィンガー電極構造により電流が制御されるセル領域17が並列に複数配置されているものとする。たとえば、マルチフィンガー電極は、複数のフィンガーゲート電極14と、それぞれのフィンガーゲート電極14を挟むように設けられたフィンガードレイン電極15およびフィンガーソース電極16と、を有する。図11において、セル領域17を破線で表す。なお、ソース端子電極13は、バイアホール18を介して共通してHEMTチップ裏面に接続することができる。
第1の実施形態のGaN HEMTの入力インピーダンスZinの抵抗分は、約7Ωである。すなわち、オープンスタブ24bを構成する伝送線路の特性インピーダンスZC24を、半導体増幅素子10の入力インピーダンスZinの抵抗分以上とすると、入力側インピーダンス整合回路22への影響を低減しつつ、ゲート端子電極11に印加される電圧を歪みの少ない正弦波に近づけることができる。
第1の実施形態およびその変形例にかかる高周波半導体増幅器では、入力側の高調波が抑制され、半導体増幅素子の入力端子電極へ歪みが抑制された正弦波を入力することができる。このため、電力付加効率が改善された高周波半導体増幅器が提供される。このような高周波半導体増幅器は、レーダー装置や移動通信基地局などに用いることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10 半導体増幅素子、11 入力(ゲート)端子電極、12 出力(ドレイン)端子電極、22 入力側インピーダンス整合回路、24 2倍波短絡回路、24a (2倍波短絡回路の)ボンディングワイヤ、24b オープンスタブ、30 出力回路、Zin 半導体増幅素子の入力インピーダンス、ZC24 オープンスタブの特性インピーダンス

Claims (3)

  1. 入力端子電極と、出力端子電極と、を有する半導体増幅素子と、
    前記入力端子電極に接続された基本波に対する入力側インピーダンス整合回路と、
    オープンスタブと、前記オープンスタブの一方の端部と前記半導体増幅素子の前記入力端子電極とを接続するボンディングワイヤと、を有する2倍波短絡回路と、
    前記半導体増幅素子の前記出力端子電極と接続された出力側インピーダンス整合回路と、
    を備えた高周波半導体増幅器。
  2. 前記オープンスタブは、2倍波の周波数において、前記ボンディングワイヤのインダクタンスと共振する電気長を有する請求項1記載の高周波半導体増幅器。
  3. 前記オープンスタブの特性インピーダンスは、前記半導体増幅素子の入力インピーダンスの抵抗成分以上である請求項1または2に記載の高周波半導体増幅器。
JP2014021736A 2014-02-06 2014-02-06 高周波半導体増幅器 Pending JP2015149627A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014021736A JP2015149627A (ja) 2014-02-06 2014-02-06 高周波半導体増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014021736A JP2015149627A (ja) 2014-02-06 2014-02-06 高周波半導体増幅器

Publications (1)

Publication Number Publication Date
JP2015149627A true JP2015149627A (ja) 2015-08-20

Family

ID=53892682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014021736A Pending JP2015149627A (ja) 2014-02-06 2014-02-06 高周波半導体増幅器

Country Status (1)

Country Link
JP (1) JP2015149627A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401681B2 (en) 2014-09-08 2016-07-26 Kabushiki Kaisha Toshiba Semiconductor amplifier
US9590562B2 (en) 2014-10-31 2017-03-07 Kabushiki Kaisha Toshiba Semiconductor amplifier bias circuit and semiconductor amplifier device
US9929693B2 (en) 2015-01-27 2018-03-27 Kabushiki Kaisha Toshiba High-frequency semiconductor amplifier
US9935581B2 (en) 2015-01-28 2018-04-03 Kabushiki Kaisha Toshiba High-frequency semiconductor amplifier
KR20180056344A (ko) * 2016-11-16 2018-05-28 한국전자통신연구원 상이한 전기적 길이를 갖는 복수의 임피던스 변환 회로를 이용한 전력 증폭기의 정합 방법
US9985584B2 (en) 2015-01-27 2018-05-29 Kabushiki Kaisha Toshiba High-frequency semiconductor amplifier

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553316U (ja) * 1978-10-04 1980-04-10
JP2011041313A (ja) * 2005-07-29 2011-02-24 Mitsubishi Electric Corp 高周波電力増幅器
JP2011229122A (ja) * 2010-04-01 2011-11-10 Hitachi Kokusai Electric Inc 電力増幅器
JP2013118580A (ja) * 2011-12-05 2013-06-13 Mitsubishi Electric Corp 高周波増幅器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553316U (ja) * 1978-10-04 1980-04-10
JP2011041313A (ja) * 2005-07-29 2011-02-24 Mitsubishi Electric Corp 高周波電力増幅器
JP2011229122A (ja) * 2010-04-01 2011-11-10 Hitachi Kokusai Electric Inc 電力増幅器
JP2013118580A (ja) * 2011-12-05 2013-06-13 Mitsubishi Electric Corp 高周波増幅器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401681B2 (en) 2014-09-08 2016-07-26 Kabushiki Kaisha Toshiba Semiconductor amplifier
US9590562B2 (en) 2014-10-31 2017-03-07 Kabushiki Kaisha Toshiba Semiconductor amplifier bias circuit and semiconductor amplifier device
US9929693B2 (en) 2015-01-27 2018-03-27 Kabushiki Kaisha Toshiba High-frequency semiconductor amplifier
US9985584B2 (en) 2015-01-27 2018-05-29 Kabushiki Kaisha Toshiba High-frequency semiconductor amplifier
US9935581B2 (en) 2015-01-28 2018-04-03 Kabushiki Kaisha Toshiba High-frequency semiconductor amplifier
KR20180056344A (ko) * 2016-11-16 2018-05-28 한국전자통신연구원 상이한 전기적 길이를 갖는 복수의 임피던스 변환 회로를 이용한 전력 증폭기의 정합 방법
KR102260836B1 (ko) * 2016-11-16 2021-06-08 한국전자통신연구원 상이한 전기적 길이를 갖는 복수의 임피던스 변환 회로를 이용한 전력 증폭기의 정합 방법

Similar Documents

Publication Publication Date Title
JP5223008B2 (ja) 高周波電力増幅器
JP5603893B2 (ja) 高周波半導体増幅器
JP2015149627A (ja) 高周波半導体増幅器
US10003311B1 (en) Compact class-F chip and wire matching topology
US10242960B2 (en) Integrated passive device for RF power amplifier package
JP2013187774A (ja) 高周波半導体増幅器
JP5468095B2 (ja) 高周波半導体増幅器
CN112106294A (zh) 具有谐波控制电路的射频功率放大器及其制造方法
JP4948683B2 (ja) 高周波増幅回路
JP2015149626A (ja) 高周波半導体増幅器
JP2012182560A (ja) Ab級増幅器
JP6837602B2 (ja) 分布型増幅器
JP6383224B2 (ja) 半導体増幅器
EP3016281B1 (en) Semiconductor amplifier bias circuit and semiconductor amplifier device
JP6648979B2 (ja) 半導体増幅装置
JP2014207333A (ja) 電界効果トランジスタおよび高周波増幅回路
JP2021090168A (ja) 電力増幅回路
JP6909837B2 (ja) 高周波低雑音増幅器
JP2014207576A (ja) 電界効果トランジスタおよび高周波増幅回路
US11855601B2 (en) High-frequency semiconductor device
US11979117B2 (en) High frequency semiconductor amplifier
JP6678827B2 (ja) 高周波増幅器
KR101601829B1 (ko) 고출력 반도체 소자 패키지
JP2017055226A (ja) 高周波半導体増幅器
Shenai et al. High-Performance Broadband Gallium Nitride (GaN) Power Amplifiers for Next Generation Communication Applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170308

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170907

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171124