JP6581477B2 - 増幅器 - Google Patents

増幅器 Download PDF

Info

Publication number
JP6581477B2
JP6581477B2 JP2015225162A JP2015225162A JP6581477B2 JP 6581477 B2 JP6581477 B2 JP 6581477B2 JP 2015225162 A JP2015225162 A JP 2015225162A JP 2015225162 A JP2015225162 A JP 2015225162A JP 6581477 B2 JP6581477 B2 JP 6581477B2
Authority
JP
Japan
Prior art keywords
circuit
inductor
capacitor
transistor
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015225162A
Other languages
English (en)
Other versions
JP2017092915A (ja
Inventor
恵一 山口
恵一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015225162A priority Critical patent/JP6581477B2/ja
Priority to US15/267,325 priority patent/US9755584B2/en
Publication of JP2017092915A publication Critical patent/JP2017092915A/ja
Application granted granted Critical
Publication of JP6581477B2 publication Critical patent/JP6581477B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2176—Class E amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Description

この発明の実施形態は、増幅器に関する。
増幅器で高効率動作を実現するには、飽和電力付近で使用し、２倍波や３倍波などの高調波まで考慮して負荷インピーダンスを最適化することが理想である。負荷インピーダンスやオーバードライブの程度、バイアスの深さに応じて、Ａ級、Ｂ級、Ｃ級、Ｊ級あるいはＤ級、Ｅ級、Ｆ級といった呼称が与えられている。しかし、これらは便宜上の分類であって本質的な部分は等価であり、特に最大効率が得られる条件では似たようなダイナミックロードラインになっている。つまり、ソース接地の場合はドレイン電流とドレイン電圧（バイポーラの場合、エミッタ設置の場合はコレクタ電流とコレクタ電圧）の時間波形が同時刻に重ならないように、すなわち電流と電圧の瞬時の積が大きくならないような、デバイス内部における電力消費を最小化するような動作条件になっている。
一般的に、任意の負荷インピーダンスを実現する手段として、共振型の無損失整合（同調）回路が採用される。このため、目標とするインピーダンスが得られる周波数の範囲は同調している周波数範囲に限られる。また、ＤＣと基本波、基本波と２倍波、２倍波と３倍波などの隣接する倍波間のインピーダンスを独立に操作することは難しい。各周波数で理想的なインピーダンスを見せるにはＱの高い回路を利用して周波数分離を良くする必要があるが、その結果帯域は狭くなる。この様に、高効率と広帯域は二律背反の関係にある。このため、従来は高効率回路は狭帯域というのが一般的であった。
第１の関連技術に係る増幅器として、コンデンサ（キャパシタ）（コンデンサＸ１とする）およびコイル（インダクタ）（インダクタＹ１とする）からなる直列共振器のインピーダンスが、基本波周波数においてゼロとなることを利用して、基本波周波数における負荷インピーダンスを、前記直列共振器に直列接続されたインダクタＹ１’と負荷抵抗の直列回路と、この直列回路とコンデンサ（コンデンサＸ２とする）との並列接続によって与えるものが知られている。この増幅器では、高調波に対しては、コンデンサＸ１およびインダクタＹ１の直列インピーダンスが高くなることを利用して、コンデンサＸ２だけを見せるようにしている。コンデンサＸ２に並列しているインダクタ（インダクタＹ２とする）は、直流（ＤＣ）のみを通し、無線周波数（ＲＦ）では高インピーダンスとなるように選ばれる。Ｙ１−Ｙ１’−Ｘ１からなる直列共振器の共振周波数は基本波周波数よりも低い。コンデンサＸ１およびインダクタＹ１からなる直列共振器のＱ値が低くなるように設定すれば、基本波周波数から離調しても、良好な負荷インピーダンス（あるいは負荷アドミッタンス）に近い値を維持できるようになる。しかしながら、高調波インピーダンスが低下するため、理想的な動作が得られない。
この増幅器の別の形態として、上述のコンデンサＸ２とインダクタ（コイル）Ｙ１’関係を入れ替えたスイッチング動作が検討されている（第２の関連技術）。負荷インピーダンスを適切に選ぶことで等価な特性が得られることが示された。
また、第１の関連技術では、基本波における負荷インピーダンスの角度が概ね３３度であり、インダクタＹ１’によって与えられる角度が概ね４９度であることが知られている。インダクタＹ１’によって与えられる角度を別の手段で与え、さらにコンデンサＸ２を接続することで所望の帯域内で角度が概ね３３度で一定になる様に回路を最適化する手法が知られている（第３の関連技術）。第３の関連技術では直列共振器に直列接続していたインダクタＹ１’に代わりインダクタＹ”を並列容量Ｘ２に並列接続することで帯域内における負荷インピーダンスの角度を一定に保てることが示された。このインダクタＹ”は第１の関連技術におけるインダクタＹ２を有限の値にしたものと考えられる。しかし、第３の関連技術で示されたのはインダクタＹ”のサセプタンスを、Ｘ１−Ｙ１の直列共振回路のサセプタンスで打ち消し、帯域内で一定の角度４９度を得るというもので、これに並列容量Ｘ２が接続されると帯域内での角度は傾斜してしまい、負荷インピーダンスを３３度で一定にするために回路解析ＣＡＤによる回路最適化の手法が用いられており、結局どのようなメカニズムで角度一定の負荷インピーダンスが実現したのかが明らかにされず、従って代数的な計算によってＹ”を求めるまで理論が至らなかった。また、Ｘ１−Ｙ１に相当する負荷回路はπ型のインピーダンス変換器とＴ型のチェビシェフバンドパスフィルタに置き換えられたが、回路全体のＱ値が低いため、高調波インピーダンスが理想的な値から大きくずれており、電力効率や出力電力の周波数特性が悪く、回路の素子数も多い。
上述の第１の関連技術の増幅器の別の形態として、インダクタＹ２のインダクタンスを低くして、当該インダクタＹ２とインダクタＸ２とからなる回路を並列共振器として利用する試みがある（第４の関連技術）。こちらは第３の関連技術とは異なり、代数的にＹ２（第３の関連技術のＹ”に相当）を求めたものである。この結果、Ｙ２を有限値とすることでＹ１−Ｙ１’−Ｘ１からなる直列共振器の動作周波数で見せるべき角度をゼロ（すなわちＹ’を削除できる）に出来る設計条件が存在する可能性が示された。Ｙ２が有限値になり、Ｙ’が削除されると、第１の関連技術とは異なる回路トポロジへの変更が可能になる。すなわち、Ｘ２−Ｙ２（あるいはＸ２−Ｙ”）による並列共振器とＸ１−Ｙ１による直列共振器とによって高効率な増幅器が構成可能になる。
一方で、並列共振器のリアクタンス（上述の角度に相当）を補償する方法は古くから知られている。例えば、並列共振器に直列共振器を接続する、あるいは並列共振器に直列共振器を接続しさらに並列共振器を接続することで、リアクタンス成分（インピーダンスの虚部（虚数部）、上述の角度に相当）の補償を行うものが知られている（第５の関連技術）。この原理は単純であり、電気回路の原理上、並列共振器のリアクタンス成分が共振点付近で減少するのに対して、直列共振器のリアクタンスは共振点付近で増加することを利用している。両者の増減が相殺してリアクタンスが概ね一致値になる。リアクタンスの傾斜は、それぞれの共振器のＱ値で調整する。第５の関連技術は第３の関連技術での試みそのものである。
第５の関連技術を、第４の関連技術の増幅器に適用し、第３の関連技術で不明瞭だった設計条件を明らかにした第６の関連技術が知られている。しかし、導かれた設計条件では共振器のＱ値として１前後の値を用いる必要がある。このため、基本波のリアクタンス成分は補償できても、基本波帯域内でアドミッタンスまたはインピーダンスの実部（実数部）が変動し、加えて２倍波の周波数帯でもアドミッタンスの実部が十分に下がらず、結果的に広帯域で好適な特性が得られない。この点で、第３の関連技術からの技術的な進展はないと言える。
これまでは、インピーダンスの虚部（リアクタンス成分）あるいはアドミッタンスの虚部（サセプタンス成分）の補償に着目しており、出力電力を基本波帯域内で一定にするために必要な実部の平坦性と、および効率改善と電圧振幅抑制と高調波漏洩に必要な高調波帯域での十分に低い実部とを実現することが全く考慮されていないという問題があった。また、例えば第３の関連技術に見られるように、これまではリアクタンス補償回路に加えて、基本波周波数の最適インピーダンスを外部回路に接続するために５０Ωに変換する後段回路を後段に接続する必要や、高調波の漏洩を遮断するための広域遮断フィルタを後段に接続する必要があり、回路規模もかなり大がかりであった。
J. K. A. Everard, et.al., J. IERE, Vol. 57, pp.52-58, 1987 A. Grebennikov, IEEE MTT-S 2001, THIF-38, pp.2143-2146
本発明の実施形態は、基本波帯域内でアドミッタンスまたはインピーダンスの実部の値の変動をできるだけ抑制しつつ、高調波帯域のアドミッタンスの実部の値を低く抑えたまたはインピーダンスの値を高く維持した増幅器を、低回路規模で実現しようとするものである。
本発明の実施形態としての増幅器は、トランジスタと、前記トランジスタの接地端子に電気的に接続された接地回路と、前記トランジスタの出力端子と前記接地回路間に電気的に接続された第１コンデンサと、前記トランジスタの出力端子に電気的に接続された第１インダクタと、前記第１インダクタと前記接地回路との間に電気的に接続された第２コンデンサと、前記第１インダクタと前記接地回路との間に接続されたバイアス回路と、前記トランジスタの出力端子に電気的に接続された第１回路であって、第２インダクタと、前記第２インダクタに直列に接続された第３コンデンサとを含む第１回路と、負荷回路との間に接続された第４コンデンサと、前記第１回路の前記負荷回路側の端子である前記第１回路の出力端子と、前記接地回路との間に接続された第５コンデンサと、前記第４コンデンサの前記負荷回路側の端子と、前記接地回路との間に接続された第３インダクタとを備える。
第１の実施形態に係る増幅器の回路ブロック図。 図１の増幅器の具体的な構成例を回路記号で用いて表した図。 図１の増幅器において複数の素子間を接続する接続回路を配置した図。 第２の実施形態に係る増幅器の回路ブロック図。 図４の増幅器において複数の素子間を接続する接続回路を配置した図。 第３の実施形態に係る増幅器の回路ブロック図。 図６の増幅器において複数の素子間を接続する接続回路を配置した図。 第４の実施形態に係る増幅器の回路ブロック図。 図８の増幅器において複数の素子間を接続する接続回路を配置した図。 本発明の実施形態に係る増幅器の周波数特性の例を示す図。 本発明の実施形態に係る増幅器の周波数特性の他の例を示す図。 本発明の実施形態に係る増幅器の周波数特性のさらに他の例を示す図。 関連技術に係る増幅器の構成図。 関連技術に係る増幅器の周波数特性の例を示す図。
本発明の実施形態は、電力増幅技術に関し、特に電力制御回路、電力伝送回路または高周波電力増幅回路に関する。本実施形態の増幅器（または増幅回路）は、一例として、ＤＣ−ＤＣコンバータ等の電源制御回路あるいは電力伝送回路、または無線用の高周波増幅回路等で用いられる。本増幅器は、一般にスイッチングアンプと呼ばれる分類に属し、増幅器を飽和状態で使用した場合に、他の増幅方式に比べて高い電力効率が得られる特徴がある。なお、本増幅器は、スイッチングアンプの中でもＥ級と呼ばれる動作に近い動作を有する。以下、図面を参照しながら、本発明の実施形態について説明する。
図１は、第１の実施形態に係る増幅器の回路ブロック図である。図２は、図１に示した増幅器の具体的な構成例を回路記号で用いて表した図である。それぞれ対応する要素には同一の符号を付してある。図２の構成は一例であり、この回路構成に限定されるものではない。
図１の増幅器は、トランジスタ１０３と、接地回路１０４と、バイアス回路１０２と、信号源を含む入力回路１０１と、並列共振回路である前段回路１０７と、位相補償とインピーダンス変換と高調波漏洩防止とを行う後段回路１０８とを備えている。入力回路１０１は、必要に応じてバイアス回路や安定化回路や整合回路を含む。増幅器は、入力回路１０１に電気的に接続されており、増幅対象となる電力信号の入力を受ける。また、増幅器は、負荷回路１０５に電気的に接続されており、増幅器で増幅された電力は負荷回路１０５に供給される。入力回路１０１が増幅器の一部であってもよい。
入力回路１０１は、トランジスタ１０３の制御端子（入力端子）と接地回路１０４との間に電気的に接続されている。入力回路１０１は、増幅対象となる信号を生成する信号源を含む。信号源が生成する信号は正弦波でも良いし、よりスイッチング動作しやすいような方形波あるいはそれに準じた波形でも良い。また、入力回路１０１によって駆動されるトランジスタ１０３のデューティ比は、一例として５０％である。デューティ比は、負荷回路に相当する前段回路１０７、後段回路１０８、負荷回路１０５が見せる負荷インピーダンスを適切に設計することで自由に設定可能である。入力回路は、信号源で生成した信号をトランジスタ１０３の制御端子に出力する。
トランジスタ１０３は、バイポーラトランジスタ、電界効果トランジスタ（ＦＥＴ）等、任意の増幅素子でよい。図２の例では電界効果トランジスタの場合が示される。トランジスタの分類についても特段の制限はない。また、ＢＪＴ、ＨＢＴ、ＭＯＳＦＥＴ、ＬＤＭＯＳ、ＪＦＥＴ、ＨＥＭＴ等のデバイス構造についても、特段の制限は無い。また、シリコン、化合物半導体等、材料系についても、特段の制限はない。また、接地方式も特段のも制限はない。多くの場合、バイポーラトランジスタではエミッタ接地、電界効果トランジスタではソース接地が用いられる。ソース接地の場合は、入力端子（制御端子）はゲート、出力端子はドレイン、接地端子はソースに相当する。またトランジスタは、複数のトランジスタ素子から構成されてもよい。この場合、カスコード、ダーリントン、並列接続等、トランジスタ素子の接続構造も特段の制限はない。
入力回路１０１に含まれるバイアス回路は、トランジスタ１０３の動作点を決定するための回路である。本増幅器のバイアス点は、トランジスタ１０３の閾値電圧付近に設定される。バイアス点を適宜浅くしたり深くすることで、利得、出力電力、効率、高調波を調整可能である。バイアス点に特段の制限は無い。また、バイアス回路１０２から供給する電圧を制御することで主として出力電力、効率が調整可能である。また、デバイスの耐電圧を超えないようにバイアス回路１０２から供給される電圧は調整されるべきであるが、供給電圧に特段の制限は無い。
前段回路１０７は、トランジスタ１０３の負荷インピーダンスを誘導性に見せるための回路である。前段回路１０７は、コンデンサ（キャパシタ）Ｃ０、インダクタＬ０、コンデンサＣｂを含む。
後段回路１０８は、負荷回路のインピーダンスをトランジスタ１０３の最適負荷インピーダンスに変換したり、位相補償および高調波漏洩抑制を行う機能を備えた回路である。後段回路１０８は、インダクタＬ１、コンデンサＣ１１、コンデンサＣ１３、コンデンサＣ１２、インダクタＬ２’を備える。
トランジスタ１０３の入力端子（制御端子）は、入力回路１０１の出力端子に電気的に接続され、信号源から出力された信号を受ける。トランジスタ１０３の一端（出力端子）は前段回路１０７に電気的に接続され、他端（接地端子）は接地回路１０４に電気的に接続されている。
バイアス回路１０２の一端は、前段回路１０７におけるインダクタＬ０とコンデンサＣｂ間に電気的に接続され、他端は、接地回路１０４に電気的に接続されている。バイアス回路１０２は増幅器の電源となるＤＣ（直流）バイアスを与える。バイアス回路１０２には直流電源（ＤＣ電源）が含まれる（後述する図２の符号１０２を参照）。また、バイアス回路１０２には、必要に応じて、電源インピーダンスを低減するためのデカップリング回路、高周波インピーダンスを高めるためのチョーク、または、これらの両方やこれに準じた機能を同時に与える機能部品などが必要に応じて含まれる。
また、バイアス回路１０２は必ずしもインダクタＬ０を介して接続する必要は無く、良く知られている様に、任意の箇所からバイアスティーを用いて給電可能である。例えば、トランジスタ１０３の出力端子に直接当該周波数でハイインピーダンスとなるバイアスティーを用いてバイアスを供給することも可能である。尚、バイアス回路１０２は上述の様に必要に応じてバイアスティーと等価の回路を内部に備えることも出来る。
バイアス回路１０２の一端は、前段回路１０７におけるインダクタＬ０とコンデンサＣｂ間に電気的に接続され、他端は、接地回路１０４に電気的に接続されている。バイアス回路１０２は増幅器の電源となるＤＣ（直流）バイアスを与える。バイアス回路１０２には直流電源（ＤＣ電源）が含まれる（後述する図２の符号１０２を参照）。また、バイアス回路１０２には、必要に応じて、電源インピーダンスを低減するためのデカップリング回路、高周波インピーダンスを高めるためのチョーク、または、これらの両方やこれに準じた機能を同時に与える機能部品などが必要に応じて含まれる。
接地回路１０４は直流電源の帰路となり、基準電位を与えるものである。図２では、接地回路１０４は、グランドまたは接地を示す記号によって表されている。接地回路１０４の各端子（入力回路、コンデンサ、インダクタ、負荷回路と接続される端子）間には寄生のインダクタンスが存在する。
コンデンサＣ０の位置は図１または図２の位置ではなく、インダクタＬ０とインダクタＬ１の間でもよい。
後段回路１０８におけるインダクタＬ１の一端は、前段回路１０７の出力、より詳細には、トランジスタの出力端子に電気的に接続されている。インダクタＬ１の他端は、コンデンサＣ１１の一端に電気的に接続されている。インダクタＬ１およびコンデンサＣ１１は、直列共振器を構成する。インダクタＬ１およびコンデンサＣ１１の接続順を逆にしてもよい。つまり、インダクタＬ１とコンデンサＣ１１とを含む回路１０９において、インダクタＬ１とコンデンサＣ１１との接続順は問わない。
コンデンサＣ１１の他端は、コンデンサＣ１３を介して接地回路１０４に電気的に接続されている。コンデンサＣ１２の一端は、コンデンサＣ１３を介して接地回路１０４に電気的に接続されている。コンデンサＣ１２は、コンデンサＣ１１と負荷回路１０５との間に配置されている。コンデンサＣ１１、Ｃ１２、Ｃ１３は、いわゆるＴ型回路を構成している。コンデンサＣ１２の他端は、インダクタＬ２’を介して接地回路１０４に電気的に接続されている。
後段回路１０８の出力端子、すなわち増幅器の出力端子は、負荷回路１０５に電気的に接続されている。負荷回路１０５の一端は、後段回路１０８の出力端子に電気的に接続され、他端は接地回路１０４に電気的に接続されている。負荷回路１０５の入力インピーダンスは、５０Ωに選ばれることが多いが、高調波インピーダンスは５０Ωから乖離している場合も多い。本実施形態の増幅器は、後述のように、負荷回路１０５の高調波インピーダンスの影響を受けにくい構成を有している。負荷回路１０５に、高調波トラップ（高調波の漏洩または出力を防止する回路）を別途設けてもよい。
増幅器における複数の素子間に、これらの素子を互いに接続する接続回路を配置してもよい。この場合の回路ブロック図の例を図３に示す。接続回路Ａ、接続回路Ｂ、接続回路１１、接続回路１２、および接続回路１３が配置されている。
接続回路Ａは、トランジスタ１０３と、コンデンサＣ０と、インダクタＬ０と、インダクタＬ１とに接続される端子を有し、これらの端子で、これらの素子を電気的に接続している。接続回路Ａは、トランジスタ１０３の真性領域部分を、インダクタＬ０、あるいは必要に応じてコンデンサＣ０に物理的に接続する接続構造に相当する。
モノリシックＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の場合は、接続回路Ａは、パタンの引き出しおよび引き回し部分に相当する。パッケージデバイスをＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）に実装する場合は、接続回路Ａは、チップ上とフィードスルーとを含めたパッケージ内部の構造と、ＰＣＢ上のパタンとを含む部分に相当する。通常、接続回路Ａは、有限の寸法があるため、接地回路１０４との間にキャパシタンス（寄生キャパシタンス）を有する。また接続回路Ａの各端子（トランジスタ、コンデンサ、インダクタと接続される端子）間にはインダクタンスが存在する。これを積極的に利用することで、理想的なインピーダンスに近付けることも可能である。例えば、接続回路Ａの寄生キャパシタンスで、コンデンサＣ０のキャパシタンスを代用することも可能であり、この場合、コンデンサＣ０を省略する構成も考えられる。また、接続回路Ａが、インダクタンスＬ０の一部あるいは全て、あるいはインダクタンスＬ１の一部あるいは全てを担うことも可能である。
接続回路Ｂは、インダクタＬ０とコンデンサＣｂ間に配置され、これらを物理的に接続する接続構造に相当する。接続回路Ｂには、増幅器の電源となるバイアス回路１０２が接続され、バイアス回路１０２を介して接地回路１０４に接続されている。接続回路Ｂは、インダクタＬ０、コンデンサＣｂ、およびバイアス回路１０２に接続される複数の端子を有する。
接続回路１１は、インダクタＬ１とコンデンサＣ１１間を接続する。接続回路１１は、インダクタＬ１とコンデンサＣ１１に接続される複数の端子を有する。接続端子間には寄生インダクタンスを有するので、Ｌ１のインダクタンスの値は寄生インダクタンスを考慮して決定してもよい。
接続回路１２は、コンデンサＣ１１とコンデンサＣ１２とコンデンサＣ１３間を接続する。接続回路１２と接地回路１０４との間にコンデンサＣ１３が接続されている。接続回路１２は、コンデンサＣ１１とコンデンサＣ１２とコンデンサＣ１３に接続される複数の端子を有する。コンデンサＣ１３のキャパシタンスの値は、接続回路１２と接地回路１０４との間に形成される寄生容量を考慮して決定してもよい。
接続回路１３は、コンデンサＣ１２とインダクタＬ２’と負荷回路１０５間を接続する。接続回路１３は、増幅器の出力端子の役割を有する。接続回路１３と接地回路１０４との間に、負荷回路１０５が接続される。接続回路１３と接地回路１０４との間にはインダクタＬ２’が接続されている。また接続回路１３と接続回路１２との間には、コンデンサ１２が接続されている。コンデンサＣ１２、インダクタンスＬ２’の値は接続回路１３が持つ寄生成分を考慮して決定しても良い。
本増幅器における回路素子値（以下、素子値）は、一例としてトランジスタ１０３がスイッチ素子として見えるノード（すなわち、トランジスタ１０３の真性領域。寄生成分が無視できる周波数帯では、パッケージあるいはチップの出力端子、または接続点Ａのトランジスタ１０３側の端子）から、負荷回路側を見たアドミッタンスについて、基本波周波数帯域における実部および虚部の偏差を小さく抑え、２倍波周波数等の高調波の実部の最大値も小さく抑えるように設定されている。一例として、基本波周波数帯域での実部の偏差が１０％以内、虚部の偏差が１０％以内、２倍波周波数の実部の最大値が基本波周波数の１／４以下になるように調整する。
本増幅器における回路素子値の決定に当たっては、様々なアプローチが考えられる。理論式を用いて初期値を決定した上で、実際の増幅器にて素子値の調整を行ってもよい。または、シミュレータを用いて素子値の最適化を行い、最終的に実際の増幅器で調整を行ってもよい。
ここで図１３に、関連技術に係る増幅器の回路ブロック図を示す。ここでは図２と同様に回路記号を用いた回路図を示している。この増幅器は、トランジスタ１０３、並列接続されたコンデンサＣ０およびインダクタＬ０、直列接続されたインダクタＬｓおよびコンデンサＣｓ、並列接続されたキャパシタＣｐおよびインダクタＬｐ、負荷回路９０５を備える。並列接続されたコンデンサＣ０およびインダクタＬ０は、並列共振回路９１０を形成する。直列接続されたインダクタＬｓおよびコンデンサＣｓは直列共振回路９１１を形成する。並列接続されたキャパシタＣｐおよびインダクタＬｐは並列共振回路９１３を形成する。なお、図１〜図３と同様に、インダクタＬ０と接地回路との間にコンデンサＣｂを配置してバイアス回路を接続して給電してもよい。
図１４に、図１３の増幅器の周波数特性を示す。図の上段が、トランジスタの（真性部の）出力端から見た規格化負荷アドミッタンスの実部（図ではｒｅａｌ（Ｙ（１，１））＊Ｒｏａｄ）と、規格化周波数との関係を示す。規格化周波数は設計中心で規格化したものである。規格化アドミッタンスは負荷回路９０５の抵抗値で規格化したものである。左側は基本周波数帯域、右側は２倍波周波数帯域を示す。図の下段が、基本波周波数帯域において、当該負荷アドミッタンスの虚部で規格化サセプタンス（図ではｉｍａｇ（Ｙ（１，１））＊Ｒｏａｄ／０．６８１）を示す。虚部は、サセプタンスに相当し、実部はコンダクタンスに対応する。関連技術では、基本周波数帯域でサセプタンスを平坦（偏差が低い値）にすることで、離調周波数においても中心周波数と同等の効率や出力電力などの諸特性を得ようと試みている。下段のように、基本波周波数帯域（例えば１．０を中心とする一定の周波数範囲）では、サセプタンスが平坦である。しかしながら、２倍波周波数帯域（例えば２．０ＧＨｚを中心とする一定の周波数範囲）では、図１４の右図から分かるように、負荷コンダクタンスが全体的に高い。これが、電力効率の劣化や出力電力の低下や電圧振幅の増加を招く。
図１０に、本実施形態に係る増幅器の当該増幅器の周波数特性を示す。図１４と同様に、図の上段が、トランジスタの（真性部の）出力端（あるいは接続回路Ａのトランジスタ側の端子）から見た規格化負荷アドミッタンスの実部（図ではｒｅａｌ（Ｙ（１，１））＊Ｒｏａｄ）と、規格化周波数との関係を示す。左側は基本周波数帯域の特性、右側は２倍波周波数帯域の特性を示す。図の下段が、基本波周波数帯域において、規格化した当該負荷アドミッタンスの虚部（図ではｉｍａｇ（Ｙ（１，１））＊Ｒｏａｄ／０．６８１）の周波数特性を示す。虚部は、サセプタンスに相当する。
本実施形態の増幅器では、基本周波数帯域での虚部の平坦性が多少劣化するのは許容しつつも、実部の平坦性の確保と、２倍波周波数帯域での実部を低く抑えることを特徴としている。一例として、基本周波数帯域での実部の偏差が１０％以内、虚部の偏差が１０％以内に抑えつつ、２倍波周波数帯域の実部の最大値が、基本波周波数帯域の１／４以下になるように素子値を設定（調整）している。
実部の偏差が１０％以内とは、例えば基本波周波数帯域の変動の範囲の最大値と、当該最大値の１０％低い値との間に収まることを意味する。あるいは、基本波周波数帯域の中心周波数の値を中心とし、その上下それぞれ１０％以内の範囲と定義してもよい。定義の方法は任意でよく、許容できる変動範囲を定義すればよい。１０％も一例であり、一般的にα％でよい。虚部も同様であり、一般的に偏差をβ％以内に抑えればよい。
図１０では、基本波周波数帯域（例えば中心周波数が１．０とする）の実部の最大値は例えば１．０になっており、２倍波周波数帯域（たとえば２．０ＧＨｚを中心とする一定の周波数範囲）では実部の値が、０．２５（＝１．０／４）以下に抑えられている。すなわち、基本実部２倍波周波数帯域の実部の最大値が、基本波周波数帯域の１／４以下になっている。
このように基本波周波数帯域での虚部の平坦性の低下を許容（多少の変動は許容）しつつも、実部の平坦性を優先し、かつ２倍波周波数帯域での実部を低く抑制することにより、高い電力効率を得る。すなわち、基本波周波数帯域の位相補償（虚部の平坦性確保）のみでなく、実部の平坦性の確保と２倍波周波数波帯域の高反射性を得ること（２倍波周波数を出力させない）が重要である。本実施形態の増幅器の構成では、増幅器の各素子値を適切に選択することで、このような特性を得ることができる。
さらに素子値選択の条件として、例えば、基本波周波数帯域の実部の値に対して負荷インピーダンスが２倍以上大きくなることを追加してもよい。
このようにして、基本波周波数帯域の実部と虚部の値を、当該帯域内における中心周波数の値またはそれに近い範囲に維持し、さらに高調波帯域における実部の値を十分に低くした回路を、少ない素子数で実現できる。出力電力および電力効率を良好な値にでき、および高調波漏洩を好適に抑制できる。また、素子破壊に至る電圧振幅を低く抑えることが出来る。
図１１は、図１０の場合とは異なる素子値を選択した場合の周波数特性を示している。図１０と比べて、基本波周波数帯域において、負荷アドミッタンスの実部および虚部の変動幅は大きくなっているものの、２倍波周波数帯域において負荷アドミッタンスの実部の値は小さくなっている。すなわち、図１０よりも高調波の高い反射性が得られる。
図１２は、図１０および図１１の場合とは異なる素子値を選択した場合の周波数特性を示している。図１１と比べて、基本波周波数帯域において、負荷アドミッタンスの実部および虚部の変動幅は大きくなっているものの、２倍波の周波数帯域において負荷アドミッタンスの実部の値は図１１の場合より小さくなっている。これにより、高調波について、図１１よりもさらに良好な反射性が得られる。
上述した増幅器における回路素子は、必要に応じて分割する（複数の素子に置き換える）ことが出来る。例えばコンデンサＣ０を２つに分割する、すなわち、コンデンサＣ０の代わりに、コンデンサＣ０−１とコンデンサＣ０−２の２つを直列または並列接続したものを用いることができる。これにより、回路レイアウトを対称にすることが出来る。
トランジスタ１０３を多合成（複数のトランジスタ素子の接続）により構成し、トランジスタ素子の近くにコンデンサを配置するといった工夫も可能である。この場合、接続回路Ａはこれらのトランジスタ素子の合成パタンを含んでよい。
また、接続回路Ｂを、複数の接続回路部分Ｂ’、Ｂ’’、Ｂ’’’ ・・・に分割することも可能である。この場合、分割された複数の接続回路部分Ｂ’、Ｂ’’、Ｂ’’’ ・・・の複数個所から給電することも可能である。これらの接続回路部分のうち、給電しない箇所が存在してもよい。
また、トランジスタ１０３から負荷回路１０５の前までの回路またはその一部を複数並列に接続することも可能である。
また、トランジスタを複数に分割し、本増幅器を複数並列接続することも可能である。例えば、１つのパッケージに２つの素子（トランジスタ等）が内蔵されている場合、接続回路Ａにてこれらの素子の出力を合成して、一つの出力回路、１つのバイアス回路１０２で束ねることも可能であるが、必要に応じて、２つの出力に対して独立の回路を与え、負荷回路１０５にて電力合成することも可能である。
また、部品の分割によって、等価直列抵抗または等価直列インダクタンスを低減したり、部品公差の影響を軽減したりすることが可能であり、また、調整の利便性がするなどの効果が得られる。
本増幅器における回路素子は、集中定数回路でも分布定数回路でもあるいはその合成でも実現可能である。
例えば、分布定数線路はＦ行列を用いて集中定数回路と相互に入れ替え可能であることは良く知られている。例えば、任意の特性インピーダンスと電気長を持つ伝送線路は集中定数によるπ型のローパスフィルタ、π型のハイパスフィルタ、Ｔ型のローパスフィルタ、Ｔ型のハイパスフィルタと入れ替え可能である。同様に、任意の特性インピーダンスと電気長を持つ伝送線路は入力側と出力側に容量を付加することで短縮可能であることは良く知られた技術である。
インダクタやコンデンサが伝送路で置き換えられることも良く知られており、先端を開放したスタブ、先端を短絡したスタブ、任意の特性インピーダンスの伝送線路に置換できる。
あるいはまた、本願の回路におけるインピーダンス変換部分をトランスに置換することも可能である。トランスが集中定数でも分布定数でも実現可能であることは良く知られている。
本増幅器における回路素子は、集中定数回路でも分布定数回路でもあるいはその合成でも実現可能である。
本増幅器の出力電力は、一般的な方法で、電力合成が可能である。例えば、バラン、ハイブリッド、コンバイナ等を用いて、１８０°位相差合成、９０°位相差合成、同相合成を行うことができる。また、位相差も上記の限りではない。合成の電力比は、適切に設計を行えば、１：１である必要はない。
本増幅器は飽和電力での効率が良いため、Ｄｏｈｅｒｔｙ増幅器、Ｃｈｒｅｉｘ合成器の類を用いたＯｕｔｐｈａｓｉｎｇ増幅器、ＬＩＮＣ（Ｌｉｎｅａｒ Ａｍｐｌｉｆｉｃａｔｉｏｎ ｗｉｔｈ Ｎｏｎｌｉｎｅａｒ Ｃｏｍｐｏｎｅｎｔｓ）増幅器、ＥＥＲ（Ｅｎｖｅｌｏｐｅ Ｅｌｉｍｉｎａｔｉｏｎ ａｎｄ Ｒｅｓｔｏｒａｔｉｏｎ）増幅器、エンベロープトラッキング、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）パルス変調増幅器等に応用可能である。
また、本増幅器は広帯域特性を有するため、Ｏｕｔｐｈａｓｉｎｇ増幅器やＥＥＲ増幅器のように、信号処理によって入力信号の帯域が広がる増幅技術との組み合わせに適している。
本増幅器における回路素子（整合素子）の一部また全てを、可変素子に置き換える事が可能である。本増幅器は広帯域であるが、可変素子を用いる事により、さらに広帯域化したり、性能を改善したりすることが可能となる。
本増幅器は、ゲート変調（ベース変調）またはドレイン変調（コレクタ変調）と組み合わせることも可能である。特にドレイン変調では線形な電力制御が可能であり、振幅変調信号の増幅に適している。
本増幅器では、ＡＭ−ＡＭ特性（入力振幅と出力振幅の関係）またはＡＭ−ＰＭ特性（入力振幅と出力位相の関係）が、一般的な増幅器と同様に、実用上は時不変と見なせるため、プレディストーション、フィードフォワード、フィードバック等の歪補償と組み合わせることで、線形性を改善できる。但し、ドレイン変調または負荷変調など、動作条件を時間的に制御する技術と組み合わせる場合には、メモリ効果が抑圧できる手段を選択すべきである。
第１の実施形態における増幅器の回路には、相補関係にある逆回路が存在することは自明である。増幅器においてはＤ級に対する逆Ｄ級、Ｅ級に対する逆Ｅ級、Ｆ級に対する逆Ｆ級などと同様に、必要に応じて電流と電圧の関係が入れ替わった動作を実現することができる。
これとは別の形態として、第１の実施形態における増幅器の回路トポロジは、ノートン変換、π−Ｔ変換等の手法によって必要に応じて変更可能であり、変換された回路は、第１の実施形態と同等の効果を得ることが出来る。以下、変換された回路の例を、第２〜第４の実施形態として示す。
図４は第２の実施形態に係る増幅器を示す。図１におけるコンデンサＣ１１、Ｃ１２、Ｃ１３のＴ型構造を、コンデンサＣ２１、Ｃ２３、Ｃ２３によるπ型構造に置換したものである。コンデンサＣ２３は、インダクタＬ１と負荷回路１０５間に接続されている。コンデンサＣ２１は、コンデンサＣ２３のインダクタＬ１側の端子と、接地回路１０４との間に接続されている。コンデンサＣ２２は、コンデンサＣ２３と、接地回路１０４との間に接続されている。
図４の回路において、複数の素子間を接続する接続回路を配置してもよい。この場合の回路構成例を図５に示す。接続回路Ａ、接続回路Ｂ、接続回路２１、２２が追加されている。接続回路Ａおよび接続回路Ｂは、図３と同様である。接続回路２１は、インダクタＬ１とコンデンサＣ２１とコンデンサＣ２３と接続される複数の端子を有し、これらの端子を介して、これらの素子を電気的に接続する。接続回路２２は、コンデンサＣ２３とコンデンサＣ２２とインダクタＬ２’と負荷回路１０５と接続される複数の端子を有し、これらの端子を介して、これらの素子を電気的に接続する。
図６は第３の実施形態に係る増幅器を示す。図１におけるコンデンサＣ１１、Ｃ１２、Ｃ１３のＴ型構造を、インダクタＬ１１、Ｌ１２、Ｌ１３によるＴ型構造に置換し、図１におけるインダクタＬ１、インダクタＬ２’を、それぞれコンデンサＣ１、コンデンサＣ２’に置換したものである。コンデンサＣ１とインダクタＬ１１の接続順序は逆にしてもよい。
図６の回路において、複数の素子間を接続する接続回路を配置してもよい。この場合の回路構成例を図７に示す。接続回路Ａ、接続回路Ｂ、接続回路３１、３２、３３が追加されている。接続回路Ｂは、図３と同様である。接続回路Ａは、トランジスタ１０３とコンデンサＣ０とインダクタＬ０とコンデンサＣ１と接続される複数の端子を有し、これらの端子を介して、これらの素子を電気的に接続する。接続回路３１は、コンデンサＣ１とインダクタＬ１１と接続される複数の端子を有し、これらの端子を介して、これらの素子を電気的に接続する。接続回路３２は、インダクタＬ１１とインダクタＬ１３とインダクタＬ１２と接続される複数の端子を有し、これらの端子を介して、これらの素子を電気的に接続する。接続回路３３は、インダクタＬ１２とコンデンサＣ２’と負荷回路１０５と接続される複数の端子を有し、これらの端子を介して、これらの素子を電気的に接続する。
図８は第４の実施形態に係る増幅器を示す。図６におけるインダクタＬ１１、Ｌ１２、Ｌ１３によるＴ型構造を、インダクタＬ２１、Ｌ２２、Ｌ２３によるπ型構造に置換したものである。
図８の回路において、複数の素子間を接続する接続回路を配置してもよい。この場合の回路構成例を図９に示す。接続回路Ａ、接続回路Ｂ、接続回路４１、４２が追加されている。接続回路Ａおよび接続回路Ｂは、図７と同様である。接続回路４１は、コンデンサＣ１とインダクタＬ２１とインダクタＬ２３と接続される複数の端子を有し、これらの端子を介して、これらの素子を電気的に接続する。接続回路４２は、インダクタＬ２３とインダクタＬ２２とコンデンサＣ２’と負荷回路１０５と接続される複数の端子を有し、これらの端子を介して、これらの素子を電気的に接続する。
前述した図１０〜図１２のような特性を得る素子値について簡単に説明する。関連技術の図１３に示した増幅器において、共振回路９１０のインダクタンスおよびキャパシタンスをそれぞれインダクタンスＬｅおよびキャパシタンスＣｅと表し、共振回路９０１の共振周波数をＦｅ、角周波数をｗｅと表す。同様に、共振回路９１１のインダクタンスおよびキャパシタンスをそれぞれ直列共振回路におけるインダクタンスＬｓおよびキャパシタンスＣｓと表し、共振回路９１１の共振周波数をＦｓ、角周波数をｗｓ、Ｑ値をＱｓと表す。同様に、共振回路９１３のインダクタンスおよびキャパシタンスをそれぞれ並列共振回路におけるインダクタンスＬｐおよびキャパシタンスＣｐと表し、共振周波数をＦｐ、角周波数をｗｐ、Ｑ値をＱｐと表す。
この場合に、図１〜図３のコンデンサＣ１１、Ｃ１２、Ｃ１３のキャパシタンス（容量）を以下のように設定する。“＊”は乗算記号、“／”は除算記号、“−”は減算記号、“＋”は加算記号である。
Ｃ１１＝Ｃａ＝Ｃｓ＊Ｃｐ／（（１−ｎ）＊Ｃｓ＋Ｃｐ）
Ｃ１２＝Ｃｂ＝Ｃｐ／（ｎ＊ｎ−ｎ）
Ｃ１３＝Ｃｃ＝Ｃｐ／ｎ
ここで、以下のように記号を定義する。

ｗｓ＝２＊π＊Ｆｓ
ｗｐ＝２＊π＊Ｆｐ
ｗｅ＝２＊π＊Ｆｅ

Ｒｌｏａｄ＝１０
Ｒｔｅｒｍ＝５０

ｎ＝ｓｑｒｔ（Ｒｔｅｒｍ／Ｒｌｏａｄ）

Ｌｓ＝１／（ｗｓ＊ｗｓ＊Ｃｓ）
Ｌｐ＝１／（ｗｐ＊ｗｐ＊Ｃｐ）
Ｃｓ＝１／（ｗｓ＊Ｒｌｏａｄ＊Ｑｓ）
Ｃｐ＝Ｑｐ／（ｗｐ＊Ｒｌｏａｄ）
Ｌｅ＝０．７３２＊Ｒｌｏａｄ／ｗｅ
Ｃｅ＝０．６８５／（ｗ＊Ｒｌｏａｄ）
“ｓｑｒｔ”は、与えられた引数の平方根（ルート）を求める関数である。
Ｒｔｅｒｍは負荷回路１０５の抵抗成分である。高周波回路であれば通常５０Ωである。
“Ｒｌｏａｄ”は、任意のＥ級負荷インピーダンスである。より詳細には、図１３の関連技術の負荷回路９０５の負荷抵抗である。一例として、Ｒｌａｏｄは以下の式で表される。
Ｒｌｏａｄ＝１．３６５＊Ｖｄｄ２／Ｐｏｕｔ
係数１．３６５は、デューティ比５０％のときの理想値であり、必ずしも１．３６５である必要はない。実際の回路では、寄生成分を考慮して、適宜調整すればよい。Ｖｄｄは電源電圧、Ｐｏｕｔは出力電力である。
また、ここでＦｓ、Ｆｐ、Ｆｅは通常設計中心周波数（Ｈｚ）に設定されるが、回路の特性に応じて必要であれば設計中心周波数から個別にずらしても良い。
なお、理想的にはＦｅ＝Ｆｓ＝Ｆｐであるが、寄生成分が存在する実際の回路では、この限りでない。意図的にずらすと、好適な結果が得られることが多い。
先に図１０に示した特性は、Ｑｓ＝２、Ｑｐ＝１．０にした場合の特性である。図１１に示した特性は、Ｑｓ＝２．２、Ｑｐ＝１．３にした場合の特性である。図１２に示した特性は、Ｑｓ＝２．５、Ｑｐ＝１．７にした場合の特性である。これらの特性はシミュレーションにより得られた。このようにＱｓおよびＱｐを適宜調整して、コンデンサＣ１１、Ｃ１２、Ｃ１３のキャパシタンスを決定して、増幅器の周波数特性を最適化する。なお、図１〜図３の回路には、実際には、関連技術の増幅器における共振周波数Ｑｓの直列共振器、共振周波数Ｑｐの並列共振器は存在しないが、上述の通りこれらＱｓ、Ｑｐを用いて、図１〜図３の回路を表現できることを示した。
ここでは、第１の実施形態の増幅器（図１〜図３）で素子値の設定を説明したが、第２〜第４の実施形態の増幅器も同様にして、素子値を選択することができる。
具体的に、第２の実施形態（図４、図５）のコンデンサＣ２１、Ｃ２２、Ｃ２３のキャパシタンスは以下のように表すことができる。Ｃａ、Ｃｃ、Ｃｂは、前述した式で表される。
Ｃ２１＝Ｃａ＊Ｃｃ／（Ｃａ＋Ｃｂ＋Ｃｃ）
Ｃ２２＝Ｃｂ＊Ｃｃ／（Ｃａ＋Ｃｂ＋Ｃｃ）
Ｃ２３＝Ｃａ＊Ｃｂ／（Ｃａ＋Ｃｂ＋Ｃｃ）
第３の実施形態（図６、図７）のインダクタＬ１１、Ｌ１２、Ｌ１３のインダクタンスは以下のように表すことができる。
Ｌ１１＝Ｌａ＝Ｌｓ＋Ｌｐ＊（１−ｎ）
Ｌ１２＝Ｌｂ＝（ｎ＊ｎ−ｎ）＊Ｌｐ
Ｌ１３＝Ｌｃ＝ｎ＊Ｌｐ
第４の実施形態（図８、図９）のインダクタＬ２１、Ｌ２２、Ｌ２３のインダクタンスは以下のように表すことができる。
Ｌ２１＝（Ｌａ＊Ｌｂ＋Ｌｂ＊Ｌｃ＋Ｌｃ＊Ｌａ）／Ｌｂ
Ｌ２２＝（Ｌａ＊Ｌｂ＋Ｌｂ＊Ｌｃ＋Ｌｃ＊Ｌａ）／Ｌａ
Ｌ２３＝（Ｌａ＊Ｌｂ＋Ｌｂ＊Ｌｃ＋Ｌｃ＊Ｌａ）／Ｌｃ
各実施形態で使用する部品の員数、定数、感度が異なり、増幅器の製造方式に応じて、最適な実施形態を選択することが可能である。
また、第１〜第４の実施形態の回路において、負荷回路１０５に直列に配置されたコンデンサに、並列にインダクタを接続して、並列共振による高調波トラップを付加してもよい。例えば、第１の実施形態のコンデンサＣ１１およびコンデンサＣ１２のそれぞれ、またはこれらに共通に、インダクタを並列接続して、並列共振を利用した高調波トラップを形成することが可能である。また、第２の実施形態におけるコンデンサＣ２３に並列にインダクタを接続して、並列共振を利用した高調波トラップを形成することが可能である。第３の実施形態におけるコンデンサＣ１にインダクタを並列接続して、並列共振を利用した高調波トラップを形成することが可能である。第４の実施形態におけるコンデンサＣ１にインダクタを並列接続して、並列共振を利用した高調波トラップを形成することが可能である。
同様に、第１〜第４の実施形態の回路において、負荷回路１０５に直列に配置されたインダクタに、並列にコンデンサを接続して、並列共振による高調波トラップを付加してもよい。例えば、第１の実施形態におけるインダクタＬ１にコンデンサを並列接続して、並列共振を利用した高調波トラップを形成することが可能である。また、第２の実施形態におけるインダクタＬ１にコンデンサを並列接続して、並列共振を利用した高調波トラップを形成することが可能である。第３の実施形態におけるインダクタＬ１１およびＬ１２のそれぞれ、または、これらに共通に、コンデンサを並列接続して、並列共振を利用した高調波トラップを形成することが可能である。第４の実施形態におけるインダクタＬ２３に、コンデンサを並列接続して、並列共振を利用した高調波トラップを形成することが可能である。
上記のように高周波トラップを形成する際、元の素子を分割して並列共振器を形成することも可能である。例えば第１の実施形態におけるインダクタＬ１をインダクタＬ１ａとＬ１ｂに複数に分割し、特定の素子、例えばインダクタＬ１ａのみに並列にコンデンサを付加するといったことも可能である。
また、第１〜第４の実施形態の回路トポロジを適宜変換した回路においても、上記の様に負荷回路１０５に直列に配置された素子（インダクタまたはコンデンサ）に、並列に素子（コンデンサまたはインダクタ）を接続して、並列共振による高調波トラップを付加することは有効である。
各実施形態において、増幅器における複数のインダクタ間には相互インダクタンスが存在する。すなわち、第１の実施形態（図１等）においてインダクタＬ０、Ｌ１、Ｌ２’は相互インダクタンスを持つ。同様に第２の実施形態（図４等）においてインダクタＬ０、Ｌ１、Ｌ２’は相互インダクタンスを持つ。同様に第３の実施形態（図６等）においてインダクタＬ０、Ｌ１１、Ｌ１２、Ｌ１３は相互インダクタンスを持つ。同様に第４の実施形態（図８等）においてインダクタＬ０、Ｌ２１、Ｌ２２、Ｌ２３は相互インダクタンスを持つ。従って、回路上の素子の配置および設計あるいは回路調整においては、この点に留意する必要がある。
各実施形態に係る増幅器は、特に飽和領域において既存技術に比べて高い電力効率が得られるものである。従って、当該増幅器は、無線周波数帯ではＣＷ（Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ）を出力する高周波電源や、定包絡な位相変調信号や周波数変調信号を増幅するＲＦパワーアンプ、ＤＣ−ＤＣコンバータなどの電源制御回路に用いる事が出来る。特に、広い周波数帯域で性能が維持されるため、高周波電源では、例えば電力伝送における周波数の微調整や、ＲＦパワーアンプにおける通信チャネルの変更や、ＤＣ−ＤＣコンバータにおけるスイッチング周波数の変更に対応できる。
また各実施形態に係る増幅器の用途は特定のものに限定されず、広く適用できる。たとえば、携帯電話端末、携帯電話基地局、携帯電話中継器、無線ＬＡＮアクセスポイント、無線ＬＡＮステーション、ＷｉＭＡＸ等のワイヤレスアクセス基地局・中継局・端末、地上デジタル放送送信機、地上デジタル放送中継器、ＡＭ放送送信機、固定マイクロ波通信装置、ＳＴＬ／ＴＴＬ装置、ＦＰＵ装置、業務用無線装置、ＶＳＡＴ等の衛星通信装置、ＥＴＣやＤＳＲＣ等の路車間、車車間通信など、広く一般の振幅変調成分を有する変調信号を用いた通信・放送用途で、エンベロープトラッキングやＥＥＲによる電源変調やアウトフェージング・ＬＩＮＣ・Ｄｏｈｅｒｔｙ・ダイナミックロードライン変調等の負荷変調を併用したＲＦ飽和アンプとして利用される。
また、各実施形態に係る増幅器は、移動体通信でも振幅変調成分の比較的少ない変調方式を採用しているＧＳＭ、ＥＤＧＥ、ＤＥＣＴ、ＰＨＳ等の無線装置や、省電力用途の無線装置に利用できる。
また、各実施形態に係る増幅器は、定包絡線を用いているＦＭ送信機、ＰＭ送信機、ＧＭＳＫ送信機、ＰＳＫ系の変調波を用いる移動体通信、固定通信、衛星通信用等の送信機に利用できる。
また、各実施形態に係る増幅器は、レーダー、高周波加熱、高周波電源、プラズマ用電源、無線標定、ビーコン等の飽和増幅器を用いるものに利用できる。
また、各実施形態に係る増幅器は、ＤＣ−ＤＣコンバータ等のスイッチング回路に利用できる。特にＤＣ−ＤＣコンバータでは１次側、２次側ともにＥ級増幅が適用可能である。ＤＣ−ＤＣコンバータは、１次側と２次側を離して無線で電力伝送を行う無線電力伝送システム等にも使用される。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１０１：入力回路
１０３：トランジスタ
１０２：バイアス回路
１０４：接地回路
１０５：負荷回路
Ｃ０、Ｃｂ、Ｃ１１、Ｃ１２、Ｃ１３、Ｃ２１、Ｃ２２、Ｃ２３、Ｃ２’：コンデンサ
Ｌ０、Ｌ１、Ｌ２’、Ｌ１１、Ｌ１２、Ｌ１３、Ｌ２１、Ｌ２２、Ｌ２３：インダクタ
Ａ、Ｂ、１１、１２、１３、２１、２２、３１、３２、３３、４１、４２：接続回路

Claims (21)

  1. トランジスタと、
    前記トランジスタの接地端子に電気的に接続された接地回路と、
    前記トランジスタの出力端子に電気的に接続された第１インダクタと、
    前記第１インダクタと前記接地回路との間に電気的に接続された第１コンデンサと、
    前記トランジスタの出力端子に電気的に接続された第１回路であって、第２インダクタと、前記第２インダクタに直列に接続された第２コンデンサとを含む第１回路と、
    前記第１回路と、負荷回路との間に接続された第３コンデンサと、
    前記第１回路の前記負荷回路側端子である前記第１回路の出力端子と、前記接地回路との間に接続された第４コンデンサと、
    前記第３コンデンサの前記負荷回路側の端子と、前記接地回路との間に接続された第３インダクタとを備え、
    前記第１コンデンサ、前記第２コンデンサ、前記第３コンデンサ、前記第４コンデンサ、前記第１インダクタ、前記第２インダクタ、前記第３インダクタの素子値は、前記トランジスタのスイッチノードから見たコンダクタンスの２倍波周波数における最大値が基本波周波数の１／４以下になるように調整されている
    増幅器。
  2. 前記第２コンデンサは、前記第２インダクタと前記第３コンデンサ間に接続された
    請求項１に記載の増幅器。
  3. 前記第２インダクタは、前記第２コンデンサと前記第３コンデンサ間に接続された
    請求項１に記載の増幅器。
  4. 第１接続回路、第２接続回路、第３接続回路、第４接続回路および第５接続回路を備え、
    前記第１接続回路は、前記トランジスタ、前記第１インダクタ、前記第１回路を互いに接続し、
    前記第２接続回路は、前記第１インダクタと、前記第１コンデンサを互いに接続し、
    前記第３接続回路は、前記第１回路における前記第２インダクタと前記第２コンデンサとを互いに接続し、
    前記第４接続回路は、前記第１回路と、前記第３コンデンサと、前記第４コンデンサを互いに接続し、
    前記第５接続回路は、前記第３コンデンサと、前記第３インダクタと、前記負荷回路とを互いに接続する
    請求項１ないし３のいずれか一項に記載の増幅器。
  5. トランジスタと、
    前記トランジスタの接地端子に電気的に接続された接地回路と、
    前記トランジスタの出力端子に電気的に接続された第１インダクタと、
    前記第１インダクタと前記接地回路との間に電気的に接続された第１コンデンサと、
    前記トランジスタの出力端子に電気的に接続された第２インダクタと、
    前記第２インダクタと、負荷回路との間に接続された第２コンデンサと、
    前記第２コンデンサの前記第２インダクタ側の端子と、前記接地回路との間に接続された第３コンデンサと、
    前記第２コンデンサの前記負荷回路側の端子と、前記接地回路との間に接続された第４コンデンサと、
    前記第２コンデンサの前記負荷回路側の前記端子と、前記接地回路との間に接続された第３インダクタとを備え、
    前記第１コンデンサ、前記第２コンデンサ、前記第３コンデンサ、前記第４コンデンサ、前記第１インダクタ、前記第２インダクタ、前記第３インダクタの素子値は、前記トランジスタのスイッチノードから見たコンダクタンスの２倍波周波数における最大値が基本波周波数の１／４以下になるように調整されている
    増幅器。
  6. 第１接続回路、第２接続回路、第３接続回路、および第４接続回路を備え、
    前記第１接続回路は、前記トランジスタ、前記第１インダクタ、前記第２インダクタを互いに接続し、
    前記第２接続回路は、前記第１インダクタと、前記第１コンデンサを互いに接続し、
    前記第３接続回路は、前記第２インダクタと前記第２コンデンサと前記第３コンデンサを互いに接続し、
    前記第４接続回路は、前記第２コンデンサと、前記第４コンデンサと、前記第３インダクタと、前記負荷回路とを互いに接続する
    請求項５に記載の増幅器。
  7. トランジスタと、
    前記トランジスタの接地端子に電気的に接続された接地回路と、
    前記トランジスタの出力端子に電気的に接続された第１インダクタと、
    前記第１インダクタと前記接地回路との間に電気的に接続された第１コンデンサと、
    前記トランジスタの出力端子に電気的に接続され、第２コンデンサと、前記第２コンデンサに直列に接続された第２インダクタとを含む第１回路と、
    前記第１回路と、負荷回路との間に接続された第３インダクタと、
    前記第３インダクタの前記第１回路側の端子と、前記接地回路との間に接続された第４インダクタと、
    前記第３インダクタの前記負荷回路側の端子と、前記接地回路との間に接続された第３コンデンサとを備え、
    前記第１コンデンサ、前記第２コンデンサ、前記第３コンデンサ、前記第１インダクタ、前記第２インダクタ、前記第３インダクタ、前記第４インダクタの素子値は、前記トランジスタのスイッチノードから見たコンダクタンスの２倍波周波数における最大値が基本波周波数の１／４以下になるように調整されている
    増幅器。
  8. 前記第２インダクタは、前記第２コンデンサと前記第３インダクタ間に接続された
    請求項７に記載の増幅器。
  9. 前記第２コンデンサは、前記第２インダクタと前記第３インダクタ間に接続された
    請求項７に記載の増幅器。
  10. 第１接続回路、第２接続回路、第３接続回路、第４接続回路および第５接続回路を備え、
    前記第１接続回路は、前記トランジスタ、前記第１インダクタ、前記第１回路を互いに接続し、
    前記第２接続回路は、前記第１インダクタと、前記第１コンデンサを互いに接続し、
    前記第３接続回路は、前記第１回路における前記第２コンデンサと前記第２インダクタとを互いに接続し、
    前記第４接続回路は、前記第１回路と、前記第３インダクタと、前記第４インダクタを互いに接続し、
    前記第５接続回路は、前記第３インダクタと、前記第３コンデンサと、前記負荷回路とを互いに接続する
    請求項７ないし９のいずれか一項に記載の増幅器。
  11. トランジスタと、
    前記トランジスタの接地端子に電気的に接続された接地回路と、
    前記トランジスタの出力端子に電気的に接続された第１インダクタと、
    前記第１インダクタと前記接地回路との間に電気的に接続された第１コンデンサと、
    前記トランジスタの出力端子に電気的に接続された第２コンデンサと、
    前記第２コンデンサと、負荷回路との間に接続された第２インダクタと、
    前記第２インダクタの前記第２コンデンサ側の端子と、前記接地回路との間に接続された第３インダクタと、
    前記第２インダクタの前記負荷回路側の端子と、前記接地回路との間に接続された第４インダクタと、
    前記第２インダクタの前記負荷回路側の前記端子と、前記接地回路との間に接続された第３コンデンサとを備え、
    前記第１コンデンサ、前記第２コンデンサ、前記第３コンデンサ、前記第１インダクタ、前記第２インダクタ、前記第３インダクタ、前記第４インダクタの素子値は、前記トランジスタのスイッチノードから見たコンダクタンスの２倍波周波数における最大値が基本波周波数の１／４以下になるように調整されている
    増幅器。
  12. 第１接続回路、第２接続回路、第３接続回路、および第４接続回路を備え、
    前記第１接続回路は、前記トランジスタ、前記第１インダクタ、前記第２コンデンサを互いに接続し、
    前記第２接続回路は、前記第１インダクタと、前記第１コンデンサを互いに接続し、
    前記第３接続回路は、前記第２コンデンサと前記第２インダクタと前記第３インダクタとを互いに接続し、
    前記第４接続回路は、前記第２インダクタと前記第４インダクタと前記第３コンデンサと、前記負荷回路とを互いに接続する
    請求項１１に記載の増幅器。
  13. 前記第１インダクタの第１コンデンサ側の端子と前記接地回路との間に接続されたバイアス回路を備え、
    前記トランジスタのスイッチノードから見たコンダクタンスの２倍波周波数における最大値が基本波周波数の１／４以下になるように調整されている
    請求項１〜３、５、７〜９、１１のいずれか一項に記載の増幅器。
  14. 前記トランジスタの出力端子と前記接地回路との間に接続されたバイアス回路を備え、
    前記トランジスタのスイッチノードから見たコンダクタンスの２倍波周波数における最大値が基本波周波数の１／４以下になるように調整されている
    請求項１〜３、５、７〜９、１１のいずれか一項に記載の増幅器。
  15. 前記第２インダクタの負荷側と前記接地回路との間に接続されたバイアス回路を備え、
    前記トランジスタのスイッチノードから見たコンダクタンスの２倍波周波数における最大値が基本波周波数の１／４以下になるように調整されている
    請求項１、２、５、７、９のいずれか一項に記載の増幅器。
  16. 前記第２接続回路に前記バイアス回路が接続され、
    前記トランジスタのスイッチノードから見たコンダクタンスの２倍波周波数における最大値が基本波周波数の１／４以下になるように調整されている
    請求項４、６、１０、１２のいずれか一項に記載の増幅器。
  17. 前記第１接続回路に前記バイアス回路が接続され、
    前記トランジスタのスイッチノードから見たコンダクタンスの２倍波周波数における最大値が基本波周波数の１／４以下になるように調整されている
    請求項４、６、１０、１２のいずれか一項に記載の増幅器。
  18. 前記第３接続回路に前記バイアス回路が接続され、
    前記トランジスタのスイッチノードから見たコンダクタンスの２倍波周波数における最大値が基本波周波数の１／４以下になるように調整されている
    請求項４、６、１０のいずれか一項に記載の増幅器。
  19. 前記トランジスタの出力端子と前記接地回路間に電気的に接続された第５コンデンサを備え、
    前記トランジスタのスイッチノードから見たコンダクタンスの２倍波周波数における最大値が基本波周波数の１／４以下になるように調整されている
    請求項１〜３、５、７〜９、１１、１３〜１５のいずれか一項に記載の増幅器。
  20. 前記第１接続回路と前記接地回路の間に電気的に接続された第５コンデンサを備え、
    前記トランジスタのスイッチノードから見たコンダクタンスの２倍波周波数における最大値が基本波周波数の１／４以下になるように調整されている
    請求項４、６、１０、１２のいずれか一項に記載の増幅器。
  21. 増幅対象となる信号を生成する入力回路をさらに備え、
    前記トランジスタの制御端子は、前記入力回路に電気的に接続される
    請求項１ないし２０のいずれか一項に記載の増幅器。
JP2015225162A 2015-11-17 2015-11-17 増幅器 Active JP6581477B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015225162A JP6581477B2 (ja) 2015-11-17 2015-11-17 増幅器
US15/267,325 US9755584B2 (en) 2015-11-17 2016-09-16 Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015225162A JP6581477B2 (ja) 2015-11-17 2015-11-17 増幅器

Publications (2)

Publication Number Publication Date
JP2017092915A JP2017092915A (ja) 2017-05-25
JP6581477B2 true JP6581477B2 (ja) 2019-09-25

Family

ID=58691561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015225162A Active JP6581477B2 (ja) 2015-11-17 2015-11-17 増幅器

Country Status (2)

Country Link
US (1) US9755584B2 (ja)
JP (1) JP6581477B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109819299B (zh) * 2017-11-22 2021-03-05 华为技术有限公司 一种高通滤波电路及高通滤波器、数字电视接收终端

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835485A (en) * 1988-03-25 1989-05-30 General Electric Company Unconditionally-stable ultra low noise R.F. preamplifier
US4875019A (en) * 1988-07-21 1989-10-17 Bahr Technologies, Inc. Receiver preamplifier with tuned circuit adapted for Loran reception
JPH02130008A (ja) * 1988-11-09 1990-05-18 Toshiba Corp 高周波電力増幅回路
US7265619B2 (en) * 2005-07-06 2007-09-04 Raytheon Company Two stage microwave Class E power amplifier
CN102138281B (zh) * 2008-09-01 2015-07-08 艾利森电话股份有限公司 混合类放大器
JP2012060275A (ja) * 2010-09-07 2012-03-22 Hitachi Kokusai Electric Inc 高周波電力増幅器
US8717102B2 (en) * 2011-09-27 2014-05-06 Infineon Technologies Ag RF device with compensatory resonator matching topology

Also Published As

Publication number Publication date
JP2017092915A (ja) 2017-05-25
US20170141740A1 (en) 2017-05-18
US9755584B2 (en) 2017-09-05

Similar Documents

Publication Publication Date Title
Li et al. Millimeter-wave continuous-mode power amplifier for 5G MIMO applications
US8717102B2 (en) RF device with compensatory resonator matching topology
US10250192B2 (en) Class-E outphasing power amplifier with efficiency and output power enhancement circuits and method
EP3014766B1 (en) Mmic power amplifier
US7265619B2 (en) Two stage microwave Class E power amplifier
Park et al. A 1.9-GHz CMOS power amplifier using three-port asymmetric transmission line transformer for a polar transmitter
EP2388912A1 (en) Power control of reconfigurable outphasing Chireix amplifiers and methods
US10601382B2 (en) Power amplifier circuit
Lee et al. A CMOS outphasing power amplifier with integrated single-ended Chireix combiner
Kaymaksut et al. E-band transformer-based Doherty power amplifier in 40 nm CMOS
CN107528554A (zh) 紧凑的希莱克合并器和阻抗匹配电路
Park et al. A CMOS antiphase power amplifier with an MGTR technique for mobile applications
JP7258612B2 (ja) 高周波回路
Hashemi Millimeter-wave power amplifiers and transmitters
Lee et al. A triple-band CMOS power amplifier using multi-band and switchable matching network for wireless mobile
KR20180000041A (ko) 공통 게이트 증폭 회로 및 그것을 이용한 전력 증폭기
JP6581477B2 (ja) 増幅器
Afanasyev et al. Broadband operation of class-E power amplifier with shunt filter
CN111064438B (zh) 模拟预失真电路、功率放大器及射频模块
US20240171132A1 (en) Power amplifier devices with in-package matching circuits that provide pseudo inverse class f operation
Im et al. A 1.9‐GHz silicon‐on‐insulator CMOS stacked‐FET power amplifier with uniformly distributed voltage stresses
Kim et al. Ka-Band Three-Stacked CMOS Power Amplifier With LC Shunt-Feedback to Enhance Gain and Stability
Gao et al. A Ku-Band Power Amplifier with 13dBm OP 1dB in 40-nm CMOS
Zahid et al. A High Efficiency 25W Class-AB and Class-F GaN High Power Amplifier at 10 GHz for Satellite Applications
Elgharbawy et al. A 24-44 GHz Highly Linear and Efficient mm-Wave Power Amplifier in 65-nm CMOS for 5G Phased Array Applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190830

R151 Written notification of patent or utility model registration

Ref document number: 6581477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151