JP5642048B2 - 電力増幅器 - Google Patents
電力増幅器 Download PDFInfo
- Publication number
- JP5642048B2 JP5642048B2 JP2011250471A JP2011250471A JP5642048B2 JP 5642048 B2 JP5642048 B2 JP 5642048B2 JP 2011250471 A JP2011250471 A JP 2011250471A JP 2011250471 A JP2011250471 A JP 2011250471A JP 5642048 B2 JP5642048 B2 JP 5642048B2
- Authority
- JP
- Japan
- Prior art keywords
- power amplifier
- sin
- vdc
- circuit
- imax
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
Idc=Imax・{sin(θo/2)−θo/2・cos(θo/2)}/[π・{1−cos(θo/2)}]
I1=Imax・{θo/2−sin(θo)/2}/[π・{1−cos(θo/2)}]
In=Imax・[sin{(n−1)・θo/2}/{n・(n−1)}−sin{(n+1)・θo/2}/{n・(n+1)}]
/[π・{1−cos(θo/2)}]
Idc、In(n=1, 2, 3,…)のθo依存性を図4に示す。θo=0では全て0で、θo が狭い時は、Idc/Imaxはθo/(3・π)で近似でき、In/Imax(n=1, 2, 3,・・・)はIdc/Imaxの2倍のθo・2/(3・π)で近似できる。Idc/Imaxはθo=πの時に1/π=0.318、θo=2・πの時に0.5で最大になる。I1/Imaxはθo=πの時に0.5、θo=1.36・πの時に0.537で最大、θo=2・πの時に0.5になる。I2/Imaxはθo=0.667・πの時に0.276で最大、θo=πの時に0.212、θo=2・πの時に0になる。I3/Imaxはθo=0.443・πの時に0.185で最大、θo=πの時に0、θo=1.29・πの時に−0.047で最小、θo=2・πの時に0になる。I4/Imaxはθo=0.332・πの時に0.139で最大、θo=0.732・πの時に0、θo=0.955・πの時に−0.044で最小、θo=πの時に−0.042、その後0を過ぎって正になってθo=2・πの時に0になる。I5/Imaxはθo=0.265・πの時に0.111で最大、θo=0.580・πの時に0、θo=0.761・πの時に−0.038で最小、θo=πの時に0、その後正負を経てθo=2・πの時に0になる。
Vds=Vdc−Σn=1 N In・{Rn・cos(n・θ)−Xn・sin(n・θ)}
となる。図3のVdsはX1=Zn=0(n=2, 3, 4,…)の場合で、
Vds=Vdc−I1・R1・cos(θ)
となる。ここで、Vdsの最小値をVmin、最大値をVmaxとする。
R1o=Vdc/I1=π・{1−cos(θo/2)}/{θo/2−sin(θo)/2}・Vdc/Imax
となる。この時、θ=0でVds=0、dVds/dθ=0となる。DCの消費電力Pdcは、
Pdc= Vdc・Idc=Vdc・Imax・{sin(θo/2)−θo/2・cos(θo/2)}/[π・{1−cos(θo/2)}]
となる。基本波の出力電力Po1は、
Po1=0.5・R1o・I12=0.5・Vdc・Imax・{θo/2−sin(θo)/2}/[π・{1−cos(θo/2)}]
となる。ドレイン効率ηdは、
ηd=Po1/Pdc=0.5・{θo/2−sin(θo)/2}/{sin(θo/2)−θo/2・cos(θo/2)}
となる。
Vds=Vdc−I1・R1o・cos(θ)+I1・X1・sin(θ)=Vdc・[1−{1+(X1/R1o)2}0.5・cos(θ−α)]
cos(α)=1/{1+(X1/R1o)2}0.5
となり、図7に示すように、X1=0ではθ=0でVds=0、dVds/dθ=0となる。X1≠0でもθ=0でVds=0であるが、θ=0でdVds/dθ≠0である。Po1、Vmax、Vmin、ηdのX1依存性は、図8に示すように、Po1とηdは一定だが、X1≠0ではVmin<0となり高次の非線形現象が起こるので、Vmin=0となるX1=0の時のPo1=0dBとηd=91.5%が最大となる。
Vds=Vdc−I1・R1o・cos(θ)+I1・X1・sin(θ)+I2・X2・sin(2・θ)
=Vdc−Imax・{θo/2−sin(θo)/2}/[π・{1−cos(θo/2)}]・R1o・cos(θ)
+ Imax・{θo/2−sin(θo)/2}/[π・{1−cos(θo/2)}]・X1・sin(θ)
+ Imax・{sin(θo/2)/2−sin(1.5・θo)/6}/[π・{1−cos(θo/2)}]・X2・sin(2・θ)
=Vdc・[1−cos(θ)+X1/R1o・sin(θ)
+{sin(θo/2)/2−sin(1.5・θo)/6}/{θo/2−sin(θo)/2}・X2/R1o・sin(2・θ)]
となる。ここで、
X2/X1=−{θo/2−sin(θo)/2}/{sin(θo/2)−sin(1.5・θo)/3 }≡func(θo)
とすると、
Vds=Vdc・{1−cos(θ)+X1/R1o・sin(θ)−0.5・X1/R1o・sin(2・θ)}
=Vdc・{1−cos(θ)+X1/R1o・sin(θ)−X1/R1o・sin(θ)・cos(θ)}
=Vdc・{1−cos(θ)}・{1+X1/R1o・sin(θ)}
と因数分解できる。
−R1o≦X1≦R1o …(式15)
ならばVds≧0、言い換えるとVmin=0となる。
Vds=Vdc−Σn=1 N In・{Rn・cos(n・θ)−Xn・sin(n・θ)} …(式16)
=Vdc・{1−(Σn=1 N In・Rn/Vdc)}=0
dVds/dθ=Σn=1 N In・{Rn・n・sin(n・θ)+ Xn・n・cos(n・θ)}
=Σn=1 N In・Xn・n=0 …(式17)
かつ
Vmin=0
となる(N=2, 3, 4,…)。(式16)に(式3)と(式4)を代入して整理すると、各抵抗値の関係は
Rt=Σn=1 N Rn・[sin{(n−1)・θo/2}/{n・(n−1)}−sin{(n+1)・θo/2}/{n・(n+1)}]
/[π・{1−cos(θo/2)}]=Vdc/Imax
となる。n=1の項は0<θo<2・πで正なので他に正となる項があるとR1が低くなり、言い換えると0<θo<2・πでI1>0なのでIn>0となるn(>1)のRnが零でないとR1が低くなり、Po1とηdが下がる。(式17)に(式3)と(式4)を代入して整理すると、各リアクタンス値の関係は
Xt=Σn=1 N Xn・n・[sin{(n−1)・θo/2}/{n・(n−1)}−sin{(n+1)・θo/2}/{n・(n+1)}]
/[π・{1−cos(θo/2)}] =0
となる(N=2,3,4,…)。
ΔRq/ΔRp=−[sin{(p−1)・θo/2}/{p・(p−1)}−sin{(p+1)・θo/2}/{p・(p+1)}]
/[sin{(q−1)・θo/2}/{q・(q−1)}−sin{(q+1)・θo/2}/{q・(q+1)}]
ΔXq/ΔXp=−p/q・[sin{(p−1)・θo/2}/{p・(p−1)}−sin{(p+1)・θo/2}/{p・(p+1)}]
/[sin{(q−1)・θo/2}/{q・(q−1)}−sin{(q+1)・θo/2}/{q・(q+1)}]
の関係が成り立つ。
Vds=Vds'−Ron・Ids=Vdc−Σn=1 N In・{(Rn+Ron)・cos(n・θ)−Xn・sin(n・θ)}
とすることにより、負荷インピーダンスZn=Rn+j・Xn(n=1, 2, 3,…)とオン抵抗Ronの電圧を切り分けて説明する。この時、(式19)の各抵抗値の関係は、
Rt=Σn=1 N Rn・[sin{(n−1)・θo/2}/{n・(n−1)}−sin{(n+1)・θo/2}/{n・(n+1)}]
/[π・{1−cos(θo/2)}]=Vdc/Imax−Ron
となる。
実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
24、108…増幅素子(FET)
30…高調波処理回路
40、50…インピーダンス変換回路
60…誘電体基板
100…信号源
102…入力側整合回路
104…出力側整合回路
106…負荷
G…ゲート端子電極
S…ソース端子電極
D、D1a、D2a、…、D4a、D1b、D2b、…、D4b…ドレイン端子電極
θo…流通角
Ci…入力容量
Co…出力容量
ηd…ドレイン効率
Po1…出力電力
Vds…ドレイン−ソース間電圧
Vdc…電源電圧
Ids…従属電流源の電流
Idc…電源電流
Imax…最大電流
Z1(=R1+j・X1)…基本波の負荷インピーダンス
Zn=Rn+j・Xn(n=2, 3, 4,…)…n倍波の負荷インピーダンス
ZL…負荷インピーダンス
Claims (9)
- 電源電圧がVdc、増幅素子の従属電流源の最大電流がImax、流通角がθo、前記従属電流源から見た第n調波の負荷インピーダンスがZn=Rn+j・Xn(n=1, 2, 3,…)である電力増幅器において、
各抵抗値の関係が、
Σn=1 N Rn・[sin{(n−1)・θo/2}/{n・(n−1)}−sin{(n+1)・θo/2}/{n・(n+1)}]/[π・{1−cos(θo/2)}]=Vdc/Imax、
各リアクタンス値の関係が、
Σn=1 N Xn・n・[sin{(n−1)・θo/2}/{n・(n−1)}−sin{(n+1)・θo/2}/{n・(n+1)}]/[π・{1−cos(θo/2)}]=0(Nは3以上の任意の整数)、かつ
前記従属電流源の電圧の最小値が零であることを特徴とする電力増幅器。 - 前記従属電流源と前記負荷インピーダンスの間にオン抵抗Ronを挿入し、
各抵抗値の関係が、
Σn=1 N Rn・[sin{(n−1)・θo/2}/{n・(n−1)}−sin{(n+1)・θo/2}/{n・(n+1)}]/[π・{1−cos(θo/2)}]=Vdc/Imax−Ron(Nは3以上の任意の整数)
であることを特徴とする請求項1に記載の電力増幅器。 - 所定の周波数帯域内で前記各抵抗値の関係と前記各リアクタンス値の関係の近傍で、かつ前記周波数帯域内の各周波数の前記従属電流源の電圧の最小値が零であることを特徴とする請求項1または2に記載の電力増幅器。
- 前記増幅素子に接続された出力側整合回路は、分布定数回路を備えることを特徴とする請求項1〜3のいずれか1項に記載の電力増幅器。
- 前記増幅素子に接続された出力側整合回路は、集中定数回路および分布定数回路を備えることを特徴とする請求項1〜3のいずれか1項に記載の電力増幅器。
- 前記増幅素子に接続された出力側整合回路は、高調波処理集中定数回路とインピーダンス変換回路とを備えることを特徴とする請求項1〜3のいずれか1項に記載の電力増幅器。
- 前記出力側整合回路は、前記高調波処理集中定数回路と前記増幅素子の出力容量との並列回路からなる高調波処理回路を備えることを特徴とする請求項6に記載の電力増幅器。
- 前記高調波処理集中定数回路は、直列接続される第1インダクタ、並列接続される第1キャパシタ、直列接続される第2インダクタ、並列接続される第2キャパシタ、直列接続される第3インダクタ、並列接続される第3キャパシタからなる梯子型回路であることを特徴とする請求項7に記載の電力増幅器。
- 前記増幅素子は、電界効果トランジスタ、バイポーラトランジスタ、高電子移動度トランジスタ、ヘテロ接合バイポーラトランジスタ、真空管のいずれかであることを特徴とする請求項1〜8のいずれか1項に記載の電力増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011250471A JP5642048B2 (ja) | 2011-11-16 | 2011-11-16 | 電力増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011250471A JP5642048B2 (ja) | 2011-11-16 | 2011-11-16 | 電力増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013106294A JP2013106294A (ja) | 2013-05-30 |
JP5642048B2 true JP5642048B2 (ja) | 2014-12-17 |
Family
ID=48625506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011250471A Active JP5642048B2 (ja) | 2011-11-16 | 2011-11-16 | 電力増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5642048B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9401681B2 (en) | 2014-09-08 | 2016-07-26 | Kabushiki Kaisha Toshiba | Semiconductor amplifier |
US9590562B2 (en) | 2014-10-31 | 2017-03-07 | Kabushiki Kaisha Toshiba | Semiconductor amplifier bias circuit and semiconductor amplifier device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0682998B2 (ja) * | 1986-07-30 | 1994-10-19 | 日本電信電話株式会社 | 電力増幅器 |
JPH01254014A (ja) * | 1988-04-04 | 1989-10-11 | Toshiba Corp | 電力増幅器 |
JPH0746064A (ja) * | 1993-07-29 | 1995-02-14 | Nec Corp | 負荷整合回路可変型高効率マイクロ波増幅器 |
JP2002026671A (ja) * | 2000-07-04 | 2002-01-25 | New Japan Radio Co Ltd | マイクロ波周波数逓倍回路 |
JP4732204B2 (ja) * | 2006-03-20 | 2011-07-27 | 富士通株式会社 | 増幅回路 |
JP2009094805A (ja) * | 2007-10-09 | 2009-04-30 | Sumitomo Electric Ind Ltd | 増幅器 |
KR101683285B1 (ko) * | 2009-01-23 | 2016-12-07 | 삼성전자주식회사 | 포화 동작을 사용하는 고효율 전력 증폭 장치 및 그 제어 방법 |
JP5450479B2 (ja) * | 2011-02-28 | 2014-03-26 | 株式会社東芝 | Ab級増幅器 |
-
2011
- 2011-11-16 JP JP2011250471A patent/JP5642048B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9401681B2 (en) | 2014-09-08 | 2016-07-26 | Kabushiki Kaisha Toshiba | Semiconductor amplifier |
US9590562B2 (en) | 2014-10-31 | 2017-03-07 | Kabushiki Kaisha Toshiba | Semiconductor amplifier bias circuit and semiconductor amplifier device |
Also Published As
Publication number | Publication date |
---|---|
JP2013106294A (ja) | 2013-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200228071A1 (en) | Band-Reconfigurable and Load-Adaptive Power Amplifier | |
US8704601B2 (en) | Class E power amplifier | |
US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
US20150295547A1 (en) | Amplification stage and wideband power amplifier | |
EP3014766A1 (en) | Mmic power amplifier | |
Yamaguchi et al. | A wideband and high efficiency Ka-band GaN Doherty power amplifier for 5G communications | |
Motoi et al. | A 72% PAE, 95-W, single-chip GaN FET S-band inverse class-F power amplifier with a harmonic resonant circuit | |
US11290067B2 (en) | Radio frequency circuit | |
JP5367743B2 (ja) | C級増幅器 | |
JP5450479B2 (ja) | Ab級増幅器 | |
KR20230129028A (ko) | 고신뢰성 애플리케이션을 위한 고효율 이중-구동 전력증폭기 | |
JP5642048B2 (ja) | 電力増幅器 | |
US11595012B2 (en) | Distributed amplifier | |
US7135931B2 (en) | Negative conductance power amplifier | |
KR102585866B1 (ko) | 공통 게이트 증폭 회로 및 그것을 이용한 전력 증폭기 | |
JP5367744B2 (ja) | Ab級増幅器 | |
Kosaka et al. | A high-efficiency and high-gain, plastic packaged GaN HEMT for 3.5-GHz-band LTE base stations | |
JP2007228094A (ja) | 増幅器 | |
US10439564B1 (en) | Second harmonic terminations for AM-AM and AM-PM suppression | |
JP2021090168A (ja) | 電力増幅回路 | |
Lee et al. | 2-6 GHz GaN HEMT Power Amplifier MMIC with Bridged-T All-Pass Filters and Output-Reactance-Compensation Shorted Stubs | |
US11777461B2 (en) | High efficiency wideband feedback amplifier | |
Abdrahman et al. | Design of a 10W, highly linear, ultra wideband power amplifier based on GaN HEMT | |
JP7444251B2 (ja) | 増幅回路 | |
Peng et al. | Ka-band 1 W GaN MMIC Power Amplifier Design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141028 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5642048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |