JP4732204B2 - 増幅回路 - Google Patents

増幅回路 Download PDF

Info

Publication number
JP4732204B2
JP4732204B2 JP2006076666A JP2006076666A JP4732204B2 JP 4732204 B2 JP4732204 B2 JP 4732204B2 JP 2006076666 A JP2006076666 A JP 2006076666A JP 2006076666 A JP2006076666 A JP 2006076666A JP 4732204 B2 JP4732204 B2 JP 4732204B2
Authority
JP
Japan
Prior art keywords
amplifier
signal
amplifiers
circuit
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006076666A
Other languages
English (en)
Other versions
JP2007258777A (ja
Inventor
正浩 葛西
宏之 三浦
敬 横山
長明 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006076666A priority Critical patent/JP4732204B2/ja
Publication of JP2007258777A publication Critical patent/JP2007258777A/ja
Application granted granted Critical
Publication of JP4732204B2 publication Critical patent/JP4732204B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Radar Systems Or Details Thereof (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

本発明は、増幅器を使用して電気信号を増幅する増幅回路に関し、特に高周波信号を増幅する増幅器の制御に関する。より詳しくは、自動車、航空機や船舶に搭載され、又は陸上に設置されてパルス状のレーダ波を放射し、ターゲットで反射した反射波を捉えて対象物との相対距離及び相対速度を求めるパルスレーダ装置やパルス圧縮レーダ装置において、送信レーダ波の増幅のために用いられる増幅器の制御に関する。
現在レーダとして用いられているものの多くはパルスレーダである。一般にパルスレーダは距離の遠いターゲットを検出し、ターゲットまでの距離を測定することができる。図1は、従来のパルスレーダ装置1におけるパルスレーダ送信機2の概略構成を示すブロック図である。
パルスレーダ送信機2は、発振器11において高周波信号(CW)を発生させ、この高周波信号をスイッチ22へ入力し、駆動部3に設けられた制御回路33が所望のパルス幅に対応する間隔でスイッチ22を開閉することによって、連続する高周波信号をパルス状のパルス信号に成形する。
成形されたパルス信号は、アンテナ14によって送出される前に、直列に多段接続された複数の増幅器40a〜40nによって増幅される。このとき、各増幅器40a〜40nには、パルス部分を入力している期間(すなわち入力信号に信号レベルがある期間)の間だけ電源が供給され、パルス部分とパルス部分の間の信号レベルがない期間には各増幅器40a〜40nへの電源の供給を停止し、これら増幅器40a〜40nを停止させることによって消費電力を節約している。
このため各増幅器40a〜40nにそれぞれ電源を供給するドライバ回路31a〜31nは、各増幅器がパルス部分を入力する期間に前後に100ns程度のマージンを持たせた期間だけ、安定化電源回路90から供給される電源電圧を各増幅器40a〜40nに供給する。この様子を図2に示す。なお以下の説明において、各増幅器40a〜40nを総称する場合には増幅器40と記すことがあり、ドライバ回路31a〜31nを総称する場合にはドライバ回路31と記すことがある。
図2は、スイッチ22の開閉並びに増幅器40a〜40nへの電源供給及び停止(オンオフ動作)によるパルス成形の様子の説明図である。図示の信号a及び信号bは、図1のa部分及びb部分に現れる信号であり、それぞれスイッチ22を開閉する制御回路33からの制御信号、及びドライバ回路31a〜31nによる増幅器40a〜40nへの電源供給を開始及び停止する制御回路33からの制御信号を示す。
また、図2に示す信号A及び信号Bは図1のA部分及びB部分に現れる信号であり、それぞれ高周波の連続波をスイッチ22によりパルス成形した信号、及びパルス成形された信号を増幅器40によって増幅した後の信号を示す。
図示する通り、制御回路33からの制御信号aにより、スイッチ22は所定の繰り返し周期Tで所望のパルス幅Wの間だけ閉じ、その他の期間において開放される。これによってスイッチ22は発振器11で発生した高周波信号を信号Aに示すようなパルス状に成形する。
一方で、制御回路33からの制御信号bによって、ドライバ回路31は、成形されたパルス信号に同期するタイミングで、かつこのパルス信号の前後に所定のマージンを持たせた時間だけ増幅器40へ電源を供給することによって、成形されたパルス信号を信号Bに示すような所定の送信電力値Pの信号に増幅する。
また、パルスレーダ送信機2では、パルスレーダの方式及び用途によって、送信するパルス信号の種類を切り替える。例えば測定範囲を広げ遠距離までパルス信号を送出する必要がある場合には大きい出力電力のパルス信号を用い、また測定範囲が狭くパルス信号の送出距離が近距離までで足りる場合には小さい出力電力のパルス信号を用いる。
また、高い分解能を必要とする場合にはパルス幅が短いパルス信号を用い、そうでない場合にはパルス幅が長いパルス信号を用いる。
したがって、パルスレーダ送信機2が送信するパルス信号を分類すると、高出力及び長パルスのパルス信号と、高出力及び短パルスのパルス信号と、低出力及び長パルスのパルス信号と、低出力及び短パルスのパルス信号とに分類される。
この分類分けを図3に示す。送信機2を、それぞれ第1モードで使用する場合には高出力及び長パルスのパルス信号が、第2モードで使用する場合には高出力及び短パルスのパルス信号が、それぞれ第3モードで使用する場合には低出力及び長パルスのパルス信号が、第4モードで使用する場合には低出力及び短パルスのパルス信号が送信される。
送信パルス信号のパルス幅Wの長短の切り換えは、制御回路33が、スイッチ22を開閉する制御信号a、及び増幅器40a〜40nへの電源の供給及び停止を制御する制御信号bの、各々パルス幅を変更することによって行う。
送信パルス信号の出力電力の切り換えは、図1に示す可変減衰器21により行う。制御回路33は、可変減衰器21の減衰量を調整することによって発振器11で発生した高周波信号を所定量だけ減衰させることによって、所定の信号レベルに調整する。
特開2002−246859号公報 特開平3−104408号公報
従来のパルスレーダ送信機では、パルスレーダ送信機2がレーダ波を高出力で送信するか低出力で送信するかによって増幅器40の動作領域が変わるという問題がある。
図4に一般的な増幅器の入出力電力特性を示す。一般にレーダ装置では、出力電力を安定化させかつ増幅器の増幅効率を高めるために、増幅器を飽和領域A1(非線形動作領域)で使用する場合が多い。しかし、上記の通り送信信号の出力電力の切り換えを増幅器の前段の減衰器21で行うと、低出力時に入力レベルが低下して増幅器が線形領域A2内で動作する。
このため、まず低出力時においてパルス高さの変動が大きくなるという問題がある。この様子を図5の(A)及び図5の(B)を参照して説明する。すなわち高出力時においては増幅器が飽和領域で動作しているため、発振器11の出力レベルの変動や増幅器自体の温度変動による出力波形への影響が緩和されるが、低出力時には線形領域で動作するためこのようなパルス高さの変動が大きくなる。
またレーダ装置の装置特性を変えないためには、送信パルスの位相変動を抑えることが望ましい。しかし従来のパルスレータ送信機では、高出力時と低出力時で増幅器の動作領域が異なることにより、増幅器による位相ずれ量に差が生じ位相変動が生じていた。
さらに、高出力時は飽和動作のため効率が高いが、低出力時は線形動作のため効率が低下するといった問題があった。
増幅器の動作領域を変えず送信信号の出力を切り替えるために、増幅器の後段に可変減衰器を設ける手法も考えられるが、この場合高出力型の可変減衰器が必要となる。また減衰器自体の電力損失が大きいので高出力モードにおける送信信号の出力電力を確保するために更に高出力の増幅器が必要となる。このため増幅器の後段に可変減衰器を設ける手法は技術的ハードルが高く装置のコスト増を招く。
上記問題点に鑑み、本発明は、増幅器を有する増幅回路において、増幅器の入力電力を変えることなく増幅回路の出力電力を制御し、かつこの出力電力の調整範囲を拡大することを目的とする。
上記目的を達成するために、本発明では、複数の増幅器を並列接続して増幅回路を構成し、並列接続されたこれら増幅器のうちのいずれかを停止させて増幅回路の出力電力を低減する。このため増幅回路へ入力する入力電力を変えることなく出力電力を変化させることが可能となる。
このとき、残りの動作中の増幅器の直流バイアス点を可変制御することによって、増幅回路の出力電力をさらに低減する。例えば増幅器の直流バイアス点を変えることにより、A級動作していた増幅器をAB級動作させることにより増幅器の出力電力を低減することが可能である。
すなわち本発明による増幅回路は、並列接続された複数の増幅器と、並列接続された複数の増幅器のうちのいずれかを停止させる増幅器停止部と、この増幅器停止部が並列接続された複数の増幅器のうちのいずれかを停止させるときに残りの他の増幅器の直流バイアス点を可変制御する直流バイアス制御部と、を備えて構成される。
例えば直流バイアス制御部は、A級動作している並列接続された複数の増幅器のうちのいずれかが増幅器停止部によって停止させられるとき、残りの増幅器にAB級動作させることによって、残りの増幅器の出力電力を低減させてもよい。このような動作により、増幅回路の出力電力の調整幅をさらに拡げることが可能となる。
そして、増幅器停止部は、増幅回路から出力すべき所望の出力電力に応じて、並列接続された複数の増幅器のうち停止させる増幅器の数を増減する。
さらに、増幅器停止部は、増幅回路の入力信号の信号レベルがない期間に、前記並列接続された複数の増幅器を停止させてもよい。このように増幅器を間欠動作させることによって消費電力を節約する。
増幅回路は、増幅器へ供給する電源電圧を可変制御する電圧制御部をさらに備えてもよい。この電圧制御部によって、増幅器停止部が並列接続された複数の増幅器のうちのいずれかを停止させるとき、残りの他の増幅器に供給する電源電圧を低減することによって、増幅回路の出力電力の調整幅をさらに拡げることが可能となる。
電圧制御部を増幅器停止部として使用してもよい。このとき電圧制御部は、並列接続された複数の増幅器のうちのいずれかに対して電源の供給を停止することによって増幅器を停止させる。
電圧制御部は、並列接続された複数の増幅器のうちのいずれかを停止させるとき、残りの他の増幅器に供給する電源電圧を低減してもよい。またこのとき、直流バイアス制御部によって、残りの前記増幅器にAB級動作させてもよい。
直流バイアス制御部は、直流バイアス点を複数のバイアス点の間で切替制御してもよく、または無段階に直流バイアス点を調整してもよい。電圧制御部もまた、増幅器へ供給する電源電圧を複数の電圧値の間で切替制御してもよく、または無段階に電源電圧を調整してもよい。
本発明により、増幅器を有する増幅回路において、増幅器の入力電力を変えることなく増幅回路の出力電力を制御し、かつこの出力電力の調整範囲を拡大することが可能となる。
このため、例えば上記パルスレーダ送信機の送信レーダ波の増幅に使用すれば、増幅器を飽和領域で動作させたまま増幅器の出力電圧を可変制御することが可能となり、増幅器の動作領域の変化に起因する上述の問題が解消される。
以下、添付する添付する図面を参照して本発明の実施例を説明する。図6は、本発明の実施例による増幅回路の概略構成例を示すブロック図である。増幅回路10は、例えば図1に示すようなパルスレーダ送信機1のパルスレーダ波を増幅する多段増幅器40a〜40nの各段の増幅器に好適に利用される増幅回路である。以下本明細書において、増幅回路10は、図1に示すパルスレーダ送信機1の多段増幅器40a〜40nの1つの段の増幅器に使用されるものとして説明するが、本発明はこれに限定されるものではなく、電気信号(特に高周波信号)を増幅する増幅回路に広く利用可能である。
図6に示すように、増幅回路10は、入力端子Tinに入力された高周波信号を増幅器40m及び40nで増幅して出力端子Toutから出力する高周波回路部4と、高周波回路部4の増幅器40m及び40nを駆動する増幅器駆動回路3と、増幅器40m及び40nの駆動に必要な電源を供給する安定化電源回路9とを備える。
高周波回路部4は、高周波信号増幅用の増幅器40m及び40nと、入力信号を増幅器40m及び40nの各々に分配する分配器として動作する3db方向性結合器(90度ハイブリッド結合器)41と、増幅器40m及び40nの各々から出力された増幅信号を合成する合成器として動作する3db方向性結合器42とを備えて構成され、増幅器40m及び40nは入出力端子Tin、Toutに対して並列に接続される。
信号分配用の3db方向性結合器41の入力側の2つの端子41a及び41bのうち一方(端子41a)に信号が入力され、他方(端子42b)には反射防止用の終端器43が設けられる。そして、出力側の一方の端子41cからの出力信号、及びこの信号に対して90度位相が遅れた信号を出力する端子41dからの出力信号を、2つの増幅器40m及び40nのうちの一方(図の構成例では増幅器40m)及び他方(図の構成例では増幅器40n)にそれぞれ出力する。
増幅器40m及び40nで各々増幅された信号は、信号合成用の3db方向性結合器42に入力されてここで合成される。3db方向性結合器42において出力側の2つの端子42a及び42bの一方(端子42a)から信号を取り出し、他方(端子42b)には反射防止用の終端器44が設けられる。
ここで入力側の一方の端子42c、及び端子42cに入力された信号に対して90度位相が遅れて入力信号が合成される他方の端子42dへ、2つの増幅器40m及び40nのうちの上記他方(図の構成例では増幅器40n)及び一方(図の構成例では増幅器40m)の出力信号をそれぞれ入力する。
このように構成することによって、分配用の3db方向性結合器41によって90度位相が遅れた信号が供給された上記他方の増幅器(図の構成例では増幅器40n)の出力信号に、上記一方の増幅器(図の構成例では増幅器40m)からの出力信号が、90度位相を遅らせて合成用の3db方向性結合器42にて合成され、2つの増幅器の40m及び40nにより増幅された信号が同相で合成される。
なお本実施例では、並列接続される増幅器40m及び40nの入力端及び出力端に、アイソレータ45〜48を設けた。これらアイソレータを設けることによって、後述するように増幅器40m及び40nのうちの一方の電源供給を停止しても、そのインピーダンス変化の影響が増幅回路10や送信機2の他の部分へ及ぶことを防止する。
図7は、図6に示す増幅器40m及び40nの概略構成例を示すブロック図である。図示するとおり増幅器40m及び40nは、増幅素子としての電界効果トランジスタQ41を備える。電界効果トランジスタQ41のゲート端子には、トランジスタQ41により増幅される高周波(無線周波数)の入力信号が直流成分除去用のキャパシタC41を経由して入力される。この入力信号には、チョークインダクタL41を介してゲートバイアス電圧VGSが加えられ、ゲートバイアス電圧VGSによって入力信号のバイアス点が決定される。
一方でソース端子は接地され、ドレイン端子にはチョークインダクタL42を介して電源電圧VDSが印加される。そして、ドレインソース間電圧VdからキャパシタC42によって直流成分を除去した増幅信号を出力信号として取り出す。
ここで電源電圧VDSは、ドレイン端子から取り出される増幅信号の直流成分を与え、増幅信号は電源電圧VDSを中心として振動する交流信号(高周波信号)となるため、電圧VDSは「ドレインバイアス電圧」と呼ばれ、本明細書でもこの名称を使用する。
再び図6を参照する。安定化電源回路9は、増幅器40m及び40n各々の電界効果トランジスタQ41に負の電圧のゲートバイアス電圧VGSを供給するゲートバイアス用電源回路91と、電界効果トランジスタQ41に正の電圧のドレインバイアス電圧VDSを供給するドレインバイアス用電源回路92を備える。
図8は、各動作モードにおける増幅回路10の各部の動作を示す表である。増幅回路10は少なくとも2つの動作モード、すなわち、増幅信号を高電力で出力する高出力モードと、増幅信号を低電力で出力する低出力モードとを有する。
増幅回路10は、高出力モードでは2つの増幅器40m及び40nを動作させ、低出力モードでは2つの増幅器40m及び40nのうちの一方である増幅器40mを停止させることにより、高出力モードと低出力モードとの間で出力電力に差を設ける。
さらに、高出力モードでは2つの増幅器40m及び40nに供給するドレインバイアス電圧を所定の定格値Vd1とする一方で、低出力モードでは増幅器40nに供給するドレインバイアス電圧を定格値より低いVd2(但し定格値Vd1の50%以上とする)とする。
増幅器40m、40nを飽和領域で使用する場合には出力信号の振幅はドレインバイアス電圧の約2倍であり、ドレインバイアス電圧を下げることによって出力電力も低減するので、上述の通り低出力モードにおいて増幅器40nに供給するドレインバイアス電圧を低減することによって高出力モードと低出力モードとの間の出力電力差を拡げる。
このために増幅器駆動回路3は、ドレインバイアス用電源回路92から増幅器40mへ供給されるドレインバイアス電圧VDS1を変更する第1のドレインバイアス変更回路50と、ドレインバイアス用電源回路92から増幅器40nへ供給されるドレインバイアス電圧VDS2を変更する第2のドレインバイアス変更回路60とを備える。
また増幅器駆動回路3は、図1に示すようなレーダ装置1の操作部(図示せず)などから指示される動作モード信号に応答して、指示された動作モードに対応するドレインバイアス電圧VDS1を指示する第1のドレインバイアス指示信号(図示c)を生成して第1のドレインバイアス変更回路50に出力し、指示された動作モードに対応するドレインバイアス電圧VDS2を指示する第2のドレインバイアス指示信号(図示d及びe)を生成して第2のドレインバイアス変更回路60に出力する制御回路32を備える。
第1のドレインバイアス変更回路50は、第1のドレインバイアス指示信号cに従って増幅器40mに供給するドレインバイアス電圧VDS1を可変制御し、高出力モード時には定格Vd1のドレインバイアス電圧VDS1を増幅器40mに出力する一方で、低出力モード時にはドレインバイアス電圧VDS1を0にして増幅器40mを停止する。
第2のドレインバイアス変更回路60は、増幅器40nに供給するドレインバイアス電圧VDS2を可変制御し、高出力モード時には定格Vd1のドレインバイアス電圧VDS2を増幅器40nに出力し、低出力モード時には低電圧Vd2のドレインバイアス電圧VDS2を増幅器40nに出力する。
したがって、制御回路32及び第1のドレインバイアス変更回路50は本願の特許請求の範囲に係る電圧制御部を成し、制御回路32及び第2のドレインバイアス変更回路60もまた本願の特許請求の範囲に係る電圧制御部を成す。また制御回路32及び第1のドレインバイアス変更回路50は本願の特許請求の範囲に係る増幅器停止部を成す。
図9は、図6に示す第1のドレインバイアス変更回路50の概略構成例を示すブロック図である。第1のドレインバイアス変更回路50は、ドレインバイアス用電源回路92と増幅器40mのドレイン端子との間を開閉するMOS型電界効果トランジスタQ51と、図6に示した制御回路32からの制御信号cに従ってトランジスタQ51を駆動するドライバIC52と、ドレインバイアス用電源回路92から供給される電源電圧を平滑するための平滑用コンデンサC51と、出力するドレインバイアス電圧VDS1を所定の電圧値Vd1に調整するための抵抗R51及びR52とを備えて構成される。
本構成によって、第1のドレインバイアス変更回路50は、制御回路32からの制御信号cが高出力モード及び低出力モードのいずれかを示すかに応じて、出力するドレインバイアス電圧VDS1を定格値Vd1又は0のいずれかに切り替える。
図10は、図6に示す第2のドレインバイアス変更回路60の概略構成例を示すブロック図である。
第2のドレインバイアス変更回路60は、ドレインバイアス用電源回路92と増幅器40nのドレイン端子との間を開閉する第1のMOS型電界効果トランジスタQ61と第2のMOS型電界効果トランジスタQ62とを備え、第1のトランジスタQ61及びこれに直列接続されるドレインバイアス電圧調整用抵抗R61と、第2のトランジスタQ62及びこれに直列接続されるドレインバイアス電圧調整用抵抗R62と、が並列接続される。
また、第2のドレインバイアス変更回路60は、図6に示した制御回路32からの制御信号dに従ってトランジスタQ61を駆動するドライバIC61と、制御回路32からの制御信号eに従ってトランジスタQ62を駆動するドライバIC62と、ドレインバイアス用電源回路92から供給される電源電圧を平滑するための平滑用コンデンサC61及びC62と、出力するドレインバイアス電圧VDS2を調整するための抵抗R63を備えて構成される。
ここで、ドレインバイアス電圧調整用抵抗R61とR62とで抵抗値を変えれば、トランジスタQ61及びQ62のいずれを駆動するかによって、出力するドレインバイアス電圧VDS2を切り替えることが可能になる。本構成により第2のドレインバイアス変更回路60は、制御回路32からの制御信号d及びeが高出力モード及び低出力モードのいずれかを示すかに応じて、出力するドレインバイアス電圧VDS2を定格値Vd1及び低電圧のVd2のいずれかに切り替える。図11を参照してドレインバイアス電圧VDS1及びVDS2を可変制御する制御回路32による制御信号c、d及びeの例を説明する。
図11は、図6に示す増幅回路10の各部a〜fにおける信号と、各ゲートバイアス電圧VGS1、VGS2及びドレインバイアス電圧VDS1、VDS2を示すタイムチャートである。ここで信号aは、高周波回路部4に入力される高周波信号であり、増幅回路10がパルスレーダ送信機のレーダ波の増幅に使用される場合には、入力信号aは図示するとおりのパルス成形された高周波信号となる。
信号bは、信号aのパルス成形に使用されたタイミング信号である。例えば図1に示すように、高周波の連続波を入力するスイッチ22を、信号bがHである時間幅Wの期間だけ閉じることによって、パルス幅Wのパルス信号である信号aが得られる。
制御回路32は、パルス成形に使用されたタイミング信号bをスイッチ22のようなパルス成形手段(図示せず)から入力して、この信号のタイミングと同期して、かつこのタイミング信号により成形されるパルス信号の前後に100ns程度のマージンを持たせた幅のパルスを含む制御信号c並びにd及びeを生成し、これらをドレインバイアス変更回路50並びに60に出力する。ドレインバイアス変更回路50並びに60は、この制御信号にパルスの期間だけ(すなわち制御信号c並びにd及びeの信号レベルがHである期間だけ)、増幅器40m並びに40nにドレインバイアス電圧を供給し、それ以外の期間ではドレインバイアス電圧の供給を停止し増幅器40m並びに40nを停止する。
制御回路32は、このような制御信号c〜eによって増幅器40m、40nを動作及び停止させ、増幅回路10への入力信号aに信号レベルがない間に増幅器40m、40nを停止させて、消費電力を節約することが可能である。
また、制御回路32は、ドレインバイアス変更回路50及び60に出力する制御信号c、d及びeにパルスを含めるか否かを指定された動作モードに応じて定める。
図11の例では、パルス信号aの1つ目のパルスPL1が低出力モードで送信され、2つ目のパルスPL2が高出力で出力されるように動作モードが定められる場合を示している。図示するように制御回路32は、第1のドレインバイアス変更回路50への制御信号cについては、高出力モードの場合だけパルスを含め、低出力モードの場合にはパルスを含めず信号レベルをLに保つ。このため、図示VDS1に示すとおり、高出力モードにおいて増幅器40mは定格のドレインバイアス電圧Vd1が供給され、低出力モードにおいてはドレインバイアス電圧DS1が0となり増幅器40mが停止する。
また制御回路32は、第2のドレインバイアス変更回路60への制御信号dについては高出力モードの場合だけパルスを含め、制御信号eには低出力モードの場合だけパルスを含める。
すると図10に示すように、制御信号dにより駆動されるトランジスタQ61は高出力モードの場合だけ動作し低出力モードの場合には動作しない。一方で制御信号eにより駆動されるトランジスタQ62は低出力モードの場合だけ動作し高出力モードの場合には動作しない。
したがって抵抗R62に抵抗R61よりも抵抗値が大きな素子を選択して、トランジスタQ61が駆動されるときには第2のドレインバイアス変更回路60が定格Vdのドレインバイアス電圧VDS2を出力するように抵抗R61の抵抗値を設定し、トランジスタQ62が駆動されるときには定格より低いVd2のドレインバイアス電圧VDS2を出力するように抵抗R62の抵抗値を設定することによって、第2のドレインバイアス変更回路60が出力するドレインバイアス電圧VDS2は、信号dがパルスを含む高出力モードで定格Vd1となり、信号eがパルスを含む低出力モードでは定格より低いVd2となる(図11参照)。
なお上記構成例において、第1のドレインバイアス変更回路50及び第2のドレインバイアス変更回路60は、ドレインバイアス電圧を複数の電圧値の間で切替制御するように構成したが、これに代えてドレインバイアス電圧を0V〜定格電圧Vd1まで無段階に変化させるように構成し、増幅回路10の出力電力を無段階に変更できるようにしてもよい。
図8に戻り、増幅器駆動回路3は、高出力モードでは2つの増幅器40m及び40nをA級動作させ、低出力モードでは動作している増幅器40nをAB級動作させる。
ここで例えば増幅器駆動回路3は、2つの増幅器40m及び40nをA級動作させるときには、ドレイン電流Idが飽和ドレイン電流Idssの0.5倍になるドレインバイアス電圧Vg1を増幅器40m及び40nに各々供給し、増幅器40nをAB級動作させるときにはドレイン電流IdがIdssの0.25倍になるドレインバイアス電圧Vg2を増幅器40nに供給する。
増幅器40nをAB級動作させることによって、A級動作させた場合と比較して増幅器40nの出力電力を低減することができる。この理由を以下に概説する。
図12は、図7に示す増幅器の電界効果トランジスタQ41の動作説明図である。ここで図示100はトランジスタQ41のゲート電圧対ドレイン電流特性図であり、図示101は、入力信号にゲートバイアスVGSを加えた場合のゲート電圧Vgの時間変化を示すグラフであり、図示102はドレイン電圧対ドレイン電流特性図であり、図示103は、図示101の入力信号に対応して現れるドレイン電圧Vdの時間変化を示すグラフであり、図示104は、図示101の入力信号に対応して現れるドレイン電流Idの時間変化を示すグラフである。図においてImaxはトランジスタQ41の最大ドレイン電流を示し、VDSはドレインバイアス電圧を示し、Vmin及びVmaxはトランジスタQ41が飽和領域で動作する場合のドレイン電圧Vdの瞬時最小値及び瞬時最大値を示す。
トランジスタQ41の各動作、A級、AB級、B級…は、ドレイン電流の流通角によって区別することが可能である。ここで流通角とは、一周期内においてドレイン電流が流れている期間を示し、この期間を信号の位相角で表したものである。A級動作の場合には流通角は360度であり、B級動作の場合にはドレイン電流が半周期だけ流れるので180度であり、C級動作では0度である。AB動作の場合には流通角は180度〜360度までの値となる。
以下において、流通角φの違いによるトランジスタQ41の信号出力電力P0の変化を検討する。ゲート電圧Vg及びVdは、それぞれ、
Vg=VGScosωt (1)
Vd=−(VDS−Vmin)cosωt (2)
と表現することができる。ここでドレイン電流Idが0となる角度ωtをφとすると、2φが流通角となり、このときのドレイン電流は、
Figure 0004732204
となる。ここでドレイン電流Idを与える上式(3)をフーリエ級数展開すると次式(5)を得る。
Figure 0004732204
式(5)において、第1項が直流成分となり、第2項が信号周波数成分となる。したがって、信号出力電力P0は、次式(6)により得られる。
Figure 0004732204
ここで式(6)に含まれる係数(φ−sinφcosφ)の値は、A動作からC動作となるにつれて、すなわち流通角が小さくなるにつれて小さくなる単調減少関数であるため、トランジスタQ41はその流通角が小さくなるにしたがって信号出力電力P0が小さくなる。このため増幅器40nの動作をA級動作からAB級動作へ変えることによって、増幅器40nの出力電力を低減することが可能である。
したがって、増幅回路10は、高出力モードでは2つの増幅器40m及び40nをA級動作させ、低出力モードでは一方の増幅器40mを停止させて、さらに残りの増幅器40nをAB級動作させることによって高出力モードと低出力モードとの間の出力電力差を拡。
このために増幅器駆動回路3は、図6に示すように、ゲートバイアス用電源回路91から電源を供給されて、増幅器40mをA級動作させるVg1をゲートバイアス電圧VGS1として増幅器40mに供給するゲートバイアス供給回路70と、ゲートバイアス用電源回路91から増幅器40nへ供給されるゲートバイアス電圧VGS2を変更するゲートバイアス変更回路80とを備える。
そして制御回路32は、指示される動作モード信号に応答して、この動作モードに対応するドレインバイアス電圧VGS2を指示するゲートバイアス指示信号(図示f)を生成してゲートバイアス変更回路80に出力する。
ゲートバイアス変更回路80は、ゲートバイアス指示信号fにしたがって、増幅器40nに供給するゲートバイアス電圧VGS2を可変制御し、高出力モード時には増幅器40nをA級動作させるVg1のゲートバイアス電圧VGS2を増幅器40nに出力し、低出力モード時には増幅器40nをAB級動作させるVg2のゲートバイアス電圧VGS2を増幅器40nに出力する。
したがって、制御回路32及びゲートバイアス変更回路80は本願の特許請求の範囲に係る入力バイアス制御部を成す。
図13は、図6に示すゲートバイアス供給回路70の概略構成例を示すブロック図である。ゲートバイアス供給回路70はゲートバイアス用電源回路から与えられた電圧を分圧抵抗R71及びR72によって分圧し、所望の一定電圧値Vg1のゲートバイアス電圧VGS1を供給する。
図14は、図6に示すゲートバイアス変更回路80の概略構成例を示すブロック図である。ゲートバイアス変更回路80は、制御回路32からのゲートバイアス指示信号fにしたがって、出力電圧を変化させる可変抵抗器であるディジタルポテンショメータ81を備える。
図11を参照してドレインバイアス電圧VGS2を可変制御する制御回路32による制御信号の例を説明する。
図11に示す信号VGS1に示すように、高出力モード及び低出力モードのいずれにおいても、ゲートバイアス供給回路70は、増幅器をA級動作させるVg1をゲートバイアス電圧VGS1として増幅器40mに供給する。
一方でゲートバイアス変更回路80は、高出力モードと低出力モードで異なる信号レベルを有するゲートバイアス指示信号fを受信し、このゲートバイアス指示信号fに応じた電圧をディジタルポテンショメータ81で生成することによって、高出力モードと低出力モードとで増幅器40nに供給するゲートバイアス電圧VGS2を変化させる。
すなわち、ゲートバイアス変更回路80は、高出力モードにおいては増幅器をA級動作させるVg1をゲートバイアス電圧VGS2として増幅器40nに供給し、低出力モードにおいては増幅器をAB級動作させるVg2をゲートバイアス電圧VGS2として増幅器40nに供給する。
なお上記構成例において、制御回路32及びゲートバイアス変更回路50は、ゲートバイアス電圧を複数の電圧値の間で切替制御するように構成したが、これに代えてゲートバイアス電圧を無段階に変化させるように構成し、増幅回路10の出力電力を無段階に変更できるようにしてもよい。
図15は、図6に示す増幅回路10の動作領域の説明図である。本発明によって増幅器40m及び40nを、図15に示す非線形領域A1内に動作領域を留めたまま使用する。好適には出力レベルがP2dB〜P5dBとなる領域において増幅器40m及び40nを使用する。このように増幅器の動作領域を非線形領域A1内に留めたまま使用することによって、出力レベルの相違によるパルスレーダ送信機2の装置特性の変化を小さくして、安定したレーダ波を送信する。
本発明によって、可変減衰器で入力電力を変えることなく、または増幅回路10の出力側に可変減衰器を設けることなく、増幅回路10の出力電力を変更することが可能となり、また高出力時と低出力時との間の出力電力差を大きく設けることが可能である。
図16は、図6に示す増幅回路10の入出力電力特性図である。図において実線が本発明による増幅回路10の高出力モードにおける入出力電力特性を示し、点線が低出力モードにおける入出力電力特性を示し、鎖線は従来と同じように増幅器40mや40nと同じ1つの増幅器をA級動作させた場合の入出力電力特性を示す。
図示するとおり、高出力モードでは2個の増幅器により電力が増幅されるため従来と比べて出力が3dB向上する。一方で低出力モードでは、増幅器をAB級動作させることと、ドレインバイアス電圧低減降下のために、従来と比べて10dBほど出力を低減することが可能となる。
なお、上記実施例では、簡単のため2つの増幅器40m及び40nを並列接続して、その一方を、送信パルス信号の出力電力に応じて制御回路70及びドレインバイアス変更回路50により停止させる構成例を示したが、同時に並列接続される増幅器の数を3個以上として、送信パルス信号の出力電力に応じて停止させる増幅器の数を増減するように構成してもよい。
このとき、ゲートバイアス変更回路50及びドレインバイアス変更回路60は、同時に3個以上並列接続される増幅器のうち、停止した一部の増幅器以外の増幅器に供給するゲートバイアス電圧及びドレインバイアス電圧をそれぞれ可変制御するように構成してもよい。
以上、本発明を特にその好ましい実施の形態を参照して詳細に説明したが、本発明の容易な理解のために、本発明の具体的な形態を以下に付記する。
(付記1)
出力電力が可変制御される増幅回路であって、
並列接続された複数の増幅器と、
前記並列接続された複数の増幅器のうちのいずれかを停止させる増幅器停止部と、
前記増幅器停止部が前記並列接続された複数の増幅器のうちのいずれかを停止させるとき、残りの他の増幅器の直流バイアス点を可変制御する直流バイアス制御部と、
を備えることを特徴とする増幅回路。(1)
(付記2)
前記増幅器へ供給する電源電圧を可変制御する電圧制御部を、さらに備えることを特徴とする付記1に記載の増幅回路。(2)
(付記3)
前記直流バイアス制御部は、前記直流バイアス点を複数のバイアス点の間で切替制御することを特徴とする付記1又は2に記載の増幅回路。(3)
(付記4)
前記電圧制御部は、前記増幅器へ供給する電源電圧を複数の電圧値の間で切替制御することを特徴とする付記1〜3のいずれか一項に記載の増幅回路。(4)
(付記5)
前記直流バイアス制御部は、A級動作している前記並列接続された複数の増幅器のうちのいずれかを前記増幅器停止部が停止させるとき、残りの前記増幅器にAB級動作させることを特徴とする付記1に記載の増幅回路。(5)
(付記6)
前記電圧制御部は、前記並列接続された複数の増幅器のうちのいずれかを前記増幅器停止部が停止させるとき、残りの他の増幅器に供給する電源電圧を低減することを特徴とする付記1又は付記5に記載の増幅回路。
(付記7)
前記増幅器へ供給する電源電圧を可変制御する電圧制御部を前記増幅器停止部として備え、
この電圧制御部は、前記並列接続された複数の増幅器のうちのいずれかに対する電源の供給を停止することにより、当該増幅器を停止することを特徴とする付記1又は2に記載の増幅回路。
(付記8)
前記電圧制御部は、前記増幅器へ供給する電源電圧を複数の電圧値の間で切替制御することを特徴とする付記7に記載の増幅回路。
(付記9)
前記直流バイアス制御部は、A級動作していた前記並列接続された複数の増幅器のうちのいずれかを前記電圧制御部が停止させるとき、残りの前記増幅器にAB級動作させることを特徴とする付記7又は8に記載の増幅回路。
(付記10)
前記電圧制御部は、前記並列接続された複数の増幅器のうちのいずれかを停止させるとき、残りの他の増幅器に供給する電源電圧を低減することを特徴とする付記7〜9のいずれか一項に記載の増幅回路。
(付記11)
前記増幅器停止部は、前記所望の出力電力に応じて、前記並列接続された複数の増幅器のうちの停止させる増幅器の数を増減することを特徴とする付記1〜10の何れか一項に記載の増幅回路。
(付記12)
前記増幅器停止部は、前記増幅回路の入力信号の信号レベルがない期間に、前記並列接続された複数の増幅器を停止させることを特徴とする付記1〜11のいずれか一項に記載の増幅回路。
(付記13)
前記増幅器は、ゲートバイアス電圧を加えた入力信号がゲート端子に入力され、ソース端子が接地され、チョークインダクタンスを介してドレインバイアス電圧が印加されるドレイン端子から増幅信号が取り出される電界効果トランジスタを備え、
前記ゲートバイアス電圧を可変制御することで、前記入力信号のバイアス点が可変制御されることを特徴とする付記1〜12のいずれか一項に記載の増幅回路。
(付記14)
前記増幅器は、ゲートバイアス電圧を加えた入力信号がゲート端子に入力され、ソース端子が接地され、チョークインダクタンスを介してドレインバイアス電圧が印加されるドレイン端子から増幅信号が取り出される電界効果トランジスタを備え、
前記ゲートバイアス電圧を可変制御することで前記入力信号のバイアス点が可変制御され、前記ドレインバイアス電圧を可変制御することで前記電源電圧が可変制御されることを特徴とする付記2〜12のいずれか一項に記載の増幅回路。
本発明は、増幅器を使用して電気信号を増幅する増幅回路に利用可能であり、特に高周波信号を増幅する増幅器を有する増幅回路に好適に利用可能である。より好適には自動車、航空機や船舶に搭載され、又は陸上に設置されてパルス状のレーダ波を放射し、ターゲットで反射した反射波を捉えて対象物との相対距離及び相対速度を求めるパルスレーダ装置やパルス圧縮レーダ装置において、送信レーダ波の増幅のために用いられる回路に利用可能である。
従来のパルスレーダ装置のパルスレーダ送信機の概略構成を示すブロック図である。 スイッチの開閉並びに増幅器への電源供給及び停止によるパルス成形の様子の説明図である。 パルス信号の種類を示す表である。 一般的な増幅器の入出力電力特性を示すグラフである。 高出力時及び低出力時におけるパルス高さの変動の差を説明する図である。 本発明の実施例による増幅回路の概略構成例を示すブロック図である。 図6に示す増幅器の概略構成例を示すブロック図である。 各動作モードにおける増幅回路の各部の動作を示す表である。 図6に示す第1のドレインバイアス変更回路の概略構成例を示すブロック図である。 図6に示す第2のドレインバイアス変更回路の概略構成例を示すブロック図である。 図6に示す増幅回路の各部a〜fにおける信号と、各ゲートバイアス電圧及びドレインバイアス電圧を示すタイムチャートである。 図7に示す増幅器の電界効果トランジスタの動作説明図である。 図6に示すゲートバイアス供給回路の概略構成例を示すブロック図である。 図6に示すゲートバイアス変更回路の概略構成例を示すブロック図である。 図6に示す増幅回路の動作領域の説明図である。 図6に示す増幅回路の入出力電力特性図である。
符号の説明
1 パルスレーダ装置
2 パルスレーダ送信機
3 制御部
4 高周波回路部
10 増幅回路
14 アンテナ

Claims (5)

  1. 出力電力が可変制御される増幅回路であって、
    並列接続された複数の増幅器と、
    前記並列接続された複数の増幅器のうちのいずれかを停止させる増幅器停止部と、
    前記増幅器停止部が前記並列接続された複数の増幅器のうちのいずれかを停止させるとき、残りの他の増幅器の直流バイアス点を可変制御する直流バイアス制御部と、
    を備え
    前記増幅器は、ゲート端子に入力される入力信号を増幅する電界効果トランジスタを有し、
    前記増幅器停止部は、前記電界効果トランジスタのドレイン端子への電源電圧の印加を停止することにより、前記複数の増幅器のうちのいずれかを停止させる、ことを特徴とする増幅回路。
  2. 前記直流バイアス制御部は、前記直流バイアス点を複数のバイアス点の間で切替制御することを特徴とする請求項1に記載の増幅回路。
  3. 前記増幅器へ供給する電源電圧を可変制御する電圧制御部を、さらに備えることを特徴とする請求項1又は2に記載の増幅回路
  4. 前記電圧制御部は、前記増幅器へ供給する電源電圧を複数の電圧値の間で切替制御することを特徴とする請求項3に記載の増幅回路。
  5. 前記直流バイアス制御部は、A級動作している前記並列接続された複数の増幅器のうちのいずれかを前記増幅器停止部が停止させるとき、残りの前記増幅器にAB級動作させることを特徴とする請求項1に記載の増幅回路。
JP2006076666A 2006-03-20 2006-03-20 増幅回路 Expired - Fee Related JP4732204B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006076666A JP4732204B2 (ja) 2006-03-20 2006-03-20 増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006076666A JP4732204B2 (ja) 2006-03-20 2006-03-20 増幅回路

Publications (2)

Publication Number Publication Date
JP2007258777A JP2007258777A (ja) 2007-10-04
JP4732204B2 true JP4732204B2 (ja) 2011-07-27

Family

ID=38632627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006076666A Expired - Fee Related JP4732204B2 (ja) 2006-03-20 2006-03-20 増幅回路

Country Status (1)

Country Link
JP (1) JP4732204B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4648861B2 (ja) * 2006-03-20 2011-03-09 富士通株式会社 パルスレーダ送信機
JP5140611B2 (ja) * 2009-01-19 2013-02-06 日本無線株式会社 電力増幅器の調整方法
JP5508729B2 (ja) * 2009-01-28 2014-06-04 日本無線株式会社 電力増幅器
JP4835958B2 (ja) * 2009-03-10 2011-12-14 独立行政法人 宇宙航空研究開発機構 高周波増幅器及びそれを備えたパルスレーダ、並びに雑音出力を遮断する方法
JP5659955B2 (ja) * 2011-06-01 2015-01-28 日本電気株式会社 信号送信装置、レーダ装置、信号送信方法およびレーダ探知方法
JP5642048B2 (ja) * 2011-11-16 2014-12-17 株式会社東芝 電力増幅器
KR102307196B1 (ko) * 2014-11-03 2021-09-30 (주)에이텍아이오티 전자 가격 표시기
JP7000185B2 (ja) * 2018-02-07 2022-01-19 株式会社東芝 レーダ装置および誘導装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288434A (ja) * 1994-04-20 1995-10-31 Mitsubishi Electric Corp 電力増幅器
JPH10209770A (ja) * 1997-01-27 1998-08-07 Toshiba Corp 電力増幅器及びこの電力増幅器を用いた無線電話装置
WO1999029037A1 (fr) * 1997-11-28 1999-06-10 Hitachi, Ltd. Circuit d'amplification de puissance haute frequence, et appareil de communication mobile utilisant ledit circuit
JP3173460B2 (ja) * 1998-04-27 2001-06-04 日本電気株式会社 電力増幅器
US6418304B1 (en) * 1998-09-16 2002-07-09 Lucent Technologies Inc. Method and apparatus for improving efficiency of high-power linear amplifier

Also Published As

Publication number Publication date
JP2007258777A (ja) 2007-10-04

Similar Documents

Publication Publication Date Title
JP4732204B2 (ja) 増幅回路
US10042407B2 (en) Power supply systems and methods for generating power
EP1476941B1 (en) Current modulator with dynamic amplifier impedance compensation
CN107453593B (zh) 一种开关管驱动电路及其驱动方法
US7795942B2 (en) Stage by stage delay current-summing slew rate controller
US10498212B2 (en) Gate driver
US7208974B1 (en) Rail-to-rail source followers
JP4648861B2 (ja) パルスレーダ送信機
US20090128247A1 (en) Intermittent operation circuit and modulation device
WO2022174645A1 (zh) 幅度调制对相位调制的补偿电路、射频功率放大器及设备
US9917549B1 (en) Dynamically configurable bias circuit for controlling gain expansion of multi-mode single chain linear power amplifiers
US20210208617A1 (en) Fixed current-gain booster for capacitive gate power device with input voltage control
US20100181972A1 (en) Voltage regulator circuit
US20210211124A1 (en) Gate driver
CN105824350A (zh) 电流驱动器电路
US9130530B2 (en) Gain synchronization circuitry for synchronizing a gain response between output stages in a multi-stage RF power amplifier
JP2005151442A (ja) パルス電力増幅器
JP3777040B2 (ja) 増幅器
JP2008165686A (ja) 可変レギュレータ及びこの可変レギュレータを用いた電力増幅装置
US7489179B2 (en) Electronic high-frequency switch and attenuator with said high-frequency switches
CN110168434B (zh) 用于声光构件的高频驱动电路和用于运行高频驱动电路的方法
JP2009506696A (ja) パルスrf信号を増幅するための装置および方法
JP2000269748A (ja) 高周波パルス電力増幅器
EP1465169A3 (en) Automatic gain adjustment device and automatic gain adjustment method
JPH0350903A (ja) 電力増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4732204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees