JP4732204B2 - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP4732204B2 JP4732204B2 JP2006076666A JP2006076666A JP4732204B2 JP 4732204 B2 JP4732204 B2 JP 4732204B2 JP 2006076666 A JP2006076666 A JP 2006076666A JP 2006076666 A JP2006076666 A JP 2006076666A JP 4732204 B2 JP4732204 B2 JP 4732204B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- signal
- amplifiers
- circuit
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
パルスレーダ送信機2は、発振器11において高周波信号(CW)を発生させ、この高周波信号をスイッチ22へ入力し、駆動部3に設けられた制御回路33が所望のパルス幅に対応する間隔でスイッチ22を開閉することによって、連続する高周波信号をパルス状のパルス信号に成形する。
このため各増幅器40a〜40nにそれぞれ電源を供給するドライバ回路31a〜31nは、各増幅器がパルス部分を入力する期間に前後に100ns程度のマージンを持たせた期間だけ、安定化電源回路90から供給される電源電圧を各増幅器40a〜40nに供給する。この様子を図2に示す。なお以下の説明において、各増幅器40a〜40nを総称する場合には増幅器40と記すことがあり、ドライバ回路31a〜31nを総称する場合にはドライバ回路31と記すことがある。
また、図2に示す信号A及び信号Bは図1のA部分及びB部分に現れる信号であり、それぞれ高周波の連続波をスイッチ22によりパルス成形した信号、及びパルス成形された信号を増幅器40によって増幅した後の信号を示す。
一方で、制御回路33からの制御信号bによって、ドライバ回路31は、成形されたパルス信号に同期するタイミングで、かつこのパルス信号の前後に所定のマージンを持たせた時間だけ増幅器40へ電源を供給することによって、成形されたパルス信号を信号Bに示すような所定の送信電力値Pの信号に増幅する。
また、高い分解能を必要とする場合にはパルス幅が短いパルス信号を用い、そうでない場合にはパルス幅が長いパルス信号を用いる。
この分類分けを図3に示す。送信機2を、それぞれ第1モードで使用する場合には高出力及び長パルスのパルス信号が、第2モードで使用する場合には高出力及び短パルスのパルス信号が、それぞれ第3モードで使用する場合には低出力及び長パルスのパルス信号が、第4モードで使用する場合には低出力及び短パルスのパルス信号が送信される。
送信パルス信号の出力電力の切り換えは、図1に示す可変減衰器21により行う。制御回路33は、可変減衰器21の減衰量を調整することによって発振器11で発生した高周波信号を所定量だけ減衰させることによって、所定の信号レベルに調整する。
図4に一般的な増幅器の入出力電力特性を示す。一般にレーダ装置では、出力電力を安定化させかつ増幅器の増幅効率を高めるために、増幅器を飽和領域A1(非線形動作領域)で使用する場合が多い。しかし、上記の通り送信信号の出力電力の切り換えを増幅器の前段の減衰器21で行うと、低出力時に入力レベルが低下して増幅器が線形領域A2内で動作する。
さらに、高出力時は飽和動作のため効率が高いが、低出力時は線形動作のため効率が低下するといった問題があった。
このとき、残りの動作中の増幅器の直流バイアス点を可変制御することによって、増幅回路の出力電力をさらに低減する。例えば増幅器の直流バイアス点を変えることにより、A級動作していた増幅器をAB級動作させることにより増幅器の出力電力を低減することが可能である。
例えば直流バイアス制御部は、A級動作している並列接続された複数の増幅器のうちのいずれかが増幅器停止部によって停止させられるとき、残りの増幅器にAB級動作させることによって、残りの増幅器の出力電力を低減させてもよい。このような動作により、増幅回路の出力電力の調整幅をさらに拡げることが可能となる。
さらに、増幅器停止部は、増幅回路の入力信号の信号レベルがない期間に、前記並列接続された複数の増幅器を停止させてもよい。このように増幅器を間欠動作させることによって消費電力を節約する。
電圧制御部は、並列接続された複数の増幅器のうちのいずれかを停止させるとき、残りの他の増幅器に供給する電源電圧を低減してもよい。またこのとき、直流バイアス制御部によって、残りの前記増幅器にAB級動作させてもよい。
このため、例えば上記パルスレーダ送信機の送信レーダ波の増幅に使用すれば、増幅器を飽和領域で動作させたまま増幅器の出力電圧を可変制御することが可能となり、増幅器の動作領域の変化に起因する上述の問題が解消される。
高周波回路部4は、高周波信号増幅用の増幅器40m及び40nと、入力信号を増幅器40m及び40nの各々に分配する分配器として動作する3db方向性結合器(90度ハイブリッド結合器)41と、増幅器40m及び40nの各々から出力された増幅信号を合成する合成器として動作する3db方向性結合器42とを備えて構成され、増幅器40m及び40nは入出力端子Tin、Toutに対して並列に接続される。
ここで入力側の一方の端子42c、及び端子42cに入力された信号に対して90度位相が遅れて入力信号が合成される他方の端子42dへ、2つの増幅器40m及び40nのうちの上記他方(図の構成例では増幅器40n)及び一方(図の構成例では増幅器40m)の出力信号をそれぞれ入力する。
このように構成することによって、分配用の3db方向性結合器41によって90度位相が遅れた信号が供給された上記他方の増幅器(図の構成例では増幅器40n)の出力信号に、上記一方の増幅器(図の構成例では増幅器40m)からの出力信号が、90度位相を遅らせて合成用の3db方向性結合器42にて合成され、2つの増幅器の40m及び40nにより増幅された信号が同相で合成される。
ここで電源電圧VDSは、ドレイン端子から取り出される増幅信号の直流成分を与え、増幅信号は電源電圧VDSを中心として振動する交流信号(高周波信号)となるため、電圧VDSは「ドレインバイアス電圧」と呼ばれ、本明細書でもこの名称を使用する。
増幅回路10は、高出力モードでは2つの増幅器40m及び40nを動作させ、低出力モードでは2つの増幅器40m及び40nのうちの一方である増幅器40mを停止させることにより、高出力モードと低出力モードとの間で出力電力に差を設ける。
さらに、高出力モードでは2つの増幅器40m及び40nに供給するドレインバイアス電圧を所定の定格値Vd1とする一方で、低出力モードでは増幅器40nに供給するドレインバイアス電圧を定格値より低いVd2(但し定格値Vd1の50%以上とする)とする。
増幅器40m、40nを飽和領域で使用する場合には出力信号の振幅はドレインバイアス電圧の約2倍であり、ドレインバイアス電圧を下げることによって出力電力も低減するので、上述の通り低出力モードにおいて増幅器40nに供給するドレインバイアス電圧を低減することによって高出力モードと低出力モードとの間の出力電力差を拡げる。
また増幅器駆動回路3は、図1に示すようなレーダ装置1の操作部(図示せず)などから指示される動作モード信号に応答して、指示された動作モードに対応するドレインバイアス電圧VDS1を指示する第1のドレインバイアス指示信号(図示c)を生成して第1のドレインバイアス変更回路50に出力し、指示された動作モードに対応するドレインバイアス電圧VDS2を指示する第2のドレインバイアス指示信号(図示d及びe)を生成して第2のドレインバイアス変更回路60に出力する制御回路32を備える。
第2のドレインバイアス変更回路60は、増幅器40nに供給するドレインバイアス電圧VDS2を可変制御し、高出力モード時には定格Vd1のドレインバイアス電圧VDS2を増幅器40nに出力し、低出力モード時には低電圧Vd2のドレインバイアス電圧VDS2を増幅器40nに出力する。
本構成によって、第1のドレインバイアス変更回路50は、制御回路32からの制御信号cが高出力モード及び低出力モードのいずれかを示すかに応じて、出力するドレインバイアス電圧VDS1を定格値Vd1又は0のいずれかに切り替える。
第2のドレインバイアス変更回路60は、ドレインバイアス用電源回路92と増幅器40nのドレイン端子との間を開閉する第1のMOS型電界効果トランジスタQ61と第2のMOS型電界効果トランジスタQ62とを備え、第1のトランジスタQ61及びこれに直列接続されるドレインバイアス電圧調整用抵抗R61と、第2のトランジスタQ62及びこれに直列接続されるドレインバイアス電圧調整用抵抗R62と、が並列接続される。
信号bは、信号aのパルス成形に使用されたタイミング信号である。例えば図1に示すように、高周波の連続波を入力するスイッチ22を、信号bがHである時間幅Wの期間だけ閉じることによって、パルス幅Wのパルス信号である信号aが得られる。
制御回路32は、このような制御信号c〜eによって増幅器40m、40nを動作及び停止させ、増幅回路10への入力信号aに信号レベルがない間に増幅器40m、40nを停止させて、消費電力を節約することが可能である。
図11の例では、パルス信号aの1つ目のパルスPL1が低出力モードで送信され、2つ目のパルスPL2が高出力で出力されるように動作モードが定められる場合を示している。図示するように制御回路32は、第1のドレインバイアス変更回路50への制御信号cについては、高出力モードの場合だけパルスを含め、低出力モードの場合にはパルスを含めず信号レベルをLに保つ。このため、図示VDS1に示すとおり、高出力モードにおいて増幅器40mは定格のドレインバイアス電圧Vd1が供給され、低出力モードにおいてはドレインバイアス電圧DS1が0となり増幅器40mが停止する。
すると図10に示すように、制御信号dにより駆動されるトランジスタQ61は高出力モードの場合だけ動作し低出力モードの場合には動作しない。一方で制御信号eにより駆動されるトランジスタQ62は低出力モードの場合だけ動作し高出力モードの場合には動作しない。
ここで例えば増幅器駆動回路3は、2つの増幅器40m及び40nをA級動作させるときには、ドレイン電流Idが飽和ドレイン電流Idssの0.5倍になるドレインバイアス電圧Vg1を増幅器40m及び40nに各々供給し、増幅器40nをAB級動作させるときにはドレイン電流IdがIdssの0.25倍になるドレインバイアス電圧Vg2を増幅器40nに供給する。
図12は、図7に示す増幅器の電界効果トランジスタQ41の動作説明図である。ここで図示100はトランジスタQ41のゲート電圧対ドレイン電流特性図であり、図示101は、入力信号にゲートバイアスVGSを加えた場合のゲート電圧Vgの時間変化を示すグラフであり、図示102はドレイン電圧対ドレイン電流特性図であり、図示103は、図示101の入力信号に対応して現れるドレイン電圧Vdの時間変化を示すグラフであり、図示104は、図示101の入力信号に対応して現れるドレイン電流Idの時間変化を示すグラフである。図においてImaxはトランジスタQ41の最大ドレイン電流を示し、VDSはドレインバイアス電圧を示し、Vmin及びVmaxはトランジスタQ41が飽和領域で動作する場合のドレイン電圧Vdの瞬時最小値及び瞬時最大値を示す。
Vg=VGScosωt (1)
Vd=−(VDS−Vmin)cosωt (2)
と表現することができる。ここでドレイン電流Idが0となる角度ωtをφとすると、2φが流通角となり、このときのドレイン電流は、
このために増幅器駆動回路3は、図6に示すように、ゲートバイアス用電源回路91から電源を供給されて、増幅器40mをA級動作させるVg1をゲートバイアス電圧VGS1として増幅器40mに供給するゲートバイアス供給回路70と、ゲートバイアス用電源回路91から増幅器40nへ供給されるゲートバイアス電圧VGS2を変更するゲートバイアス変更回路80とを備える。
ゲートバイアス変更回路80は、ゲートバイアス指示信号fにしたがって、増幅器40nに供給するゲートバイアス電圧VGS2を可変制御し、高出力モード時には増幅器40nをA級動作させるVg1のゲートバイアス電圧VGS2を増幅器40nに出力し、低出力モード時には増幅器40nをAB級動作させるVg2のゲートバイアス電圧VGS2を増幅器40nに出力する。
したがって、制御回路32及びゲートバイアス変更回路80は本願の特許請求の範囲に係る入力バイアス制御部を成す。
図14は、図6に示すゲートバイアス変更回路80の概略構成例を示すブロック図である。ゲートバイアス変更回路80は、制御回路32からのゲートバイアス指示信号fにしたがって、出力電圧を変化させる可変抵抗器であるディジタルポテンショメータ81を備える。
図11に示す信号VGS1に示すように、高出力モード及び低出力モードのいずれにおいても、ゲートバイアス供給回路70は、増幅器をA級動作させるVg1をゲートバイアス電圧VGS1として増幅器40mに供給する。
一方でゲートバイアス変更回路80は、高出力モードと低出力モードで異なる信号レベルを有するゲートバイアス指示信号fを受信し、このゲートバイアス指示信号fに応じた電圧をディジタルポテンショメータ81で生成することによって、高出力モードと低出力モードとで増幅器40nに供給するゲートバイアス電圧VGS2を変化させる。
すなわち、ゲートバイアス変更回路80は、高出力モードにおいては増幅器をA級動作させるVg1をゲートバイアス電圧VGS2として増幅器40nに供給し、低出力モードにおいては増幅器をAB級動作させるVg2をゲートバイアス電圧VGS2として増幅器40nに供給する。
図16は、図6に示す増幅回路10の入出力電力特性図である。図において実線が本発明による増幅回路10の高出力モードにおける入出力電力特性を示し、点線が低出力モードにおける入出力電力特性を示し、鎖線は従来と同じように増幅器40mや40nと同じ1つの増幅器をA級動作させた場合の入出力電力特性を示す。
図示するとおり、高出力モードでは2個の増幅器により電力が増幅されるため従来と比べて出力が3dB向上する。一方で低出力モードでは、増幅器をAB級動作させることと、ドレインバイアス電圧低減降下のために、従来と比べて10dBほど出力を低減することが可能となる。
このとき、ゲートバイアス変更回路50及びドレインバイアス変更回路60は、同時に3個以上並列接続される増幅器のうち、停止した一部の増幅器以外の増幅器に供給するゲートバイアス電圧及びドレインバイアス電圧をそれぞれ可変制御するように構成してもよい。
出力電力が可変制御される増幅回路であって、
並列接続された複数の増幅器と、
前記並列接続された複数の増幅器のうちのいずれかを停止させる増幅器停止部と、
前記増幅器停止部が前記並列接続された複数の増幅器のうちのいずれかを停止させるとき、残りの他の増幅器の直流バイアス点を可変制御する直流バイアス制御部と、
を備えることを特徴とする増幅回路。(1)
前記増幅器へ供給する電源電圧を可変制御する電圧制御部を、さらに備えることを特徴とする付記1に記載の増幅回路。(2)
前記直流バイアス制御部は、前記直流バイアス点を複数のバイアス点の間で切替制御することを特徴とする付記1又は2に記載の増幅回路。(3)
前記電圧制御部は、前記増幅器へ供給する電源電圧を複数の電圧値の間で切替制御することを特徴とする付記1〜3のいずれか一項に記載の増幅回路。(4)
前記直流バイアス制御部は、A級動作している前記並列接続された複数の増幅器のうちのいずれかを前記増幅器停止部が停止させるとき、残りの前記増幅器にAB級動作させることを特徴とする付記1に記載の増幅回路。(5)
前記電圧制御部は、前記並列接続された複数の増幅器のうちのいずれかを前記増幅器停止部が停止させるとき、残りの他の増幅器に供給する電源電圧を低減することを特徴とする付記1又は付記5に記載の増幅回路。
前記増幅器へ供給する電源電圧を可変制御する電圧制御部を前記増幅器停止部として備え、
この電圧制御部は、前記並列接続された複数の増幅器のうちのいずれかに対する電源の供給を停止することにより、当該増幅器を停止することを特徴とする付記1又は2に記載の増幅回路。
前記電圧制御部は、前記増幅器へ供給する電源電圧を複数の電圧値の間で切替制御することを特徴とする付記7に記載の増幅回路。
前記直流バイアス制御部は、A級動作していた前記並列接続された複数の増幅器のうちのいずれかを前記電圧制御部が停止させるとき、残りの前記増幅器にAB級動作させることを特徴とする付記7又は8に記載の増幅回路。
前記電圧制御部は、前記並列接続された複数の増幅器のうちのいずれかを停止させるとき、残りの他の増幅器に供給する電源電圧を低減することを特徴とする付記7〜9のいずれか一項に記載の増幅回路。
前記増幅器停止部は、前記所望の出力電力に応じて、前記並列接続された複数の増幅器のうちの停止させる増幅器の数を増減することを特徴とする付記1〜10の何れか一項に記載の増幅回路。
前記増幅器停止部は、前記増幅回路の入力信号の信号レベルがない期間に、前記並列接続された複数の増幅器を停止させることを特徴とする付記1〜11のいずれか一項に記載の増幅回路。
前記増幅器は、ゲートバイアス電圧を加えた入力信号がゲート端子に入力され、ソース端子が接地され、チョークインダクタンスを介してドレインバイアス電圧が印加されるドレイン端子から増幅信号が取り出される電界効果トランジスタを備え、
前記ゲートバイアス電圧を可変制御することで、前記入力信号のバイアス点が可変制御されることを特徴とする付記1〜12のいずれか一項に記載の増幅回路。
前記増幅器は、ゲートバイアス電圧を加えた入力信号がゲート端子に入力され、ソース端子が接地され、チョークインダクタンスを介してドレインバイアス電圧が印加されるドレイン端子から増幅信号が取り出される電界効果トランジスタを備え、
前記ゲートバイアス電圧を可変制御することで前記入力信号のバイアス点が可変制御され、前記ドレインバイアス電圧を可変制御することで前記電源電圧が可変制御されることを特徴とする付記2〜12のいずれか一項に記載の増幅回路。
2 パルスレーダ送信機
3 制御部
4 高周波回路部
10 増幅回路
14 アンテナ
Claims (5)
- 出力電力が可変制御される増幅回路であって、
並列接続された複数の増幅器と、
前記並列接続された複数の増幅器のうちのいずれかを停止させる増幅器停止部と、
前記増幅器停止部が前記並列接続された複数の増幅器のうちのいずれかを停止させるとき、残りの他の増幅器の直流バイアス点を可変制御する直流バイアス制御部と、
を備え、
前記増幅器は、ゲート端子に入力される入力信号を増幅する電界効果トランジスタを有し、
前記増幅器停止部は、前記電界効果トランジスタのドレイン端子への電源電圧の印加を停止することにより、前記複数の増幅器のうちのいずれかを停止させる、ことを特徴とする増幅回路。 - 前記直流バイアス制御部は、前記直流バイアス点を複数のバイアス点の間で切替制御することを特徴とする請求項1に記載の増幅回路。
- 前記増幅器へ供給する電源電圧を可変制御する電圧制御部を、さらに備えることを特徴とする請求項1又は2に記載の増幅回路。
- 前記電圧制御部は、前記増幅器へ供給する電源電圧を複数の電圧値の間で切替制御することを特徴とする請求項3に記載の増幅回路。
- 前記直流バイアス制御部は、A級動作している前記並列接続された複数の増幅器のうちのいずれかを前記増幅器停止部が停止させるとき、残りの前記増幅器にAB級動作させることを特徴とする請求項1に記載の増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006076666A JP4732204B2 (ja) | 2006-03-20 | 2006-03-20 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006076666A JP4732204B2 (ja) | 2006-03-20 | 2006-03-20 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007258777A JP2007258777A (ja) | 2007-10-04 |
JP4732204B2 true JP4732204B2 (ja) | 2011-07-27 |
Family
ID=38632627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006076666A Expired - Fee Related JP4732204B2 (ja) | 2006-03-20 | 2006-03-20 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4732204B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4648861B2 (ja) * | 2006-03-20 | 2011-03-09 | 富士通株式会社 | パルスレーダ送信機 |
JP5140611B2 (ja) * | 2009-01-19 | 2013-02-06 | 日本無線株式会社 | 電力増幅器の調整方法 |
JP5508729B2 (ja) * | 2009-01-28 | 2014-06-04 | 日本無線株式会社 | 電力増幅器 |
JP4835958B2 (ja) * | 2009-03-10 | 2011-12-14 | 独立行政法人 宇宙航空研究開発機構 | 高周波増幅器及びそれを備えたパルスレーダ、並びに雑音出力を遮断する方法 |
JP5659955B2 (ja) * | 2011-06-01 | 2015-01-28 | 日本電気株式会社 | 信号送信装置、レーダ装置、信号送信方法およびレーダ探知方法 |
JP5642048B2 (ja) * | 2011-11-16 | 2014-12-17 | 株式会社東芝 | 電力増幅器 |
KR102307196B1 (ko) * | 2014-11-03 | 2021-09-30 | (주)에이텍아이오티 | 전자 가격 표시기 |
JP7000185B2 (ja) * | 2018-02-07 | 2022-01-19 | 株式会社東芝 | レーダ装置および誘導装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07288434A (ja) * | 1994-04-20 | 1995-10-31 | Mitsubishi Electric Corp | 電力増幅器 |
JPH10209770A (ja) * | 1997-01-27 | 1998-08-07 | Toshiba Corp | 電力増幅器及びこの電力増幅器を用いた無線電話装置 |
WO1999029037A1 (fr) * | 1997-11-28 | 1999-06-10 | Hitachi, Ltd. | Circuit d'amplification de puissance haute frequence, et appareil de communication mobile utilisant ledit circuit |
JP3173460B2 (ja) * | 1998-04-27 | 2001-06-04 | 日本電気株式会社 | 電力増幅器 |
US6418304B1 (en) * | 1998-09-16 | 2002-07-09 | Lucent Technologies Inc. | Method and apparatus for improving efficiency of high-power linear amplifier |
-
2006
- 2006-03-20 JP JP2006076666A patent/JP4732204B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007258777A (ja) | 2007-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4732204B2 (ja) | 増幅回路 | |
US10042407B2 (en) | Power supply systems and methods for generating power | |
EP1476941B1 (en) | Current modulator with dynamic amplifier impedance compensation | |
CN107453593B (zh) | 一种开关管驱动电路及其驱动方法 | |
US7795942B2 (en) | Stage by stage delay current-summing slew rate controller | |
US10498212B2 (en) | Gate driver | |
US7208974B1 (en) | Rail-to-rail source followers | |
JP4648861B2 (ja) | パルスレーダ送信機 | |
US20090128247A1 (en) | Intermittent operation circuit and modulation device | |
WO2022174645A1 (zh) | 幅度调制对相位调制的补偿电路、射频功率放大器及设备 | |
US9917549B1 (en) | Dynamically configurable bias circuit for controlling gain expansion of multi-mode single chain linear power amplifiers | |
US20210208617A1 (en) | Fixed current-gain booster for capacitive gate power device with input voltage control | |
US20100181972A1 (en) | Voltage regulator circuit | |
US20210211124A1 (en) | Gate driver | |
CN105824350A (zh) | 电流驱动器电路 | |
US9130530B2 (en) | Gain synchronization circuitry for synchronizing a gain response between output stages in a multi-stage RF power amplifier | |
JP2005151442A (ja) | パルス電力増幅器 | |
JP3777040B2 (ja) | 増幅器 | |
JP2008165686A (ja) | 可変レギュレータ及びこの可変レギュレータを用いた電力増幅装置 | |
US7489179B2 (en) | Electronic high-frequency switch and attenuator with said high-frequency switches | |
CN110168434B (zh) | 用于声光构件的高频驱动电路和用于运行高频驱动电路的方法 | |
JP2009506696A (ja) | パルスrf信号を増幅するための装置および方法 | |
JP2000269748A (ja) | 高周波パルス電力増幅器 | |
EP1465169A3 (en) | Automatic gain adjustment device and automatic gain adjustment method | |
JPH0350903A (ja) | 電力増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110420 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4732204 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |