JP2017228684A - 高周波半導体用パッケージ - Google Patents

高周波半導体用パッケージ Download PDF

Info

Publication number
JP2017228684A
JP2017228684A JP2016124415A JP2016124415A JP2017228684A JP 2017228684 A JP2017228684 A JP 2017228684A JP 2016124415 A JP2016124415 A JP 2016124415A JP 2016124415 A JP2016124415 A JP 2016124415A JP 2017228684 A JP2017228684 A JP 2017228684A
Authority
JP
Japan
Prior art keywords
region
stripe
frame
frequency semiconductor
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016124415A
Other languages
English (en)
Other versions
JP6412900B2 (ja
Inventor
森谷　修
Osamu Moriya
修 森谷
智博 千住
Tomohiro Senju
智博 千住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016124415A priority Critical patent/JP6412900B2/ja
Priority to US15/407,566 priority patent/US10224291B2/en
Publication of JP2017228684A publication Critical patent/JP2017228684A/ja
Application granted granted Critical
Publication of JP6412900B2 publication Critical patent/JP6412900B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】高周波半導体素子内のレイアウトの自由度が高く、反り量が低減された高周波半導体用パッケージを提供する。【解決手段】高周波半導体用パッケージは、金属板と、枠体と、第１リード部と、第２リード部と、第１導電層と、第２導電層と、を有する。枠体は、第１枠部と第２枠部とが焼結される。第１枠部の上面は第１領域と第２領域とを有する。第１導電層は、直線に略直交するように第１領域の中央部から外側に向かって第１領域上に延在し第１ストライプ部と、第１リード部が接合され第１ストライプ部の一方の端部が電気的に接続される第１接続部と、を有する。第２導電層は、直線に略直交するように第２領域の中央部から第１ストライプ部の延在する方向とは反対の方向に向かって第２領域上に延在し第２ストライプ部と、第２リード部が接合され第２ストライプ部の一方の端部が電気的に接続される第２接続部と、を有する。【選択図】図１

Description

本発明の実施形態は、高周波半導体用パッケージに関する。
高周波半導体素子を直線上に縦続接続すると、細長いパッケージが必要になる。
ＨＥＭＴ（High Electron Mobility Transistor)などの高周波半導体素子を金属板上に接合すると、放熱性が高まる。この場合、高周波半導体素子を気密封止するために、セラミックなどの枠体内に高周波半導体素子を収納することが必要である。
パッケージの製造プロセスや高周波半導体素子の接合プロセスにおいて、金属板とセラミック枠体との線膨張率の差によりパッケージが反る。パッケージを正方形に近くすると、パッケージの反り量を低減できる。但し、縦続接続する素子数が増えるとパッケージが細長くなる。
特開２０１１−１６５７４５号公報
高周波半導体素子内のレイアウトの自由度が高く、反り量が低減された高周波半導体用パッケージを提供する。
実施形態の高周波半導体用パッケージは、金属板と、枠体と、第１リード部と、第２リード部と、第１導電層と、第２導電層と、を有する。前記枠体は、セラミックからなる第１枠部とセラミックからなる第２枠部とが焼結され、前記第１枠部の下面は前記金属板と接合され、前記第２枠部の上面は前記蓋部と接合可能である。前記第１枠部の上面は第１領域と前記第１領域の反対の側の第２領域とを有する。前記第１リード部は、平面視で、前記第１領域の中央部と前記第２領域の中央部とを通る直線に沿い外部に向かって突出する。前記第２リード部は、平面視で、 前記直線に沿い外部に向かって突出する。前記第１導電層は、前記直線に略直交するように前記第１領域の前記中央部から外側に向かって前記第１領域上に延在し所定の幅を有する第１ストライプ部と、前記第１リード部が接合され前記第１ストライプ部の一方の端部が電気的に接続される第１接続部と、を有する。前記第２導電層は、前記直線に略直交するように前記第２領域の前記中央部から前記第１ストライプ部の延在する方向とは反対の方向に向かって前記第２領域上に延在し所定の幅を有する第２ストライプ部と、前記第２リード部が接合され前記第２ストライプ部の一方の端部が電気的に接続される第２接続部と、を有する。
図１（ａ）は第１の実施形態にかかる高周波半導体用パッケージの模式平面図、図１（ｂ）はＡ−Ａ線の沿った模式断面図、図１（ｃ）は模式側面図、である。 第１枠部の模式平面図である。 蓋部が接合された高周波半導体用パッケージの模式斜視図である。 図１（ａ）のＢ−Ｂ線に沿った枠体の部分模式断面図である。 図５（ａ）は比較例にかかる高周波半導体用パッケージの模式平面図、図５（ｂ）はＣ−Ｃ線に沿った模式断面図、である。 図６（ａ）は第２の実施形態にかかる高周波半導体用パッケージの模式平面図、図６（ｂ）はＡ−Ａ線に沿った模式断面図、図６（ｃ）は模式側面図、である。 図６（ａ）のＤ−Ｄ線に沿った枠体の模式断面図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図１（ａ）は第１の実施形態にかかる高周波半導体用パッケージの模式平面図、図１（ｂ）はＡ−Ａ線の沿った模式断面図、図１（ｃ）は模式側面図、である。
また、図２は、第１枠部の模式平面図である。
高周波半導体用パッケージ１０は、金属板２２と、枠体２４と、第１導電層２７と、第２導電層２９と、第１リード部２６と、第２リード部２８と、を有する。高周波半導体用パッケージ１０は、蓋部と接合されて内部空間を気密封止可能である。
枠体２４は、セラミックなどからなる第１枠部２４ａとセラミックなどからなる第２枠部２４ｂとが焼結され、第１枠部２４ａの下面は金属板２２と接合され、第２枠部２４ｂの上面は蓋部と接合可能である。セラミックは、たとえば、Ａｌ２Ｏ３やＡｌＮなどとすることができる。
金属板２２は、ＣｕＷ、ＭｏＷ、Ｃｕなどとすることができる。金属板２２と、第１枠部２４ａとは、銀ロウ（融点が、たとえば、７８０〜９００℃）などで接合される。
図２に表すように、第１枠部２４ａの上面は、第１領域Ａ１と第１領域Ａ１の反対の側の第２領域Ａ２とを有する。
第１導電層２７は、直線９０に略直交するように第１領域Ａ１の中央部（直線９０が横断する部分）から外側に向かって第１領域Ａ１上に延在し所定の幅を有する第１ストライプ部２７ａと、第１リード部２６が接合されかつ第１ストライプ部２７ａの一方の端部２７ｄと電気的に接続される第１接続部２７ｂと、を有する。なお、第１ストライプ部２７ａの他方の端部２７ｅは、第１ボンディングパッド部２７ｃに接続できる。
また、第２導電層２９は、直線９０に略直交するように第２領域Ａ２の中央部（直線９０が横断する部分）から第１ストライプ部２７ａの延在する方向とは反対の方向に向かって第２領域Ａ２に延在し所定の幅を有する第２ストライプ部２９ａと、第２リード部２８が接合されかつ第２ストライプ部２９ａの一方の端部２９ｄと電気的に接続される第２接続部２９ｂと、を有する。なお、第２ストライプ部２９ａの他方の端部２９ｅは、第２ボンディングパッド部２９ｃに接続できる。
第１導電層２７および第２導電層２９は、セラミック表面に設けられ金属粒子を含む厚膜などからなるものとすることができる。
第１ストライプ部２７ａに対して、第１接続部２７ｂが略９０度折れ曲げ、かつ第１ボンディングパッド部２７ｃが反対の側に略９０度折れ曲げる。また、第２ストライプ部２９ａに対して、第２接続部２９ｂが略９０度折れ曲げ、かつ第２ボンディングパッド部２９ｃが反対の側に略９０度折れ曲げる。
第１リード部２６は、第１領域Ａ１の第１接続部２７ｂに銀ロウ（融点が、たとえば、７８０〜９００℃）などで接合される。第２リード部２８は、第２領域Ａ２の第２接続領域２９ｂに銀ロウなどで接合される。第１リード部２６は、第１領域Ａ１の中央部と第２領域Ａ２の中央部とを通る直線９０に沿い外部に向かって突出する。また、第２リード部２８は、直線９０に沿い外部に向かって突出する。
第１の実施形態において、第１リード部２６と第２リード部２８とが直線９０上に配置されているとしても、ＭＭＩＣ（Monolithic Microwave Integrated Circuit：マイクロ波集積回路）を含む高周波半導体素子３０の入力端子３０ａを第１リード部２６から離間して配置できる。また、高周波半導体素子３０の出力端子３０ｂを第２リード部２８から離間して配置できる。すなわち、高周波半導体素子３０内のレイアウト設計の自由が高い。たとえば、ＨＥＭＴなど増幅素子の段数が増えても、配線方向を直線９０に直交するように配置したり、または直線９０に対して斜めに交差するように配置したりすることができるので、チップ形状を細長くする必要がない。このため、パッケージが細長くなりその反り量が増大することをを抑制できる。
第１ストライプ部２７ａの幅および第２ストライプ部２９ａの幅は、伝送線路の特性インピーダンスが外部負荷に整合するように決定することができる。
第２枠部２４ｂの上面には、上面導電層２４ｆを設けることができる。
図３は、蓋部が接合された高周波半導体用パッケージの模式斜視図である。
蓋部７０は、ＡｕＳｎ半田（融点が約２８０℃）などにより第２枠部２４ｂの上面導電層２４ｆなどに接合される（図１（ｂ））。蓋部７０は金属板または、メタライズされたセラミックなどとすることができる。蓋部７０の導電部を枠体２４の側面メタライズなどを介して金属板２２に電気的に接続すると電磁シールド効果を高めることができる。
第１の実施形態において、第１ストライプ部２７ａおよび第２ストライプ部２９ａは、ストリップ線路またはマイクロストリップ線路と考えることができる。
図４は、図１（ａ）のＢ−Ｂ線に沿った枠体の部分模式断面図である。
ストリップ線路の特性インピーダンスＺ０１は、式（１）で近似的に表される。

Figure 2017228684
配線パターン幅（所定の幅）Ｗ１＝０．１５ｍｍ、誘電率εｒ＝１０、誘電体層高さＨ１＝０．６ｍｍ、導電層厚さＴ１＝０．０５ｍｍとすると、式（１）より、特性インピーダンスＺ０１＝５０Ωとできる。ストライプ部の両端部の接続でミスマッチを生じたとしても、特性インピーダンスＺ０１を５０Ω±１０％にすることができる。このため、第１ストライプ部２７ａおよび第２ストライプ部２９ａを設けて、高周波半導体素子３０から負荷側をみたインピーダンスは５０Ω±１０％にできる。なお、第１枠部２４ａと第２枠部２４ｂの厚さが同一の場合、第１ストライプ部２７ａの幅および第２ストライプ部２９ａの幅を同一にすると特性インピーダンスの値を同一にできる。
図５（ａ）は比較例にかかる高周波半導体用パッケージの模式平面図、図５（ｂ）はＣ−Ｃ線に沿った模式断面図、である。
パッケージ１２０は、取り付け孔１２２ａが設けられた金属板１２２と、開口部１２４ｃが設けられ第１枠部１２４ａおよび第２枠部１２４ｂを有する枠体１２４と、第１枠部１２４ａの導電部に接合された第１リード部１２６と、第２枠部１２４ｂの導電部に接合された第２リード部１２８と、を有する。
パッケージ１２０に収納されるＭＭＩＣを含む高周波半導体素子１３０は、たとえば、第１増幅素子１３２と第２増幅素子１３６とを有し、開口部１２４ｃ内で金属板１２２に接合される。第１増幅素子１３２の入力電極は第１リード部１２６に接続され、第２増幅素子１３６の出力電極は第２リード部１２８に接続される。
比較例において、第１増幅素子１３２および第２増幅素子１３６は中心線１４４に関して左右対称に配置される。このため、ＭＭＩＣ１３０の形状は、第１リード部１２６と第２リード部１２８との間の中心線１４４に沿った長さが中心線１４４に直交する直線に沿った長さよりも大きい矩形になる。セラミックの線膨張率とＣｕなどの金属の線膨張率との差が大きいので、パッケージ１２０の製造プロセスや高周波半導体素子１３０の組み立てプロセス後の降温時にパッケージ１２０には反りを生じやすい。このため、ヒートシンク（図示せず）との間に隙間を生じやすくなり放熱性が低下する。
これに対して、第１の実施形態では、第１増幅素子３２および第２増幅素子３６を直線９０に略直交する方向に配置することができる。このため、高周波半導体素子３０は、正方形に近くすることができる。パッケージ２０は、取り付け孔２２ａが設けられた金属板２２と、枠体２４と、第１リード部２６と、第２リード部２８と、を有する。パッケージ２０の反りが低減できかつ接合強度が高められる。また、パッケージ２０とヒートシンクとの間の熱抵抗が低減できる。
図６（ａ）は第２の実施形態にかかる高周波半導体用パッケージの模式平面図、図６（ｂ）はＡ−Ａ線に沿った模式断面図、図６（ｃ）は模式側面図、である。
高周波半導体用パッケージ１０は、金属板２２と、枠体２４と、第１導電層２７と、第２導電層２９と、第１リード部２６と、第２リード部２８と、を有する。高周波半導体用パッケージは、蓋部と接合されて内部空間を気密封止可能である。
枠体２４は、セラミックからなる第１枠部２４ａとセラミックからなる第２枠部２４ｂとが焼結され、第１枠部２４ａの下面は金属板２２と接合され、第２枠部２４ｂの上面は蓋部と接合可能である。
第１枠部２４ａの第１領域Ａ１は、第２枠部２４ｂの内縁２４ｈよりも内側向かって突出した領域を有する。また、第１枠部２４ａの第２領域Ａ２は、第２枠部２４ｂの内縁２４ｇよりも内側に向かって突出した領域を有する。第１ストライプ部２７ａは第１領域Ａ１の突出した領域に設けられる。また、第２ストライプ部２９ａは第２領域Ａ２の突出した領域に設けられる。
第１ストライプ部２７ａの一方の端部２７ｄは、第１導電層２７のうち、第１リード部２６が接合される第１接続部２７ｂに電気的に接続される。第２ストライプ部２９ａの一方の端部２９ｄは、第２導電層２９のうち、第２リード部２８が接合される第２接続部２９ｂに電気的に接続される。
図７は、図６（ａ）のＤ−Ｄ線に沿った枠体の模式断面図である。
マイクロストリップ線路の特性インピーダンスＺ０２は、式（２）で近似的に表される。

Figure 2017228684
配線パターン幅Ｗ２＝０．３６ｍｍ、誘電率εｒ＝１０、誘電体層高さＨ２＝０．４ｍｍ、導電層厚さＴ２＝０．０５ｍｍとすると、式（２）より、特性インピーダンスＺ０２＝５０Ωとできる。ストライプ部の両端部で接続のミスマッチが生じたとしても、特性インピーダンスＺ０２を５０Ω±１０％にすることができる。
第１および第２の実施形態によれば、高周波半導体素子内のレイアウトの自由度が高く、かつ反り量が低減された高周波半導体用パッケージが提供される。この高周波半導体用パッケージを用いた高周波半導体装置は、放熱およびパッケージ強度が改善される。このような高周波半導体装置は、レーザ装置や通信機器に広く使用可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２２ 金属板、２４ 枠体、２４ａ 第１枠部、２４ｂ 第２枠部、２４ｆ 上面導電部、２６ 第１リード部、２７ 第１導電層、２７ａ 第１ストライプ部、２７ｂ 第１接続部、２７ｃ 第１ボンディングパッド部、２８ 第２リード部、２９ 第２導電層、２９ａ 第２ストライプ部、２９ｂ 第２接続部、２９ｃ 第２ボンディングパッド部、７０ 蓋部、９０ 直線、Ａ１ （第１枠部の上面の）第１領域、Ａ２ （第１枠部の上面の）第２領域

Claims (7)

  1. 蓋部と接合されて内部空間を気密封止可能な高周波半導体用パッケージであって、
    金属板と、
    セラミックからなる第１枠部とセラミックからなる第２枠部とが焼結され、前記第１枠部の下面は前記金属板と接合され、前記第２枠部の上面は前記蓋部と接合可能である枠体であって、前記第１枠部の上面は第１領域と前記第１領域の反対の側の第２領域とを有する、枠体と、
    平面視で、前記第１領域の中央部と前記第２領域の中央部とを通る直線に沿い外部に向かって突出する第１リード部と、
    平面視で、前記直線に沿い外部に向かって突出する第２リード部と、
    前記直線に略直交するように前記第１領域の前記中央部から外側に向かって前記第１領域上に延在し所定の幅を有する第１ストライプ部と、前記第１リード部が接合され前記第１ストライプ部の一方の端部が電気的に接続される第１接続部と、を有する第１導電層と、
    前記直線に略直交するように前記第２領域の前記中央部から前記第１ストライプ部の延在する方向とは反対の方向に向かって前記第２領域上に延在し所定の幅を有する第２ストライプ部と、前記第２リード部が接合され前記第２ストライプ部の一方の端部が電気的に接続される第２接続部と、を有する第２導電層と、
    を備えた高周波半導体用パッケージ。
  2. 前記第１枠部の前記第１領域は、前記第２枠部の内縁よりも内側に向かって突出した領域を有し、
    前記第１枠部の前記第２領域は、前記第２枠部の内縁よりも内側に向かって突出した領域を有する請求項１記載の高周波半導体用パッケージ。
  3. 前記第１導電層は、前記第１ストライプ部の他方の端部に接続されかつ前記第１領域の前記突出した領域に設けられた第１ボンディングパッド部をさらに有し、
    前記第２導電層は、前記第２ストライプ部の他方の端部に接続されかつ前記第２領域の前記突出した領域に設けられた第２ボンディングパッド部をさらに有する請求項２記載の高周波半導体用パッケージ。
  4. 前記第１ストライプ部は、前記第２枠部の下面に接し、
    前記第２ストライプ部は、前記第２枠部の前記下面に接する、請求項１〜３のいずれか１つに記載の高周波半導体用パッケージ。
  5. 前記第１ストライプ部は前記第１領域の前記突出した領域に設けられ、
    前記第２ストライプ部は前記第２領域の前記突出した領域に設けられた請求項２または３に記載の高周波半導体用パッケージ。
  6. 前記第１ストライプ部と前記第１枠部と前記金属板とはマイクロストリップ線路を構成し、
    前記第２ストライプ部と前記第１枠部と前記金属板とはマイクロストリップ線路を構成する請求項５記載の高周波半導体用パッケージ。
  7. 前記第１ストライプ部と前記枠体と前記前記金属板と前記第２枠部の上面導電層とは、ストリップ線路を構成し、
    前記第２ストライプ部と前記枠体と前記前記金属板と前記第２枠部の上面導電層とは、ストリップ線路を構成する請求項４記載の高周波半導体用パッケージ。
JP2016124415A 2016-06-23 2016-06-23 高周波半導体用パッケージ Active JP6412900B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016124415A JP6412900B2 (ja) 2016-06-23 2016-06-23 高周波半導体用パッケージ
US15/407,566 US10224291B2 (en) 2016-06-23 2017-01-17 Semiconductor device package with strip line structure and high frequency semiconductor device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016124415A JP6412900B2 (ja) 2016-06-23 2016-06-23 高周波半導体用パッケージ

Publications (2)

Publication Number Publication Date
JP2017228684A true JP2017228684A (ja) 2017-12-28
JP6412900B2 JP6412900B2 (ja) 2018-10-24

Family

ID=60677065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016124415A Active JP6412900B2 (ja) 2016-06-23 2016-06-23 高周波半導体用パッケージ

Country Status (2)

Country Link
US (1) US10224291B2 (ja)
JP (1) JP6412900B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190006254A1 (en) * 2017-06-30 2019-01-03 Kyocera International, Inc. Microelectronic package construction enabled through ceramic insulator strengthening and design

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299570A (ja) * 1992-04-22 1993-11-12 Fujitsu Ltd 半導体装置
JPH0846073A (ja) * 1994-07-28 1996-02-16 Mitsubishi Electric Corp 半導体装置
JP2011129571A (ja) * 2009-12-15 2011-06-30 Toshiba Corp 高周波モジュール

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3784884A (en) * 1972-11-03 1974-01-08 Motorola Inc Low parasitic microwave package
JPS5386576A (en) * 1977-01-10 1978-07-31 Nec Corp Package for semiconductor element
JPS596513B2 (ja) * 1978-12-28 1984-02-13 富士通株式会社 マイクロ波装置モジユ−ル
JPS58190046A (ja) * 1982-04-30 1983-11-05 Fujitsu Ltd 半導体装置
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
US5702985A (en) * 1992-06-26 1997-12-30 Staktek Corporation Hermetically sealed ceramic integrated circuit heat dissipating package fabrication method
JPH0637202A (ja) * 1992-07-20 1994-02-10 Mitsubishi Electric Corp マイクロ波ｉｃ用パッケージ
US5371321A (en) * 1992-07-22 1994-12-06 Vlsi Technology, Inc. Package structure and method for reducing bond wire inductance
US5757070A (en) * 1995-10-24 1998-05-26 Altera Corporation Integrated circuit package
DE19801312A1 (de) * 1998-01-15 1999-07-22 Siemens Ag Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
JP3328235B2 (ja) * 1999-08-17 2002-09-24 山形日本電気株式会社 半導体装置用セラミックパッケージ
US7076123B2 (en) * 2002-07-30 2006-07-11 Intel Corporation Optoelectronic package having a transmission line between electrical components and optical components
US20040046247A1 (en) * 2002-09-09 2004-03-11 Olin Corporation, A Corporation Of The Commonwealth Of Virginia Hermetic semiconductor package
US6921971B2 (en) * 2003-01-15 2005-07-26 Kyocera Corporation Heat releasing member, package for accommodating semiconductor element and semiconductor device
EP1603158B1 (en) * 2003-03-11 2021-06-09 The Furukawa Electric Co., Ltd. Optical module, comprising printed wiring board, lead frame and multi-channel optical semiconductor element and method for manufacturing same
US6992250B2 (en) * 2004-02-26 2006-01-31 Kyocera Corporation Electronic component housing package and electronic apparatus
JP4519637B2 (ja) * 2004-12-28 2010-08-04 株式会社東芝 半導体装置
JP4817924B2 (ja) * 2006-03-29 2011-11-16 株式会社東芝 半導体パッケージ
CN101496165B (zh) * 2006-07-28 2011-01-19 京瓷株式会社 电子部件收容用封装件以及电子装置
US7667324B2 (en) * 2006-10-31 2010-02-23 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Systems, devices, components and methods for hermetically sealing electronic modules and packages
US7563646B2 (en) * 2007-05-31 2009-07-21 Stratedge Corporation Molded ceramic surface mount package
US8384486B2 (en) * 2007-07-18 2013-02-26 Seiko Epson Corporation Piezoelectric oscillator and transmitter
US20110048796A1 (en) * 2008-01-30 2011-03-03 Kyocera Corporation Connector, Package Using the Same and Electronic Device
JP2010034212A (ja) * 2008-07-28 2010-02-12 Toshiba Corp 高周波セラミックパッケージおよびその作製方法
JP2011159892A (ja) * 2010-02-03 2011-08-18 Toshiba Corp 半導体パッケージおよび高周波半導体装置
JP5806464B2 (ja) * 2010-02-03 2015-11-10 株式会社東芝 半導体素子収納用パッケージ及びそれを用いた半導体装置
JP2011165745A (ja) 2010-02-05 2011-08-25 Mitsubishi Electric Corp セラミックパッケージ
JP2011187550A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 高周波パッケージ
JP5570609B2 (ja) * 2010-09-28 2014-08-13 京セラ株式会社 素子収納用パッケージ、およびこれを用いた電子装置
JP5588419B2 (ja) * 2011-10-26 2014-09-10 株式会社東芝 パッケージ
US8811636B2 (en) * 2011-11-29 2014-08-19 Qualcomm Mems Technologies, Inc. Microspeaker with piezoelectric, metal and dielectric membrane
JP5956465B2 (ja) * 2011-12-20 2016-07-27 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP2014049700A (ja) * 2012-09-03 2014-03-17 Toshiba Corp 部材の接合構造およびその接合方法、パッケージ
JP2015173234A (ja) * 2014-03-12 2015-10-01 株式会社東芝 高周波半導体装置用パッケージおよびその製造方法、並びに高周波半導体装置
JP2015192097A (ja) * 2014-03-28 2015-11-02 住友電工デバイス・イノベーション株式会社 電子部品搭載用パッケージ
US9997476B2 (en) * 2015-10-30 2018-06-12 Infineon Technologies Ag Multi-die package having different types of semiconductor dies attached to the same thermally conductive flange

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299570A (ja) * 1992-04-22 1993-11-12 Fujitsu Ltd 半導体装置
JPH0846073A (ja) * 1994-07-28 1996-02-16 Mitsubishi Electric Corp 半導体装置
JP2011129571A (ja) * 2009-12-15 2011-06-30 Toshiba Corp 高周波モジュール

Also Published As

Publication number Publication date
JP6412900B2 (ja) 2018-10-24
US10224291B2 (en) 2019-03-05
US20170373017A1 (en) 2017-12-28

Similar Documents

Publication Publication Date Title
US20230111868A1 (en) Semiconductor device
JP4575261B2 (ja) 高周波用パッケージ
US3946428A (en) Encapsulation package for a semiconductor element
TWI471986B (zh) 構件之接合構造體、構件之接合方法、以及封裝
JP5765174B2 (ja) 電子装置
JP5776701B2 (ja) 半導体装置、および、半導体装置の製造方法
JP6273247B2 (ja) 高周波半導体増幅器
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
KR102242617B1 (ko) 반도체 장치
US10475777B2 (en) Semiconductor apparatus installing passive device
JP6412900B2 (ja) 高周波半導体用パッケージ
JP6445490B2 (ja) 高周波半導体増幅器
TWI469275B (zh) Package
US8476755B2 (en) High frequency ceramic package and fabrication method for the same
JP7162725B2 (ja) 半導体装置
RU2659304C1 (ru) Корпус мощной гибридной свч интегральной схемы
JPWO2020115830A1 (ja) 半導体装置及びアンテナ装置
JP5982303B2 (ja) 半導体装置用パッケージ、およびその製造方法、並びに半導体装置
JP5948693B2 (ja) パッケージ
JP2019161109A (ja) 半導体装置用パッケージおよび半導体装置
US20240145413A1 (en) Semiconductor device
JP6494474B2 (ja) 高周波半導体装置
JP2015082527A (ja) 半導体パッケージ
JP2023006531A (ja) 半導体装置およびパッケージ
JP6744103B2 (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181001

R150 Certificate of patent or registration of utility model

Ref document number: 6412900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150