JP6445490B2

JP6445490B2 - 高周波半導体増幅器

Info

Publication number: JP6445490B2
Application number: JP2016124418A
Authority: JP
Inventors: 森谷　修; 修森谷; 智博千住
Original assignee: Toshiba Corp; Toshiba Infrastructure Systems and Solutions Corp
Current assignee: Toshiba Corp; Toshiba Infrastructure Systems and Solutions Corp
Priority date: 2016-06-23
Filing date: 2016-06-23
Publication date: 2018-12-26
Anticipated expiration: 2036-06-23
Also published as: JP2017228966A; US20170373652A1; US9887676B2

Description

本発明の実施形態は、高周波半導体増幅器に関する。

ＭＭＩＣ（Monolithic Microwave Integrated Circuit）化増幅器において、最終段増幅素子は、高電力を出力するため発熱量が大きい。

最終段増幅素子をマルチセル領域として並列動作を行う場合、マルチセルの配置によっては、放熱性が不十分になる。

特開平４−３２１３０８号公報

増幅素子からの放熱性が改善された高周波半導体増幅器を提供する。

実施形態の高周波半導体増幅器は、パッケージ基部と、マイクロ波モノリシック集積回路と、を有する。前記パッケージ基部は、取り付け孔が設けられた金属板と、前記金属板に接合され開口部が設けられた枠体と、前記枠体に接合された第１リード部と、前記枠体に接合された第２リード部と、を有する。前記マイクロ波モノリシック集積回路には、複数のフィンガー電極を有する第１増幅素子と、前記第１増幅素子の後段に接続されかつ複数のフィンガー電極を有するセル領域が第１の直線に沿って複数配置された第２増幅素子と、が設けられ、前記開口部内で前記金属板に接合される。前記第１増幅素子の入力電極は前記第１リードに接続され、前記第２増幅素子の出力電極は出力合成回路を介して前記第２リード部に接続される。前記第２増幅素子のそれぞれのフィンガー電極は、前記第１の直線に概ね直交する。前記第１増幅素子のそれぞれのフィンガー電極は、前記第１の直線に概ね平行である。前記金属板の前記取り付け孔は、前記第１の直線に略直交する第２の直線に沿いかつ前記枠体から外側に突出する２つの領域にそれぞれ設けられる。前記第１の直線に直交する方向のうち前記金属板への距離が短い方向へ向かう放熱経路は、前記第２増幅素子のそれぞれのセル領域と前記金属板との間に形成されかつ均一な距離とされる。

図１（ａ）は第１の実施形態にかかる高周波半導体増幅器の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、図１（ｃ）は模式正面図、である。比較例にかかる高周波半導体増幅器の模式平面図である。パッケージ基部と蓋部とを接合した高周波半導体増幅器の模式斜視図である。図４（ａ）は第２の実施形態にかかる高周波半導体増幅器の模式平面図、図４（ｂ）はＡ−Ａ線に沿った模式断面図、図４（ｃ）は模式正面図、である。第３の実施形態にかかる高周波半導体増幅器の模式平面図である。

以下、図面を参照しつつ、本発明の実施形態について説明する。
図１（ａ）は、第１の実施形態にかかる高周波半導体増幅器の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、図１（ｃ）は模式正面図、である。
高周波半導体増幅器１０は、パッケージ基部２０と、マイクロ波モノリシック集積回路（ＭＭＩＣ：Monolithic Microwave Integrated Cirsuit)３０と、を有する。

パッケージ基部２０は、取り付け孔２２ａが設けられた金属板２２と、金属板２２に接合され開口部２４ｃが設けられた枠体２４と、枠体２４に接合された第１リード部２６と、枠体２４に接合された第２リード部２８と、を有する。

マイクロ波モノリシック集積回路３０は、複数のフィンガー電極Ｆ３２を有する第１増幅素子３２と、第１増幅素子３２の後段に接続されかつ複数のフィンガー電極Ｆ３６を有するセル領域３０ａ〜３６ｄが第１の直線４０に沿って複数配置された第２増幅素子３６と、を有し、開口部２４ｃ内で金属板２２に接合される。第１増幅素子３２の入力電極３７は第１リード部２６に接続され、第２増幅素子３６の出力電極３８は出力合成回路３９を介して第２リード部２８に接続される。第１リード部２６および第２リード部２８は、第１の直線４０に平行な方向に沿って、延在する。

第２増幅素子３６のそれぞれのフィンガー電極Ｆ３６は、第１の直線４０に概ね直交し、第１増幅素子３２のそれぞれのフィンガー電極Ｆ３２は、第１の直線４０に概ね平行である。金属板２２の取り付け孔２２ａは、第１の直線４０に略直交する第２の直線４２に沿い、かつ金属板２２のうち枠体２４の外側に突出する領域に設けられる。

なお、本明細書において、概ね直交するとは、交差角度が８０度以上、１００度以下であるものとする、また、概ね平行であるとは、交差角度の絶対値が１０度以下であるものとする。

増幅素子をＨＥＭＴ（High Electron Mobility Transistor)やＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）とする場合、フィンガーゲートを入力電極とし、フィンガードレインを出力電極とし、それぞれを束ねてパッド電極に接続することができる。またフィンガーソースを束ねたのち、スルーホールなどにより接地することができる。

金属板２２は、たとえば、ＣｕＷ、ＣｕＭｏ、Ｃｕなどとすることができる。

枠体２４は、Ａｌ_２Ｏ_３などのセラミックからなる第１層２４ａと、Ａｌ_２Ｏ_３などのセラミックからなる第２層２４ｂと、を含む。表面に厚膜などからなる導電層などが設けられたのち、第１層２４ａと第２層２４ｂとは焼結される。焼結された枠体２４と金属板２２、焼結された枠体２４と第１および第２リード部２６、２８とは、銀ロウ（融点は、７８０〜９００℃）などでロウ付けされる。

第１増幅素子３２や第２増幅素子３６は、たとえば、ＨＥＭＴなどとすることができる。ＭＭＩＣは、ＳｉＣ、ＧａＮ、サファイヤなどの基板の上に、ＨＥＭＴ、ＭＩＭ(Metal-Insulator-Metal）キャパシタ、インダクタンス、マイクロストリップ線路などを形成することにより構成される。ＭＭＩＣチップは、ＡｕＳｎ半田（融点は約２８０℃）などを用いて、金属板２２に接合される。ＨＥＭＴは、基板の上に設けられた窒化物系の化合物半導体層などからなる。

図１において、第１増幅素子３２の出力側線路は略９０度折り曲げられたのち、２分岐され、第３増幅素子３４によりそれぞれ増幅され、さらに２分岐される。このため、第２増幅素子３６は、セル領域を４つ（３６ａ〜３６ｄ）有する。４つのセル領域の出力電極（たとえば、ドレイン電極）は、出力合成回路３９により、２合成されさらに２合成される。このようにすると、出力合成回路３９により位相ずれが抑止され、４つのセル領域が均一に動作する。

ＭＭＩＣ３０の基板は金属よりも熱伝導率が低い。このため、４つのセル領域３６ａ〜３６ｄで発生した熱の多くの部分はＭＭＩＣ内を水平方向に広がりつつ金属板２２へ到達する。第１の実施形態では、第１の直線４０に略直交する方向のうち金属板２２への距離が短い方向へ向かう放熱経路Ｈ１は短くかつ均一な距離となるので、ＭＭＩＣ３０のチップ部分の熱抵抗を低減できる。

第１増幅素子３２の入力電極３７は、ＭＭＩＣの入力パッド電極３０ａを介して、第１リード部２６にボンディングワイヤなどで接続される。第１増幅素子３２の信号レベルは低いので，発生熱は少なく、フィンガー電極Ｆ３２が第１の直線４０に対して平行であっても、放熱性の低下は少ない。

ＭＭＩＣ３０の出力パッド電極３０ｂは、金属板２２の取り付け孔２２ａの側に配置される。外部回路への接続を容易にするには、第２リード部２８は、第１の直線４０に沿って設けることが好ましい。

図２は、比較例にかかる高周波半導体増幅器の模式平面図である。
高周波半導体増幅器１１０は、パッケージ基部１２０と、マイクロ波モノリシック集積回路（ＭＭＩＣ：Monolithic Microwave Integrated Circuit)１３０と、を有する。

パッケージ基部１２０は、取り付け孔１２２ａが設けられた金属板１２２と、開口部１２４ｃが設けられた枠体１２４と、枠体１２４に接合された第１リード部１２６と、枠体１２４に接合された第２リード部１２８と、を有する。

ＭＭＩＣ１３０は、複数のフィンガー電極を有する第１増幅素子１３２と、第１増幅素子１３２の後段に接続されかつ複数のフィンガー電極を有するセル領域が第２の直線１４２に沿って複数配置された第２増幅素子１３６と、を有し、開口部１２４ｃ内で金属板１２２に接合される。第１増幅素子１３２の入力電極１３７は第１リード部１２６に電気的に接続され、第２増幅素子１３６の出力電極１３８は出力合成回路１３９を介して第２リード部１２８に電気的に接続される。

第２増幅素子１３６のそれぞれのフィンガー電極は、第２の直線１４２に概ね直交して設けられる。第１増幅素子３２のそれぞれのフィンガー電極は、第２増幅素子１３６のそれぞれのフィンガー電極に平行である。金属板１２２の取り付け孔１２２ａは、第２の直線４２に平行な直線に沿ってかつ金属板１２２のうち枠体１２４の外側に突出する領域に設けられる。

比較例において、第１増幅素子１３２〜第２増幅素子１３６は共通の線１４４に関して略左右対称に配置される。すなわち、第１リード部１２６と第２リード部１２８とを結ぶ直線に沿って配置される。このため、ＭＭＩＣ１３０の形状は、第１リード部１２６と第２リード部１２８との間の長さが他方の長さよりも大きい矩形になる。セラミックの線膨張率とＣｕなどの金属の線膨張率との差が大きいので、組み立て後にパッケージ基部１２０には反りを生じやすい。このため、ヒートシンク（図示せず）と金属板１２２との間の熱抵抗が大きくなる。また、４つのセル領域で生じた熱の放熱経路Ｈ２のうち、ＭＭＩＣ１３０内を通過する距離が均一ではなくかつ第１の実施形態の場合よりも長くなる。このため、ＭＭＩＣチップ内での熱抵抗は高くなる。

これに対して、第１の実施形態では、第１増幅素子３２と第２増幅素子３６との段間の配線部が略直交するように折り曲げられる。このため、ＭＭＩＣ３０は、正方形に近くできる。このため、パッケージ基部２０の反りが低減できかつ接合強度が高められる。また、パッケージ基部２０とヒートシンクとが密着できるので、外部熱抵抗が低減できる。さらに、第２増幅素子３６のマルチセル領域３６ａ〜３６ｄの発熱部が第１の直線４０に沿って分散して配置されるので、熱は第１の直線４０に対して直交する方向に略均一に広がりつつ短い距離で金属板２２およびヒートシンクを介して外部に放散される。

図３は、パッケージ基部と蓋部とを接合した模式斜視図である。
セラミックからなる枠体２４の上面に上面導電層２４ｆを設け、金属またはメタライズされた蓋部７０をＡｕＳｎ半田などで接合すると、パッケージ内部の気密性を高めることができる。また、金属からなるヒートシンク（図示せず）に、ねじなどを用いてパッケージを取り付けると、外部熱抵抗を低減できる。

図４（ａ）は第２の実施形態にかかる高周波半導体増幅器の模式平面図、図４（ｂ）はＡ−Ａ線に沿った模式断面図、図４（ｃ）は模式正面図、である。
高周波半導体増幅器１０は、パッケージ基部２０と、ＭＭＩＣ３０と、を有する。

枠体２４は、金属板２２に接合された第１層２４ａと、第１層２４ａに接合された第２層２４ｂと、第１層２４ａに設けられ第１リード部２６に接続された第１導電層２４ｄと、第１層２４ａに設けられ第２リード部２８に接続された第２導電層２４ｅと、を有する。

第１導電層２４ｄは、第１の直線４０に略直交する伝送線路を含む。第２導電層２４ｅは、第１の直線４０に略直交する伝送線路を含む。第１リード部２６と第２リード部２８とは共通の直線４４に含まれる。

第１層２４ａと第２層２４ｂとは、たとえば、Ａｌ_２Ｏ_３からなり、かつ同一の厚さを有するものとする。第２層２４ｂの上面には、上面導電層２４ｆが設けられ枠体２４に設けられた導電層などを介して金属板２２に接続されるものとする。このとき、第１導電層２４ｄと、第２導電層２４ｅと、は、金属板２２と、上面導電層２４ｆとの間でストリップ線路を構成する。たとえば、外部負荷を５０Ωとするとき、伝送線路の特性インピーダンスが５０Ω±１０％となるように導電層の幅、Ａｌ_２Ｏ_３の厚さ、導電層の厚さ、などを決定することができる。

入出力インピーダンスを５０Ωに設計したＭＭＩＣ３０をパッケージ基部２０に接合し、蓋部７０を接地にすると、第１リード部２６は５０Ωの電源インピーダンスに整合し、第２リード部２８は５０Ωの負荷インピーダンスに整合できる。第１リード部２６および第２リード部２８が共通の直線４４上にあると、無線機器筐体内での配置が容易である。

図５は、第３の実施形態にかかる高周波半導体増幅器の模式平面図である。
高周波半導体増幅器１１は、パッケージ基部２１内に、送信用ＭＭＩＣ（高出力増幅器）３０と、受信用ＭＭＩＣ（低雑音増幅器）８０と、を有する。送信用ＭＭＩＣ３０は、図１に表す第１の実施形態のＭＭＩＣと同じとする。

受信用ＭＭＩＣ８０の初段には、ＨＥＭＴなどの低雑音増幅素子８２が設けられる。低雑音用増幅器において、雑音を最小にする動作電流は低いので消費電力も低い。他方、送信用ＭＭＩＣ３０は、高出力とするため、高電流動作を行い消費電力（すなわち、発熱量）が大きい。このため、送信用ＭＭＩＣ３０で生じた熱により受信用ＭＭＩＣ８０の温度が上昇すると、利得低下やＮＦなど高周波特性の低下を生じる。

第３の実施形態の高周波半導体増幅器１１では、送信用ＭＭＩＣ３０の最終段の第２増幅素子３６のマルチセル領域が第１の直線４０に沿って配置されるので、それぞれのマルチセル領域からＭＭＩＣの外縁までの距離をほぼ均一にかつ短くできる。このため、受信用ＭＭＩＣ８０の温度上昇が低減され、利得やＮＦなど高周波特性の低下が抑制される。

第１〜第３の実施形態によれば、高出力増幅素子からの放熱性が改善された高周波半導体増幅器が提供される。これらの高周波半導体増幅器は、レーダ装置や通信機器に広く用いることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０、１１高周波半導体増幅器、２０、２１パッケージ基部、２２金属板、２２ａ取り付け孔、２４枠体、２４ａ第１層、２４ｂ第２層、２４ｃ開口部、２４ｄ第１導電層、２４ｅ第２導電層、２６第１リード部、２８第２リード部、３０（送信用）ＭＭＩＣ、３２第１増幅素子、３６第２増幅素子、３６ａ〜３６ｄセル領域、３７入力電極、３８出力電極、３９出力合成回路、４０第１の直線、４２第２の直線、４４共通の直線、Ｆ３２Ｆ３６フィンガー電極

Claims

取り付け孔が設けられた金属板と、前記金属板に接合され開口部が設けられた枠体と、前記枠体に接合された第１リード部と、前記枠体に接合された第２リード部と、を有するパッケージ基部と、
複数のフィンガー電極を有する第１増幅素子と、前記第１増幅素子の後段に接続されかつ複数のフィンガー電極を有するセル領域が第１の直線に沿って複数配置された第２増幅素子と、が設けられ、前記開口部内で前記金属板に接合されたマイクロ波モノリシック集積回路であって、前記第１増幅素子の入力電極は前記第１リード部に接続され、前記第２増幅素子の出力電極は出力合成回路を介して前記第２リード部に接続される、マイクロ波モノリシック集積回路と、
を備え、
前記第２増幅素子のそれぞれのフィンガー電極は、前記第１の直線に概ね直交し、
前記第１増幅素子のそれぞれのフィンガー電極は、前記第１の直線に概ね平行であり、
前記金属板の前記取り付け孔は、前記第１の直線に略直交する第２の直線に沿いかつ前記枠体から外側に突出する２つの領域にそれぞれ設けられ、
前記第１の直線に直交する方向のうち前記金属板への距離が短い方向へ向かう放熱経路は、前記第２増幅素子のそれぞれのセル領域と前記金属板との間に形成されかつ均一な距離とされる、高周波半導体増幅器。
前記第１リード部および前記第２リード部は、前記第１の直線に平行な方向に沿って、延在する、請求項１記載の高周波半導体増幅器。
前記枠体は、前記金属板に接合された第１層と、前記第１層に接合された第２層と、前記第１層に設けられ前記第１リード部に接続された第１導電層と、前記第１層に設けられ前記第２リード部に接続された第２導電層と、を有し、
前記第１導電層は、前記第１の直線に略直交する伝送線路を含み、
前記第２導電層は、前記第１の直線に略直交する伝送線路を含み、
前記第１リード部と前記第２リード部とは共通の直線上に含まれる、請求項１または２に記載の高周波半導体増幅器。
前記枠体は、セラミックを含む請求項１〜３のいずれか１つに記載の高周波半導体増幅器。
前記マイクロ波モノリシック集積回路は、ＳｉＣ、ＧａＮ、およびサファイヤのうちのいずれかを含む基板と、前記基板の上に設けられた化合物半導体層と、を含む請求項１〜４のいずれか１つに記載の高周波半導体増幅器。