JP6314591B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6314591B2 JP6314591B2 JP2014066382A JP2014066382A JP6314591B2 JP 6314591 B2 JP6314591 B2 JP 6314591B2 JP 2014066382 A JP2014066382 A JP 2014066382A JP 2014066382 A JP2014066382 A JP 2014066382A JP 6314591 B2 JP6314591 B2 JP 6314591B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- wall surface
- matching circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 252
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 description 28
- 238000010586 diagram Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Die Bonding (AREA)
Description
表面を有するベース部材と、
前記表面に設けられ、第1内壁面および前記表面の上で前記第1内壁面の向かい側に位置する第2内壁面を備えた壁部と、
前記表面における前記第1内壁面と前記第2内壁面の間に設けられ、互いに平行な2つの第1長辺を有する第1半導体チップと、
前記表面における前記第1内壁面と前記第2内壁面の間に設けられ、前記第1半導体チップの隣に配置され、互いに平行な2つの第2長辺を有し、前記第2長辺の1つと前記第1長辺の1つとが向かい合う第2半導体チップと、
を備え、
前記表面の平面視で、前記第1内壁面の側における前記第1半導体チップの端部と前記第2半導体チップの端部とを結ぶ直線である第1の線に対して前記第1半導体チップが斜めに配置され、かつ、前記第2半導体チップが前記第1半導体チップと同じ側に傾くように前記第1の線に対して斜めに配置されたものである。
表面を有するベース部材と、
前記表面に設けられ、第1内壁面および前記表面の上で前記第1内壁面の向かい側に位置する第2内壁面を備えた壁部と、
前記表面における前記第1内壁面と前記第2内壁面の間に設けられ、互いに平行な2つの第1長辺を有する第1半導体チップと、
前記表面における前記第1内壁面と前記第2内壁面の間に設けられ、前記第1半導体チップの隣に配置され、互いに平行な2つの第2長辺を有し、前記第2長辺の1つと前記第1長辺の1つとが向かい合う第2半導体チップと、
を備え、
前記表面の平面視において、前記第1内壁面の側における前記第1半導体チップの端部と前記第2半導体チップの端部とを結ぶ直線に対して前記第1長辺および前記第2長辺が垂直となるように、前記第1半導体チップおよび前記第2半導体チップが並べられたものである。
第2の発明によれば、それぞれの長辺が延びる方向を揃えて半導体チップを並べたので、半導体装置を小型化しつつ複数の半導体チップ間の温度を均一に近づけることができる。
第3の発明および第4の発明によれば、ベース部材とは別の部品として台座を設けこの台座の斜面に半導体チップを実装するようにしたので、より簡単な製造方法によって半導体装置の小型化を実現できる。
図1は、本発明の実施の形態1にかかる半導体装置1を示す斜視図であり、図2は、半導体装置1の内部を示す平面図である。図3は、半導体装置1を示す部分拡大図であり、1つの半導体チップ6の周辺を拡大したものである。半導体装置1は、気密封止された高周波高出力デバイスであり、半導体パッケージ2に半導体チップ6などを収納したものである。半導体パッケージ2は、平面体の金属ベース12と、金属又はセラミック製の壁部10と、壁部10の対向する2辺に設けられたセラミック端子11と、このセラミック端子11を貫通する外部リード端子5とから構成されている。半導体パッケージ2の外形は、幅Wおよび長さLである。金属ベース12は表面12aを有しており、表面12aに複数の半導体チップ6が設けられている。半導体チップ6は、それぞれが長辺6aと短辺6bを有する。すなわち、金属ベース12の表面12aのうち、Agでロウ付けされた壁部10の内側(キャビティー内部)に、半導体チップ6を実装する。
(i)まず、複数の半導体チップ6それぞれの短辺6bを結ぶ仮想直線をMとする。この仮想直線Mに対して、半導体チップ6それぞれの長手方向中心軸がそれぞれ角度θずつ傾けられている。これと同じく、半導体チップ6それぞれの長辺6aも仮想直線Mに対して角度θずつ傾けられている。
(ii)角度θは90度より小さくかつ0度より大きい任意の角度とすることができるが、実施の形態1では好ましい形態としてこの角度θを45度としている。このようにすることで、長辺6aが伸びる方向と短辺6bが伸びる方向それぞれに対して、均等にスペースを縮小することができる。
(iii)図4に示す基準線Rは、図4で最も紙面左側に位置する半導体チップ6の短辺6bに沿って伸びる仮想線である。実施の形態1では、1つの半導体チップ6の短辺6bを基準として、複数の半導体チップ6が同一の方向Q(つまり図4の紙面右下方向)に向かってそれぞれの短辺6bの側にずらされている。このようにすることで、複数の半導体チップ6の配置が無造作な配置ではなく、全体が平行四辺形に近似した配置となる。複数の半導体チップ6の間での局所的な放熱性低下を避けるためには、隣り合う半導体チップ6の間隔Pを等しくして等間隔に並べることが好ましい。さらに、複数の半導体チップ6それぞれが同一方向Qに同じ量Dずつずらされていることが好ましい。半導体チップ6が均等に並ぶことで、それぞれの半導体チップ6の放熱を良好なものにでき、それぞれの半導体チップ6が内蔵した複数の半導体素子を互いに均一な温度に近づけることができる。
図8は、本発明の実施の形態2にかかる半導体装置101の内部を示す平面図である。半導体装置101の外観は図1に示した半導体装置1と同じである。また、半導体装置1と同様又は対応する構成には同一の符号を付し説明を省略する。半導体装置101は、複数の半導体チップ6はそれぞれの長辺6aが互いに向かい合うように並べられ、隣り合う半導体チップ6の長辺6aが平行となるように並べられる。半導体チップ6の間には、長方形の整合回路基板が設けられており、実施の形態2では具体的には積層整合回路基板114が設けられている。複数の半導体チップ6それぞれの長辺6aと整合回路基板17の斜辺17aとが向かい合うように並ぶ。下層基板114bは、それぞれの半導体チップ6のドレイン電極62又はゲート電極61と金属線8を介して接続される。金属線8を用いて半導体チップ6、積層整合回路基板114、整合回路基板7、外部リード端子5をそれぞれ互いに接続し、これらを電気的に接続することで電気信号の取出しが行われる。
図11は、本発明の実施の形態3にかかる半導体装置201の内部を示す平面図である。図12は、半導体装置201を示す図であり、図11のB−B線に沿う断面図である。半導体装置201の外観は図1に示した半導体装置1と同じである。また、半導体装置1と同様又は対応する構成には同一の符号を付し説明を省略する。実施の形態3にかかる半導体装置201は、台座13を備えている点で、実施の形態1、2とは異なっている。台座13は、底面13bと底面13bに対して傾いた斜面13aとを備え、底面13bが金属ベース12の表面12aに接続されている。半導体チップ6は、斜面13aに設けられている。整合回路基板7を半導体チップ6の長辺6aの両脇に実装することで、半導体パッケージ2に単純に平面状に並べて実装するよりも、パッケージ幅Wを縮小できる。台座13のさらに両端には、長方形の外形を有した整合回路基板7が実装されている。金属線8で半導体チップ6、整合回路基板7、および外部リード端子5を互いに接続してこれらを電気的に接続し、半導体チップ6から電気信号が取りされるようになっている。
(i)まず、良好な放熱性を得るために、台座13には熱伝導性の高い材料、例えばCuW等の金属を用いることが好ましい。
(ii)また、台座13は、複数の斜面13aを備え、複数の斜面13aにそれぞれ半導体チップ6が設けられていることが好ましい。これにより1つの台座13で複数の部品をまとめて保持および搬送できるので、組み立ての容易性および半導体装置201の小型化が図れる。
(iii)また、斜面13aは、底面13bの側ほど台座13が幅広となるように傾斜することが好ましい。これにより、底面13bを金属ベース12の表面12aに実装した後に、台座13上における金属線8のボンディングが容易だからである。
(iv)また、斜面13aにおける半導体チップ6の隣に整合回路基板7が設けられていることが好ましい。これにより、台座13に対して半導体チップ6と整合回路基板7をともに実装した状態で、この台座13を金属ベース12に実装することができるので、組み立てが更に容易である。
(v)また、半導体チップ6の短辺6bが斜面13aの下る方向に向けられていることが好ましい。これによりパッケージ長さLの寸法抑制が可能だからである。
(vi)また、複数の台座13は、底面13bに対する斜面13aの角度が互いに等しいことが好ましい。これにより、別々の台座13に実装された半導体チップ6の配置間隔および傾斜間隔を均一化し、熱的環境を均一に近づけることができるからである。特に、1つの台座13が備える複数の斜面13aが底面13bに対してそれぞれ等しい角度をなすことが好ましく、さらにそれら複数の斜面13aが互いに反対側を向くように台座13の断面が二等辺三角形の角柱状(図12を参照)であることが好ましい。
(vii)なお、図12には、斜面13aの法線Nを模式的に図示している。複数の斜面13aは、底面13bの平面視で互いに反対側を向いている。これによりそれぞれの斜面13aに半導体チップ6を実装するときに互いに干渉することを防ぐことができる。
Claims (11)
- 表面を有するベース部材と、
前記表面に設けられ、第1内壁面および前記表面の上で前記第1内壁面の向かい側に位置する第2内壁面を備えた壁部と、
前記表面における前記第1内壁面と前記第2内壁面の間に設けられ、互いに平行な2つの第1長辺を有する第1半導体チップと、
前記表面における前記第1内壁面と前記第2内壁面の間に設けられ、前記第1半導体チップの隣に配置され、互いに平行な2つの第2長辺を有し、前記第2長辺の1つと前記第1長辺の1つとが向かい合う第2半導体チップと、
を備え、
前記表面の平面視で、前記第1内壁面の側における前記第1半導体チップの端部と前記第2半導体チップの端部とを結ぶ直線である第1の線に対して前記第1半導体チップが斜めに配置され、かつ、前記第2半導体チップが前記第1半導体チップと同じ側に傾くように前記第1の線に対して斜めに配置された半導体装置。 - 前記第1内壁面と前記第2内壁面の間において前記第1半導体チップとともに前記第2半導体チップを挟むように前記第2半導体チップの隣に設けられ、互いに平行な2つの第3長辺を有し、前記第3長辺の1つと前記第2長辺の他の1つとが向かい合う第3半導体チップを備え、
前記第1半導体チップが前記2つの第1長辺を結ぶ第1短辺を備え、前記第2半導体チップが前記2つの第2長辺を結ぶ第2短辺を備え、前記第3半導体チップが前記2つの第3長辺を結ぶ第3短辺を備え、
前記第1〜第3短辺は、同じ側を向き、かつ互いに平行であり、
前記第2短辺を延長して得られる第2の線から前記第1半導体チップの一部が突き出ており、
前記第3短辺を延長して得られる第3の線から前記第2半導体チップの一部が突き出た請求項1に記載の半導体装置。 - 前記第1半導体チップの一部が前記第2の線から突き出た長さと、前記第2半導体チップの一部が前記第3の線から突き出た長さとが等しい請求項2に記載の半導体装置。
- 前記壁部で囲まれた前記表面の一部が前記平面視で四角形であり、
前記平面視における前記壁部の対角線に対して前記第1長辺および前記第2長辺が平行となるように、前記第1半導体チップおよび前記第2半導体チップが並べられた請求項1〜3のいずれか1項に記載の半導体装置。 - 直角を成す2つの辺および前記直角に対する第1斜辺を有する第1整合回路基板と、
直角を成す2つの辺および前記直角に対する第2斜辺を有する第2整合回路基板と、
を備え、
前記第1半導体チップと前記第2半導体チップとの間に、前記第1斜辺が前記第1長辺と向かい合いかつ前記第2斜辺が前記第2長辺と向かい合うように、前記第1整合回路基板および前記第2整合回路基板が設けられた請求項1〜4のいずれか1項に記載の半導体装置。 - 表面を有するベース部材と、
前記表面に設けられ、第1内壁面および前記表面の上で前記第1内壁面の向かい側に位置する第2内壁面を備えた壁部と、
前記表面における前記第1内壁面と前記第2内壁面の間に設けられ、互いに平行な2つの第1長辺を有する第1半導体チップと、
前記表面における前記第1内壁面と前記第2内壁面の間に設けられ、前記第1半導体チップの隣に配置され、互いに平行な2つの第2長辺を有し、前記第2長辺の1つと前記第1長辺の1つとが向かい合う第2半導体チップと、
を備え、
前記表面の平面視において、前記第1内壁面の側における前記第1半導体チップの端部と前記第2半導体チップの端部とを結ぶ直線に対して前記第1長辺および前記第2長辺が垂直となるように、前記第1半導体チップおよび前記第2半導体チップが並べられた半導体装置。 - 前記第1半導体チップと前記第2半導体チップとの間に、互いに平行な2つの長辺を有する整合回路基板が設けられ、
前記整合回路基板の前記長辺の一方と前記第1長辺とが向かい合い、前記整合回路基板の前記長辺の他方と前記第2長辺とが向かい合う請求項6に記載の半導体装置。 - 前記整合回路基板は、前記ベース部材の前記表面に設けられ下層回路パターンを備える下層基板と、前記下層基板に重ねられ上層回路パターンを備える上層基板と、を備える請求項7に記載の半導体装置。
- 表面を有するベース部材と、
底面と前記底面に対して傾いた斜面とを備え、前記底面が前記ベース部材の前記表面に接続された台座と、
前記斜面に設けられた半導体チップと、
を備え、
前記斜面における前記半導体チップの隣に整合回路基板が設けられた半導体装置。 - 表面を有するベース部材と、
底面と前記底面に対して傾いた斜面とを備え、前記底面が前記ベース部材の前記表面に接続された台座と、
前記斜面に設けられた半導体チップと、
を備え、
前記半導体チップは、長辺と短辺を備え、
前記半導体チップの短辺が前記斜面の下る方向に向けられた半導体装置。 - 底面と前記底面に対して傾いた斜面とを備えた台座を準備し、前記斜面に半導体チップを実装する工程と、
前記半導体チップが実装された後の前記台座の前記底面を、ベース部材の表面に実装する工程と、
を備える半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014066382A JP6314591B2 (ja) | 2014-03-27 | 2014-03-27 | 半導体装置および半導体装置の製造方法 |
US14/608,836 US9455245B2 (en) | 2014-03-27 | 2015-01-29 | Semiconductor device and a method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014066382A JP6314591B2 (ja) | 2014-03-27 | 2014-03-27 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015191939A JP2015191939A (ja) | 2015-11-02 |
JP6314591B2 true JP6314591B2 (ja) | 2018-04-25 |
Family
ID=54191441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014066382A Active JP6314591B2 (ja) | 2014-03-27 | 2014-03-27 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9455245B2 (ja) |
JP (1) | JP6314591B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6445490B2 (ja) * | 2016-06-23 | 2018-12-26 | 株式会社東芝 | 高周波半導体増幅器 |
DE102019132899A1 (de) * | 2019-12-03 | 2021-08-19 | Danfoss Silicon Power Gmbh | Leistungsmodul |
JP7231832B2 (ja) * | 2019-12-27 | 2023-03-02 | 日亜化学工業株式会社 | 発光装置、液晶表示装置 |
DE112020006374T5 (de) * | 2019-12-28 | 2022-10-13 | Danfoss Silicon Power Gmbh | Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57207356A (en) * | 1981-06-15 | 1982-12-20 | Fujitsu Ltd | Semiconductor device |
JPH02146842U (ja) * | 1989-05-12 | 1990-12-13 | ||
JP2000174199A (ja) * | 1998-12-07 | 2000-06-23 | Toshiba Corp | 平型外囲器 |
JP2002343909A (ja) * | 2001-05-15 | 2002-11-29 | Mitsubishi Electric Corp | パワーモジュール |
JP2003234442A (ja) * | 2002-02-06 | 2003-08-22 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2010183100A (ja) | 2005-01-06 | 2010-08-19 | Mitsubishi Electric Corp | 半導体増幅器 |
JP2008244295A (ja) | 2007-03-28 | 2008-10-09 | Toshiba Corp | 半導体装置 |
JP4788666B2 (ja) * | 2007-06-15 | 2011-10-05 | 株式会社デンソー | パワーモジュール |
JP5361694B2 (ja) | 2009-12-15 | 2013-12-04 | 株式会社東芝 | 高周波モジュール |
JP5892770B2 (ja) | 2011-11-16 | 2016-03-23 | 株式会社東芝 | 高周波半導体装置 |
JP5951265B2 (ja) * | 2012-01-26 | 2016-07-13 | 株式会社東芝 | 広帯域増幅器 |
JP5983117B2 (ja) * | 2012-07-11 | 2016-08-31 | 三菱電機株式会社 | 半導体装置 |
-
2014
- 2014-03-27 JP JP2014066382A patent/JP6314591B2/ja active Active
-
2015
- 2015-01-29 US US14/608,836 patent/US9455245B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9455245B2 (en) | 2016-09-27 |
JP2015191939A (ja) | 2015-11-02 |
US20150279760A1 (en) | 2015-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5981660B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP6243510B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
WO2016084622A1 (ja) | 半導体装置 | |
JP2009295959A (ja) | 半導体装置及びその製造方法 | |
JP6314591B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR20190017096A (ko) | 반도체 패키지 | |
JP5518260B2 (ja) | 素子収納用パッケージ、半導体装置用部品および半導体装置 | |
JP2015056638A (ja) | 半導体装置およびその製造方法 | |
US10122342B2 (en) | Crystal vibration device | |
KR101668353B1 (ko) | 칩 기판 및 칩 패키지 모듈 | |
JP6043049B2 (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
JPH11214607A (ja) | 半導体装置 | |
US11189591B2 (en) | Electronic module | |
JP7131933B2 (ja) | 半導体装置用パッケージおよび半導体装置 | |
US11056635B2 (en) | Electronic component housing package, electronic device, and electronic module | |
WO2020090411A1 (ja) | 半導体装置 | |
KR20150130153A (ko) | 반구형 캐비티를 포함하는 칩 원판 및 칩 기판 | |
CN104576558A (zh) | 电源模块封装体 | |
JP2020155623A (ja) | 半導体装置 | |
KR20150139190A (ko) | 소자 및 소자 패키지 | |
US20210175198A1 (en) | Electronic module | |
KR102423468B1 (ko) | 클립 기반 반도체 디바이스 패키지 | |
KR101777683B1 (ko) | 반구형 캐비티를 포함하는 칩 원판 및 칩 기판 | |
US12087675B2 (en) | Semiconductor device and mounting structure thereof | |
US20150333041A1 (en) | Semiconductor device and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180312 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6314591 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |