KR20150130153A - 반구형 캐비티를 포함하는 칩 원판 및 칩 기판 - Google Patents

반구형 캐비티를 포함하는 칩 원판 및 칩 기판 Download PDF

Info

Publication number
KR20150130153A
KR20150130153A KR1020140057371A KR20140057371A KR20150130153A KR 20150130153 A KR20150130153 A KR 20150130153A KR 1020140057371 A KR1020140057371 A KR 1020140057371A KR 20140057371 A KR20140057371 A KR 20140057371A KR 20150130153 A KR20150130153 A KR 20150130153A
Authority
KR
South Korea
Prior art keywords
chip
cavity
chip substrate
hemispherical
original plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020140057371A
Other languages
English (en)
Inventor
안범모
전영철
유경수
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020140057371A priority Critical patent/KR20150130153A/ko
Publication of KR20150130153A publication Critical patent/KR20150130153A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 칩 원판 및 칩 기판에 관한 것으로, 본 발명에 따른 반구형 캐비티를 포함하는 칩 원판은 일 방향으로 적층되어 칩 원판을 구성하는 도전부; 상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부; 및 상기 칩 원판의 상면에서 구획된 복수의 단위 칩 기판마다 상기 절연부를 포함하는 영역에서 소정의 깊이로 반구형으로 오목한 캐비티를 포함한다. 본 발명에 따르면, 가공이 편한 평면형 렌즈를 통해 중심부의 조도가 높은 광소자 칩 패키지를 구현할 수 있다. 나아가, 반구형 렌즈를 이용하는 것에 비해 패키지의 두께도 줄일 수 있으므로 칩 패키지가 적용되는 기기의 두께를 줄일 수 있다.

Description

반구형 캐비티를 포함하는 칩 원판 및 칩 기판{Chip substrate and substrate unit comprising a hemispherical cavity}
본 발명은 칩 원판 및 칩 기판에 관한 것으로, 보다 상세하게는 칩 실장을 위한 캐비티를 구비하는 칩 원판에 관한 것이다.
종래에는 칩 원판에 대하여 칩을 실장하기 위한 공간으로 칩 원판의 상부면에 기계적인 가공이나 화학적인 식각으로 형성하였다. 즉, 가공되지 않은 사각판 모양의 금속원판의 상부를 에칭하여 실장공간을 형성하는 과정을 통해 제조하는 방법이 대한민국 등록특허공보에 등록번호 10-0986211호로 공고된 바 있다. 나아가, 이러한 칩 원판에 UV나 LED와 같은 광소자 칩이 실장되는 경우에는 광반사 성능을 높이기 위해 상광하협(上廣下陜) 형상의 공간을 형성하였다. 이러한 공간을 형성한 후 칩을 실장하고 실장 공간을 봉지하는 데 있어, 렌즈를 구성하여 광효율을 높였다.
또한, 렌즈를 구성함에 있어 선행문헌 1(한국특허공개공보 10-2010-0122655)은 반구형태의 돔 구조의 렌즈를 형성하여 중심부의 조도를 향상시키고, 수지재 내에 함유되는 형광체가 일정하게 분산되도록 함으로써 균일한 밀도를 유지하여 색산포를 줄이는 방법을 제안하고 있다.
다만, 선행문헌 1과 같은 반구형의 렌즈는 가공상의 어려움이 존재하는 문제점이 있었다.
본 발명은 상기 기술적 과제를 해결하기 위하여 평면형태의 렌즈를 사용하여 중심부의 조도를 향상시키는 방법을 제안하는 것을 목적으로 한다.
보다 상세하게는 반구형태의 캐비티를 형성하여 평면형태의 렌즈를 사용하더라도 중심부의 조도를 향상시킬 수 있는 방법을 제안하는 것을 목적으로 한다.
상기 기술적 과제를 해결하기 위한 본 실시예에 따른 반구형 캐비티를 포함하는 칩 원판은 일 방향으로 적층되어 칩 원판을 구성하는 도전부; 상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부; 및 상기 칩 원판의 상면에서 구획된 복수의 단위 칩 기판마다 상기 절연부를 포함하는 영역에서 소정의 깊이로 반구형으로 오목한 캐비티를 포함한다.
상기 반구형 캐비티를 포함하는 칩 원판은, 상기 캐비티와 면으로 접하며 상기 캐비티보다 좁은 면적에서 깊지 않은 깊이로 형성된 보조홈을 더 포함한다.
상기 캐비티의 중앙부는 원형의 평평한 면으로 형성되는 것이 바람직하다.
상기 반구형 캐비티를 포함하는 칩 원판은, 상기 칩 원판의 상면에서 구획된 복수의 단위 칩 기판의 접합을 위한 공간으로, 상기 칩 기판의 양끝의 도전부에서 오목하게 형성된 접합부를 더 포함한다.
상기 반구형 캐비티를 포함하는 칩 원판의 상면 중, 상기 접합부를 포함하는 일부, 상기 캐비티 및 상기 보조홈을 제외한 영역에는 솔더 레지스트가 도포된 것이 바람직하다.
상기 반구형 캐비티를 포함하는 칩 원판의 하면 중,
상기 접합부를 포함하는 영역을 제외한 영역에는 솔더 레지스트가 도포된 것이 바람직하다.
상기 기술적 과제를 해결하기 위한 본 실시예에 따른 반구형 캐비티를 포함하는 칩 기판은 일 방향으로 적층되어 칩 기판을 구성하는 도전부; 상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부; 상기 칩 기판의 상면에서 상기 절연부를 포함하는 영역에서 소정의 깊이로 반구형으로 오목한 캐비티; 및 상기 칩 기판의 접합을 위한 공간으로, 상기 칩 기판의 양끝의 도전부에서 오목하게 형성된 접합부를 포함한다.
상기 반구형 캐비티를 포함하는 칩 기판은, 상기 캐비티와 면으로 접하며 상기 캐비티보다 좁은 면적에서 깊지 않은 깊이로 형성된 보조홈을 더 포함한다.
상기 캐비티의 중앙부는 원형의 평평한 면으로 형성되는 것이 바람직하다.
상기 반구형 캐비티를 포함하는 칩 기판의 상면 중, 상기 칩 기판의 접합부를 포함하는 일부, 상기 캐비티 및 상기 보조홈을 제외한 영역에는 솔더 레지스트가 도포된 이 바람직하다.
상기 반구형 캐비티를 포함하는 칩 기판의 하면 중, 상기 칩 기판의 접합부를 포함하는 영역을 제외한 영역에는 솔더 레지스트가 도포된 것이 바람직하다.
상기 기술적 과제를 해결하기 위한 본 실시예에 따른 반구형 캐비티를 포함하는 칩 패키지는 일 방향으로 적층되어 칩 원판을 구성하는 도전부; 상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부; 상기 칩 원판의 상면에서 구획된 복수의 단위 칩 기판마다 상기 절연부를 포함하는 영역에서 소정의 깊이로 반구형으로 오목한 캐비티; 상기 캐비티와 면으로 접하며 상기 캐비티보다 좁은 면적에서 깊지 않은 깊이로 형성된 보조홈; 및 상기 캐비티 내에서 상기 도전부 상에 실장되며, 상기 보조홈의 단면과 와이어 본딩되는 광소자 칩을 포함한다.
본 발명에 따르면, 가공이 편한 평면형 렌즈를 통해 중심부의 조도가 높은 광소자 칩 패키지를 구현할 수 있다. 나아가, 반구형 렌즈를 이용하는 것에 비해 패키지의 두께도 줄일 수 있으므로 칩 패키지가 적용되는 기기의 두께를 줄일 수 있다.
도 1은 본 발명의 일실시예에 따른 반구형 캐비티를 구비하는 칩 기판의 사시도이다.
도 2는 본 발명의 일실시예에 따른 반구형 캐비티를 구비하는 칩 기판의 상면도이다.
도 3은 본 발명의 일실시예에 따른 반구형 캐비티를 구비하는 칩 기판의 배면도이다.
도 4는은 본 발명의 일실시예에 따른 반구형 캐비티를 구비하는 칩 기판의 접합을 예시하는 예시도이다.
도 5는 본 발명의 일실시예에 따른 반구형 캐비티를 구비하는 칩 원판의 상면도이다.
도 6은 본 발명의 일실시예에 따른 반구형 캐비티를 구비하는 칩 기판의 사시도이다.
도 7은 본 발명의 일실시예에 따른 반구형 캐비티를 구비하는 칩 원판의 상면도이다.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와같이 특별히 열거된 실시예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
또한, 발명을 설명함에 있어서 발명과 관련된 공지 기술에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하에는 첨부한 도면을 참조하여 상세하게 설명하는데, 편의상 칩으로서 LED를 예로 들어 설명한다.
본 실시예에서 칩 원판(10)을 제조하기 위하여 소정의 두께를 갖는 복수의 전기 전도성 물질을 포함하는 도전부(110)을 절연물질로 구성되는 절연부(120)을 사이에 두고 접합하여 교호로 적층한다.
적층한 상태에서 가열 및 가압함으로써, 내부에 복수의 절연부(120)이 간격을 두고 배열되어 있는 전도물질괴(塊)가 제조된다. 다음으로 이렇게 제조된 전도물질 괴를 절연부(120)이 포함되도록 수직으로 절단함으로써, 복수의 수직 절연부(120)이 간격을 두고 평행하게 배열된 칩 원판(10)의 제조가 완료된다. 즉 본 실시예에서 일방향은 수직방향으로서, 전도물질괴를 적층방향에 따라 수직으로 절단하여 칩 원판(10)을 제조한다.
상술한 방법에 따라 절단하여 제조된 칩 원판(10)에 대하여 반구형 캐비티(130)를 형성하여 본 실시예에 따른 렌즈 삽입부를 구비하는 칩 원판(10)을 제조한다.
본 실시예에서 칩 원판(10)은 도 5와 같은 형태로서, 칩 원판(10)의 상면에 복수의 반구형 캐비티(130)가 형성될 수 있다. 즉, 도 1 내지 3에 따른 칩 기판(100)은 하나의 단위 칩 기판(100)으로서 도 5에 따른 칩 원판(10)을 칩 기판(100)을 단위로 절단하여 제조될 수 있다.
이하 도 1을 참조하여, 본 실시예에 따른 반구형 캐비티(130)를 구비하는 칩 기판(100)에 대하여 설명한다.
도 1은 본 발명의 일실시예에 따른 반구형 캐비티(130)를 구비하는 칩 기판(100)의 사시도이다.
도 1을 참조하면, 본 실시예에 따른 반구형 캐비티(130)를 구비하는 칩 기판(100)은 도전부(110), 절연부(120) 및 캐비티(130)를 포함한다.
즉 본 실시예에 따른 칩 기판(100)을 위에서 보면 사각형의 칩 기판(100)에 대하여 내측으로 반구형 캐비티(130)가 형성되며, 이때 반구형 캐비티(130)는 절연부(120)를을 포함하여 형성된다.
본 실시예에서 도전부(110)는 일 방향으로 적층되어 칩 기판(100)을 구성하는 것으로서, 후공정에 의해 실장되는 칩에 전극을 인가하는 전극으로서 기능하게 된다. 여기서, 일방향이란 상술한 바와 같이 적층단계에서 절연부(120)와 교호적으로 적층되는 도전부(110)의 적층방향에 따라 형성되는 것이며, 도 2에 따르면 수평방향으로 적층되어 형성 된다.
절연부(120)는 도전부(110)와 교호로 적층되어 도전부(110)를 전기적으로 분리시킨다. 즉 절연부(120)를 사이에 두고 절연되어 있는 칩 기판(100)은 각각 (+) 전극 단자, (-) 전극 단자로 기능할 수 있다.
본 실시예에서 절연부(120)는 두개의 도전부(110) 사이에 하나 존재하는 것을 예로 들어 설명하나, 3개의 도전부(110) 사이에 두개의 절연부(120)가 형성되어 칩 기판(100)을 구성하는 것도 가능하며, 그 용도에 따라서 더욱 많은 절연부(120)가 형성되는 것도 가능하다.
본 실시예에 따른 칩 기판(100)은 이상의 설명에 따라 절연부(120)를 포함하는 영역에 대하여 형성된 캐비티(130)를 더 포함할 수 있다.
본 실시예에서 캐비티(130)는 반구형 형상으로 이루어지는 것이 바람직하다. 캐비티(130)는 실장되는 칩의 광반사 성능을 높이고, 나아가 광원을 한 점으로 몰아주어 휘도를 상승시킬 수 있다. 따라서 캐비티(130)는 단면에서 소정의 곡률을 갖는 외벽이 형성되게 된다.
또한, 캐비티(130)의 중앙부는 원형의 평평한 면으로 형성되는 것이 바람직하다. 즉, 칩이 기판에 대하여 기울어지지 않은 상태로 캐비티(130)에 실장되도록 하기 위하여 평평한 면을 더 포함할 수 있다.
나아가 도 2를 참조하면, 본 실시예에 반구형 캐비티(130)를 구비하는 칩 기판(100)은 보조홈(140)을 더 포함할 수 있다. 즉 본 실시예에서 보조홈(140)은 캐비티(130)와 면으로 접하며 캐비티(130)보다 좁은 면적에서 깊지 않은 깊이로 형성된다.
즉 도 1을 참조하면, 보조홈(140)은 캐비티(130) 보다는 깊지 않게 형성되며, 캐비티(130)의 면과 면으로 접하도록 형성된다. 또한 보조홈(140)의 단면은 평평한 면으로 형성된다.
따라서 캐비티(130) 내에 칩이 실장되고 와이어 본딩을 통해 칩의 전극부와 전기적으로 연결되는 경우 와이어의 일단은 칩의 전극부와 접합되고 다른 일단은 보조홈의 평평한 면과 보다 쉽게 접합될 수 있다.
또한 도 2를 참조하면, 본 실시예에서 보조홈(140)의 절단면의 형상은 구현의 편의상 원형으로 구현하였으나 설계에 따라서 직사각형, 타원형 등으로 변경될 수 있다. 또한 보조홈(140)의 깊이는 반구형의 캐비티(130)의 휘도 상승을 저하하지 않는 정도로 형성되는 것이 바람직하다.
또한, 도 1 및 도 2의 경우는 캐비티(130)가 하나로 구성되는 것을 예로 들었으나, 칩 기판(100)의 용도에 따라서 복수의 캐비티(130)를 형성하는 것도 가능하며, 예를 들어 네개의 캐비티(130)를 형성하고, 절연부(120)를 두개로 형성하는 것도 가능하다.
또한, 도 1 및 도 2를 참조하면 본 실시예에 따른 칩 기판(100)은 칩 기판(100)의 접합을 위한 공간으로, 칩 기판(100)의 양끝의 도전부(110)에서 오목하게 형성된 접합부(160)를 더 포함한다. 즉 도 4를 참조하면 칩 기판(100)이 PCB 기판(200)과 솔더링을 통해 접합되는 경우 솔더(50)가 형성될 수 있는 공간을 마련하기 위하여 칩 기판(100)의 양끝의 도전부(110)는 오목하게 형성될 수 있다.
본 실시예에서 도전부(110)는 칩 기판(100)의 양끝에 형성되어 모두 4개의 모서리에 대하여 형성되는 것을 예시하고 있으나, 이는 후술하는 칩 원판(10)을 통해 절단되어 형성된 칩 기판(100)의 제조공정상의 편의를 위한 것으로서 4개의 모서리 중 도 4에 따른 접합을 고려하여 접합되는 면에 대해서만 두개의 접합부(160)가 형성되는 것도 가능하다. 이에 대한 상세할 설명은 이하 도 5를 통해 설명하도록 한다.
접합부(160)의 형상은 내측으로 오목하여 솔더가 형성되는 공간만 마련하면 되는 것으로 그 형상이나 크기는 설계에 따라 다양하게 달라질 수 있다.
또한, 본 실시예에 따른 칩 기판의 접합부는 바깥쪽으로 갈수록 닫히는 형상으로 형성될 수 있다. 즉 닫히는 형상이라는 것은 도 2와 같이 칩 기판의 끝으로 갈수록 접합부의 공간이 넓어지는 것이 아니라 다시 좁아진다는 것으로서, 솔더가 접합부에 도포될 때 외부로 빠져나가지 않도록 안정적으로 잡아주기 위한 것이다.
또한 도 6을 참조하면 본 실시예에 따른 칩 기판(100)은 도전부(110)의 양 단의 하면에서 솔더가 접합부에 도포될 때 솔더가 외부로 흐르는 것을 막기 위하여 방지턱(180)을 더 구성할 수 있다.
즉 도 6에서는 하면에서 일부 돌출되어 있는 것으로 형성된다. 따라서 솔더의 양이 적정량 이상으로 될 경우, 방지턱(180) 외의 부분에 나머지 솔더가 접지되게 되므로 PCB 기판과의 직접적으로 솔더링 되는 솔더의 양을 비슷하게 하여 패키지가 솔더링시 틸팅되는 것을 방지 할 수 있다.
따라서 안정적인 솔더링 공정을 수행할 수 있으며, 불량을 해소하고 생산성 및 패키지의 질을 향상 시킬수 있다.
나아가 반구형 캐비티(130)를 포함하는 칩 기판(100)의 상면 중, 칩 기판(100)의 접합부(160)를 포함하는 영역, 캐비티(130) 및 보조홈(140)을 제외한 영역에는 솔더 레지스트(150)가 도포될 수 있다.
상술한 바와 같이 솔더 레지스트(150)는 칩 기판(100)이 PCB기판(200)에 솔더링을 통해 접합되는 경우 접합에 이용되는 솔더(50)가 접합부(160) 외에 기판의 상면에 형성되는 것을 방지하여 절연파괴 등의 불량을 방지한다.
또한 도 1 및 도 2를 참조하면 본 실시예에서 솔더 레지스트(150)는 칩 기판(100)의 상면에서 접합부(160) 보다 내측으로 오목하게 형성되는데 이는 솔더가 접합부(160) 외에 칩 기판(100)의 상면의 일부에는 형성 될 수 있도록 하기 위한 것으로서, 도 4와 같이 PCB 기판(300)에 접합되는 경우 보다 솔더 면적을 넓혀 보다 강하게 접합 되도록 한다.
이와 마찬가지로 도 3을 참조하면, 반구형 캐비티(130)를 포함하는 칩 기판(100)의 하면 중, 칩 기판(100)의 접합부(160)를 포함하는 영역을 제외한 영역에는 솔더 레지스트(150)가 도포될 수 있다.
즉, 도 1 및 도 2와 같이 솔더 레지스트(150)는 칩 기판(100)의 하면에서 접합부(160) 보다 내측으로 오목하게 형성되는데 이는 솔더가 접합부(160) 외에 칩 기판(100)의 하면의 일부에는 형성 될 수 있도록 하기 위한 것으로서, 도 4와 같이 PCB 기판(200)에 접합되는 경우 보다 솔더 면적을 넓혀 보다 강하게 접합 되도록 한다.
나아가 본 실시예에 따른 반구형 캐비티(130)를 포함하는 칩 기판(100)은 전극 표시부(170)를 더 포함할 수 있다.
도 1을 참조하면, 상술한 바와 같이 본 실시예에서 칩 기판(100)은 두개의 도전부(110) 사이에 절연부(120)가 형성되며, 따라서 절연부(120)로 분리된 도전부(110)는 각각의 다른 전극이 인가될 수 있다. 따라서 하나의 도전부(110)의 표면에만 마킹을 하여 마킹된 부분의 도전부(110)가 예를 들어 (+)극이 인가된 것으로 미리 약속하여 보다 용이하게 도전부(110)의 전극을 판단할 수 있다.
이하 도 5를 참조하여 본 발명의 일 실시예에 따른 반구형 캐비티(130)를 포함하는 칩 원판(10)에 대하여 설명한다.
본 실시예에 따른 반구형 캐비티(130)를 포함하는 칩 원판(10)은 도전부(110), 절연부(120), 캐비티(130), 보조홈(140)을 포함한다.
즉, 상술한 실시예에서 반구형 캐비티(130)를 포함하는 칩 기판(100)은 도 5에 따른 칩 원판(10)을 미리 결정된 단위 칩 기판(100)의 크기로 절단하여 형성되는 것이므로 본 실시예에 따른 칩 원판(10)의 도전부(110), 절연부(120) 및 캐비티(130)는 상술한 실시예에 따른 기능을 수행한다.
따라서, 도전부(110)는 일 방향으로 적층되어 칩 원판(10)을 구성하고, 절연부(120)는 도전부(110)와 교호로 적층되어 도전부(110)를 전기적으로 분리시킨다.
캐비티(130)는 칩 원판(10)의 상면에서 구획된 복수의 단위 칩 기판(100)마다 절연부(120)를 포함하는 영역에서 소정의 깊이로 반구형으로 오목하게 형성된다.
또한, 반구형 캐비티(130)를 포함하는 칩 원판(10)의 상면 중, 구획된 복수의 단위 칩 기판(100) 영역의 적어도 한 모서리의 일부, 캐비티(130) 및 보조홈(140)을 제외한 영역에는 솔더 레지스트(150)가 도포되고, 반구형 캐비티(130)를 포함하는 칩 원판(10)의 하면 중, 칩 기판(100)의 접합부(160)를 포함하는 영역을 제외한 영역에는 솔더 레지스트(150)가 도포된다.
또한, 도 5를 참조하면, 본 실시예에 따른 칩 원판(10)은 접합부(160)를 더 포함한다. 접합부(160)는 칩 원판(10)의 도전부(110)를 관통하여 형성된다. 그 관통면은 상술한 실시예에서 설명한 바와 같이 칩 원판(10)으로부터 절단된 칩 기판(100)이 PCB 기판(200)과 솔더링을 통해 접합되는 경우 솔더(50)가 형성될 수 있는 공간을 마련하기 위하여 도전부(110)의 끝이 오목하게 형성되도록 타원형 등의 형상으로 형성될 수 있다.
역시, 관통면의 형상은 절단 후 오목한 공간을 마련할 수 있도록 사각형이나 원 등의 형태로 변경하는 것도 가능하다.
또한, 도 7을 참조하면 본 실시예에 따른 칩 원판(10)은 도 7과 같은 구성으로 형성될 수도 있다.
즉, 도 5와 달리 칩 기판의 접합부가 바깥쪽으로 갈수록 닫히는 형상으로 형성되도록 하기 위하여 접합부를 8자 형상(160)으로 관통되도록 형성할 수 있다.
또한 도 6에 따라 방지턱(180)을 미리 형성하기 위하여 칩 기판을 제조하기 위한 절단 라인을 고려하여 칩원판에 소정의 깊이와 폭을 갖는 라인 홈(190)을 형성하는 것도 가능하다.
따라서 도 7에 따른 칩 원판을 절단하게 되면 도 6과 같이 방지턱(180)을 갖는 칩 기판을 제조하는 것도 가능하다.
이상의 본 발명에 따르면, 반구형태의 돔 구조의 렌즈를 형성하여 중심부의 조도를 향상시키고, 수지재 내에 함유되는 형광체가 일정하게 분산되도록 하기 위하여 반구형의 렌즈 대신 가공이 편한 평면형 렌즈를 통해 중심부의 조도가 높은 광소자 칩 패키지를 구현할 수 있다. 나아가, 반구형 렌즈를 이용하는 것에 비해 패키지의 두께도 줄일 수 있으므로 칩 패키지가 적용되는 기기의 두께를 줄일 수 있다.
나아가 도시하지는 않았으나 이상의 상술한 실시예에 따른 칩 기판(100)을 이용하여 광소자 칩을 패키징하는 경우 광소자 칩은 반구형으로 오목한 캐비티(130) 내에서 도전부(110) 상에 실장되며, 보조홈(140)의 단면과 와이어 본딩된다.
즉, 광소자 칩에 전극의 인가는 와이어 본딩이나 도전부(110)와의 접합을 통해 구현될 수 있으며, 이러한 전극의 인가 방식은 실장되는 칩의 구조에 따라 다양하게 변경될 수 있음은 물론이다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다.
따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (14)

  1. 일 방향으로 적층되어 칩 원판을 구성하는 도전부;
    상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부; 및
    상기 칩 원판의 상면에서 구획된 복수의 단위 칩 기판마다 상기 절연부를 포함하는 영역에서 소정의 깊이로 반구형으로 오목한 캐비티를 포함하는 것을 특징으로 하는 반구형 캐비티를 포함하는 칩 원판.
  2. 제 1 항에 있어서,
    상기 반구형 캐비티를 포함하는 칩 원판은,
    상기 캐비티와 면으로 접하며 상기 캐비티보다 좁은 면적에서 깊지 않은 깊이로 형성된 보조홈을 더 포함하는 것을 특징으로 하는 반구형 캐비티를 포함하는 칩 원판.
  3. 제 1 항에 있어서,
    상기 캐비티의 중앙부는 평평한 면으로 형성되는 것을 특징으로 하는 반구형 캐비티를 포함하는 칩 원판.
  4. 제 2 항에 있어서,
    상기 반구형 캐비티를 포함하는 칩 원판은,
    상기 칩 원판의 상면에서 구획된 복수의 단위 칩 기판의 접합을 위한 공간으로, 상기 칩 기판의 양끝의 도전부에서 오목하게 형성된 접합부를 더 포함하는 것을 특징으로 하는 반구형 캐비티를 포함하는 칩 원판.
  5. 제 4 항에 있어서,
    상기 반구형 캐비티를 포함하는 칩 원판의 상면 중,
    상기 접합부를 포함하는 일부, 상기 캐비티 및 상기 보조홈을 제외한 영역에는 솔더 레지스트가 도포된 것을 특징으로 하는 반구형 캐비티를 포함하는 칩 원판.
  6. 제 4 항에 있어서,
    상기 반구형 캐비티를 포함하는 칩 원판의 하면 중,
    상기 접합부를 포함하는 영역을 제외한 영역에는 솔더 레지스트가 도포된 것을 특징으로 하는 반구형 캐비티를 포함하는 칩 원판.
  7. 제 1 항에 있어서,
    상기 반구형 캐비티를 포함하는 칩 원판은,
    상기 칩 원판의 상면에서 구획된 상기 단위 칩 기판의 절단 라인을 포함하는 영역에서 소정의 폭과 깊이를 갖는 라인 홈이 형성된 것을 특징으로 하는 반구형 캐비티를 포함하는 칩 원판.
  8. 일 방향으로 적층되어 칩 기판을 구성하는 도전부;
    상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부;
    상기 칩 기판의 상면에서 상기 절연부를 포함하는 영역에서 소정의 깊이로 반구형으로 오목한 캐비티; 및
    상기 칩 기판의 접합을 위한 공간으로, 상기 칩 기판의 양끝의 도전부에서 오목하게 형성된 접합부를 포함하는 것을 특징으로 하는 반구형 캐비티를 포함하는 칩 기판.
  9. 제 8 항에 있어서,
    상기 반구형 캐비티를 포함하는 칩 기판은,
    상기 캐비티와 면으로 접하며 상기 캐비티보다 좁은 면적에서 깊지 않은 깊이로 형성된 보조홈을 더 포함하는 것을 특징으로 하는 반구형 캐비티를 포함하는 칩 기판.
  10. 제 8 항에 있어서,
    상기 캐비티의 중앙부는 평평한 면으로 형성되는 것을 특징으로 하는 반구형 캐비티를 포함하는 칩 기판.
  11. 제 9 항에 있어서,
    상기 반구형 캐비티를 포함하는 칩 기판의 상면 중,
    상기 칩 기판의 접합부를 포함하는 일부, 상기 캐비티 및 상기 보조홈을 제외한 영역에는 솔더 레지스트가 도포된 것을 특징으로 하는 반구형 캐비티를 포함하는 칩 기판.
  12. 제 9 항에 있어서,
    상기 반구형 캐비티를 포함하는 칩 기판의 하면 중,
    상기 칩 기판의 접합부를 포함하는 영역을 제외한 영역에는 솔더 레지스트가 도포된 것을 특징으로 하는 반구형 캐비티를 포함하는 칩 기판.
  13. 제 8 항에 있어서,
    상기 반구형 캐비티를 포함하는 칩 기판은,
    상기 칩 기판의 도전부 양 단의 하면에서 소정의 두께와 높이를 갖는 방지 턱이 형성된 것을 특징으로 하는 반구형 캐비티를 포함하는 칩 기판.
  14. 일 방향으로 적층되어 칩 원판을 구성하는 도전부;
    상기 도전부와 교호로 적층되어 상기 도전부를 전기적으로 분리시키는 절연부;
    상기 칩 원판의 상면에서 구획된 복수의 단위 칩 기판마다 상기 절연부를 포함하는 영역에서 소정의 깊이로 반구형으로 오목한 캐비티;
    상기 캐비티와 면으로 접하며 상기 캐비티보다 좁은 면적에서 깊지 않은 깊이로 형성된 보조홈; 및
    상기 캐비티 내에서 상기 도전부 상에 실장되며, 상기 보조홈의 단면과 와이어 본딩되는 광소자 칩을 포함하는 것을 특징으로 하는 반구형 캐비티를 포함하는 칩 패키지.
KR1020140057371A 2014-05-13 2014-05-13 반구형 캐비티를 포함하는 칩 원판 및 칩 기판 Ceased KR20150130153A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140057371A KR20150130153A (ko) 2014-05-13 2014-05-13 반구형 캐비티를 포함하는 칩 원판 및 칩 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140057371A KR20150130153A (ko) 2014-05-13 2014-05-13 반구형 캐비티를 포함하는 칩 원판 및 칩 기판

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160041463A Division KR101777683B1 (ko) 2016-04-05 2016-04-05 반구형 캐비티를 포함하는 칩 원판 및 칩 기판

Publications (1)

Publication Number Publication Date
KR20150130153A true KR20150130153A (ko) 2015-11-23

Family

ID=54844659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140057371A Ceased KR20150130153A (ko) 2014-05-13 2014-05-13 반구형 캐비티를 포함하는 칩 원판 및 칩 기판

Country Status (1)

Country Link
KR (1) KR20150130153A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170138978A (ko) * 2015-12-02 2017-12-18 (주)포인트엔지니어링 칩기판
US10014446B2 (en) 2015-12-02 2018-07-03 Point Engineering Co., Ltd. Chip substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170138978A (ko) * 2015-12-02 2017-12-18 (주)포인트엔지니어링 칩기판
US10014446B2 (en) 2015-12-02 2018-07-03 Point Engineering Co., Ltd. Chip substrate

Similar Documents

Publication Publication Date Title
CN104576882A (zh) 发光装置
US10014455B2 (en) Chip substrate comprising cavity with curved surfaces
KR101668353B1 (ko) 칩 기판 및 칩 패키지 모듈
US9615493B2 (en) Light emitting device, and method for manufacturing circuit board
US20200066943A1 (en) Light-emitting apparatus
JP2008198782A (ja) 発光装置
JP6314591B2 (ja) 半導体装置および半導体装置の製造方法
US20130153942A1 (en) Light emitting device, circuit board, packaging array for light emitting device, and method for manufacturing packaging array for light emitting device
KR20150075418A (ko) 렌즈 삽입부를 구비하는 칩 원판
KR20150130153A (ko) 반구형 캐비티를 포함하는 칩 원판 및 칩 기판
KR102212340B1 (ko) 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판
KR101777683B1 (ko) 반구형 캐비티를 포함하는 칩 원판 및 칩 기판
US20160380167A1 (en) Pre-cut substrate and unit chip substrate comprising hemispherical cavity
JP2009141006A (ja) 発光モジュール及びその製造方法
KR101516371B1 (ko) 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재
US10158056B2 (en) LED package, light emitting device and method for manufacturing LED package
KR101900933B1 (ko) 렌즈 삽입부를 구비하는 칩 원판
US10720556B2 (en) Method for manufacturing light emitting device
CN106340503B (zh) 包括半球形腔的芯片原板及芯片基板
KR20150139190A (ko) 소자 및 소자 패키지
KR101900935B1 (ko) 렌즈 삽입부를 구비하는 칩 원판
TWI886993B (zh) 錯位堆疊型發光晶片結構及其製作方法以及影像顯示裝置
KR101582494B1 (ko) 칩 실장용 기판 및 칩이 실장된 칩 패키지
TW202510291A (zh) 錯位堆疊型發光晶片結構及其製作方法以及影像顯示裝置
TW201401560A (zh) 發光二極體及其製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140513

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150513

Patent event code: PE09021S01D

AMND Amendment
PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20151130

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20150513

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20151130

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20150813

Comment text: Amendment to Specification, etc.

E801 Decision on dismissal of amendment
PE0801 Dismissal of amendment

Patent event code: PE08012E01D

Comment text: Decision on Dismissal of Amendment

Patent event date: 20160304

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20160201

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20150813

PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20160304

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20160201

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20151130

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20150813

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20150513

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20160405

Patent event code: PA01071R01D