JP2011159892A - 半導体パッケージおよび高周波半導体装置 - Google Patents
半導体パッケージおよび高周波半導体装置 Download PDFInfo
- Publication number
- JP2011159892A JP2011159892A JP2010021952A JP2010021952A JP2011159892A JP 2011159892 A JP2011159892 A JP 2011159892A JP 2010021952 A JP2010021952 A JP 2010021952A JP 2010021952 A JP2010021952 A JP 2010021952A JP 2011159892 A JP2011159892 A JP 2011159892A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- base substrate
- seal member
- semiconductor device
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】密閉性を向上させることが可能な半導体パッケージを提供すること。
【解決手段】金属性のベース基体11と、ベース基体11の表面上に載置され、中央部に開口部を有する誘電体からなる枠体12と、枠体12の上面に載置され、中央部に開口部21を有し、ベース基体11と実質的に同一の厚さであり、かつ、ベース基体11と実質的に同一の線膨張係数であるシール部材13と、シール部材13の上面に載置された蓋部14と、を具備し、ベース基体11、枠体12、シール部材13、および蓋部14によって所望の空間を構成する。
【選択図】図1
【解決手段】金属性のベース基体11と、ベース基体11の表面上に載置され、中央部に開口部を有する誘電体からなる枠体12と、枠体12の上面に載置され、中央部に開口部21を有し、ベース基体11と実質的に同一の厚さであり、かつ、ベース基体11と実質的に同一の線膨張係数であるシール部材13と、シール部材13の上面に載置された蓋部14と、を具備し、ベース基体11、枠体12、シール部材13、および蓋部14によって所望の空間を構成する。
【選択図】図1
Description
本発明は、高周波用の半導体チップを気密封止する半導体パッケージ、および半導体パッケージに半導体チップが封止されてなる高周波半導体装置に関する。
従来の高周波半導体装置は、誘電体の気密性容器からなる半導体パッケージと、このパッケージの内部に収められた高周波用の半導体チップと、を含む構成である。半導体パッケージは、半導体チップが載置される平面状の基体と、この基体上に半導体チップを囲むように載置された枠体と、この枠体上に載置された蓋部と、からなる。この半導体パッケージ、特に枠体には、枠体内部と外部とを貫通する高周波用の線路が形成されており、枠体内部の線路には半導体チップが接続され、また、枠体外部の線路上には、入出力用のリード端子がそれぞれ接続されている(特許文献1、2参照)。
上述の高周波半導体装置は、例えば次のように製造される。まず、基体上に枠体を、例えば半田材料等を用いてろう付けする。次に、枠体外部の線路上に、入力用および出力用のリード端子を、同様に半田材料等を用いてろう付けする。次に、枠体内部の基体上に半導体チップを、同じく半田材料等を用いてろう付けし、ろう付けされた半導体チップと枠体内部の線路とを、ワイヤ等により接続させる。最後に、枠体上に蓋部を、同様に半田材料等によりろう付けする。これにより、半導体チップが半導体パッケージ内に収められて、高周波半導体装置が完成する。
このような高周波半導体装置において、半導体パッケージの内部に収められる、例えば電界効果トランジスタ(以下、FETと称す)等の半導体チップは、その動作時に発熱する。従って、FETから発せられた熱を効率的に装置外部に放熱する必要がある。そこで、基体を、放熱効果が高い金属材料によって形成することも考えられる。しかし、このように基体を金属材料によって形成した場合、以下のような問題が生ずる。
上述の高周波半導体装置の製造工程における熱履歴、すなわち、製造工程における各ろう付け工程においては、例えば半田材料を溶融させるために、半導体パッケージ若しくは装置全体を加熱する。しかし、上述のように基体と枠体とは異なる線膨張係数を有する材料からなるため、製造工程における熱履歴により、枠体の上面の平坦性は劣化する。このように平坦性が損なわれた枠体上に蓋部を載置しても、枠体と蓋部との間に隙間が生じるため、半導体パッケージの密閉性が損なわれる問題が生ずる。
また、上述のように半導体パッケージの密閉性が損なわれた状態で半導体チップが収められるため、枠体と蓋部との隙間から水分、塵等がパッケージ内部に入り込み、高周波半導体装置の信頼性が低下する問題がある。
本発明の課題は、密閉性を向上させることが可能な半導体パッケージ、および信頼性に優れた高周波半導体装置を提供することにある。
本発明による半導体パッケージは、金属性のベース基体と、このベース基体の表面上に載置され、中央部に第1の開口部を有する誘電体からなる第1の枠体と、この第1の枠体の上面に、前記第1の開口部を横切るように形成された複数の線路と、これらの線路の両端部がそれぞれ露出するように前記第1の枠体の上面に載置され、中央部に第2の開口部を有する誘電体からなる第2の枠体と、この第2の枠体の上面に載置され、中央部に第3の開口部を有し、前記ベース基体と実質的に同一の厚さであり、かつ、前記ベース基体と実質的に同一の線膨張係数であるシール部材と、このシール部材の上面に載置された蓋部と、を具備し、前記ベース基体、前記第1の枠体、前記第2の枠体、前記シール部材、および前記蓋部によって所望の空間を構成することを特徴とするものである。
また、本発明による高周波半導体装置は、前記半導体パッケージと、この半導体パッケージの前記空間内に位置するように、前記ベース基体の表面上に載置され、前記線路の一方の端部と導体によって電気的に接続された半導体チップと、を具備することを特徴とするものである。
本発明の半導体パッケージによれば、誘電体からなる枠体上に、ベース基体と実質的に同じ厚みであり、かつベース基体と実質的に同一の線膨張係数を有する金属性のシール部材を載置するため、熱履歴が加わった際の枠体の歪みが相殺される。従って、熱履歴が加わっても、枠体上面に載置されたシール部材の歪みも抑制され、シール部材上面の平坦性が損なわれることが抑制される。これにより、半導体パッケージの密閉性を向上させることができる。
また、上述のような密閉性に優れた半導体パッケージの内部に半導体チップが封止されるため、パッケージ内部に水分、塵等が入り込むことが抑制される。従って、信頼性に優れた高周波半導体装置を提供することができる。
以下に、本発明の実施形態に係る半導体パッケージおよび高周波半導体装置について、図面を参照して詳細に説明する。図1は、本発明の実施形態に係る半導体パッケージを模式的に示す斜視図である。なお、図1においては、一部を省略するとともに、他の一部を分解して示している。
図1に示すように、半導体パッケージは、ベース基体11と、このベース基体11上に載置された枠体12と、この枠体12上に載置されたシール部材13と、シール部材13上に載置された蓋部14と、を含むものである。
また、枠体12には、枠体12の内部と外部とを電気的に導通させる線路15が設けられており、この線路15上には、入力リード端子16および出力リード端子17が、それぞれ対向する位置に設けられている。以下に、この半導体パッケージおよび、これを用いた高周波半導体装置について、図2乃至図4を参照して詳細に説明する。
図2は、図1の一点鎖線X−X´に沿った高周波半導体装置の断面図である。図2に示すように、高周波半導体装置は、図1に示される半導体パッケージの内部に、半導体チップ22が気密封止されて構成されている。はじめに、半導体パッケージの構成について、以下に詳述する。
ベース基体11は、例えば1mm程度の所望の厚さtbを有する板状のものであり、その平面形状は長方形である。このベース基体11は、例えば銅とモリブデンとの合金によって形成されている。従って、従来のセラミック等の誘電体からなるベース基体を有する半導体パッケージと比較して、放熱効果が向上される。
なお、図1に示されるように、ベース基体11の対向する側部には、それぞれ凹部18が設けられている。この凹部18は、高周波半導体装置を実装基板(図示せず)等に実装する際のねじ孔の一部となる。
ベース基体11上には、枠体12が、例えば半田材料(図示せず)を介して載置されている。この枠体12は、第1の枠体12−1と、この第1の枠体12−1上に載置された第2の枠体12−2からなる。
図3は、図2の一点鎖線Y−Y´に沿った第1の枠体12−1の上面図である。図3に示すように、第1の枠体12−1は、一定の厚さを有する枠状のものである。すなわち、第1の枠体12−1は、一定の厚さを有するとともに、ベース基体11に対する水平断面形状(以下、これを断面形状と称す)が正方形であり、その中央部には、同様に正方形状に開口された第1の開口部19が形成されたものである。この第1の枠体12−1は、例えばセラミック等の誘電体によって形成されている。
第1の枠体12−1の上面には、線状に線路15が設けられている。線路15は、第1開口部19を横切るように2本に分割されて形成されている。この線路15は、例えばマイクロストリップ線路であり、例えば銅等の導体の表面が、金で覆われて形成されたものである。なお、以下の説明において、線路15のうち、第1の開口部19近傍の端部を第1の端部15−1、第1の枠体12−1の周辺部近傍の端部を第2の端部15−2と称す。
再び図2を参照すると、第1の枠体12−1に設けられた線路15の第2の端部15−2上には、入力リード端子16および出力リード端子17が接触配置されている。これらのリード端子16、17は、高周波半導体装置の入力端子および出力端子となるものであり、線路15の第2の端部15−2上に、例えば半田材料等によってろう付けされて固定されている。
第1の枠体12−1の上面には、第2の枠体12−2が、例えばエポキシ樹脂等の絶縁材料(図示せず)を介して載置されている。この第2の枠体12−2は、第1の枠体12−1と同様の形状の枠体であるが、そのサイズは異なっている。すなわち、第2の枠体12−2は、第1の枠体12−1の枠幅よりも狭い枠幅を有するものである。さらに、第2の枠体12−1は、一定の厚さを有するとともに、断面形状が、第1の枠体12−1の一辺よりも短い長さの正方形のものであり、その中央部には、同様に正方形状に開口された第2の開口部20が形成されている。この第2の枠体12−2も、例えばセラミック等の誘電体によって形成されている。
以上に説明した第2の枠体12−2は、少なくとも、線路15の第1の端部15−1が第2の開口部20から露出し、かつ、線路15の第2の端部15−2が第2の枠体12−2の外部から露出するように、第1の枠体12−1の上面に載置されている。
第2の枠体12−2の上面には、シール部材13が、例えば半田材料(図示せず)を介して載置されている。このシール部材13も、図2の一点鎖線Z−Z´に沿ったシール部材13の上面図である図4に示すように、第1、第2の枠体12−1、12−2と同様の形状であるが、そのサイズは異なっている。すなわち、図4に示すように、シール部材13は、第2の枠体12−2よりも狭い枠幅を有するものである。さらに、シール部材13は、図2に示すように、ベース基体11の厚さtbと実質的に等しい厚さtsを有するとともに、断面形状が、第2の枠体12−2の一辺よりも短い長さの正方形のものであり、その中央部には、同様に正方形状に開口された第3の開口部21が形成されている。このシール部材13は、例えば鉄、ニッケル、コバルトからなる合金によって形成されている。この合金の線膨張係数は、ベース基体11を構成する合金の線膨張係数と実質的に同一である。
なお、シール部材13とベース基体11とをそれぞれ構成する材料は、互いの線膨張係数が実質的に等しければよく、上述のように異なる材料によって形成されてもよいし、同一の材料によって形成されてもよい。
以上に説明したシール部材13は、図2に示すように、これに設けられた第3の開口部21の位置が、第2の枠体12−2の第2の開口部20上に一致するように、第2の枠体12−2上に載置されている。
このシール部材13の上面には、例えば金属からなる板状の蓋部14が、例えば半田材料(図示せず)を介して載置されている。なお、蓋部14は、金属以外に、セラミック、樹脂等の絶縁物によって形成されたものであってもよい。
以上のように、ベース基体11、第1の枠体12−1、第2の枠体12−1、シール部材13、および蓋部14によって、後述する高周波用の半導体チップ22(図1には図示せず)を封止する空間が形成される。
以上に、半導体パッケージの構成について詳述した。次に、この半導体パッケージの内部に半導体チップ22が気密封止されてなる高周波半導体装置について説明する。
半導体パッケージの一部を構成するベース基体11の表面上には、半導体チップ22として、例えば電界効果トランジスタ(以下、FETと称す)が載置されている。この半導体チップ22は、ベース基体11、第1、第2の枠体12−1、12−2、シール部材13、および蓋部14によって形成された密閉空間内に位置するように、ベース基体11の表面上に、例えば半田材料(図示せず)を介して載置されている。
この半導体チップ22は、第1の枠体12−1の上面に設けられた線路15の第1の端部15−1と、例えばワイヤ23等の導体によって電気的に接続されている。これにより、高周波半導体装置に入力される高周波信号は、入力リード端子16、ストリップ線路15、およびワイヤ23を介して半導体チップ22に入力され、所望の信号処理がなされる。処理された高周波信号は、ワイヤ23、ストリップ線路15、および出力リード端子17を介して、高周波半導体装置から出力される。
以上に説明した半導体パッケージを用いた高周波半導体装置の製造方法は、従来の製造方法とほぼ同一である。すなわち、まず、ベース基体11上に第1の枠体12−1を、例えば半田材料等を用いてろう付けする。次に、第1の枠体12−1の上面に設けられた線路15の第2の端部15−2上に、入力用および出力用のリード端子16、17を、同様に半田材料等を用いてろう付けする。次に、第1の枠体12−1の上面に第2の枠体12−2を、例えばエポキシ樹脂等の絶縁物を用いてろう付けする。次に、枠体12内部のベース基体11上に半導体チップ22を、同じく半田材料等を用いてろう付けし、ろう付けされた半導体チップ22と枠体12内部に露出した線路15の第1の端部15−1とを、ワイヤ23等により接続させる。最後に、枠体12上に蓋部14を、同様に半田材料等によりろう付けする。これにより、半導体チップ22が密閉された高周波半導体装置が完成する。
以上に説明した本実施形態にかかる半導体パッケージによれば、誘電体からなる第2の枠体12−2の上面に、ベース基体11と実質的に同じ厚さであり、かつベース基体11と実質的に同一の線膨張係数を有する金属性のシール部材13が載置されている。従って、熱履歴が加わった際に、ベース基体11の熱膨張によって第2の枠体12−2に生ずる応力は、シール部材13の熱膨張によって第2の枠体12−2に生ずる応力により相殺される。すなわち、ベース基体11の線熱膨張係数に対して第2の枠体12−2の線膨張係数は小さいため、ベース基体11が熱膨張することによって、第2の枠体12−2には、上に凸の形状に変形する応力がかかる。一方で、シール部材13の線熱膨張係数は、ベース基体11の線熱膨張係数と実質的に等しいため、シール部材13がベース基体11と同程度に熱膨張することによって、第2の枠体12−2には、下に凸の形状に変形する応力がかかる。従って、第2の枠体12−2にかかる応力は相殺される。これにより、熱履歴が加わっても、第2の枠体12−2の上面の平坦性が損なわれることが抑制されため、第2の枠体12−2の上面に載置されたシール部材13の歪みも抑制される。よって、シール部材13と蓋部14との間に隙間を生じさせることなく、蓋部14を載置することができる。すなわち、半導体パッケージの密閉性を向上させることができる。
また、この半導体パッケージの内部に半導体チップ22を気密状態に優れた状態で封止することができるため、パッケージ内部に水分、塵等が入り込むことが抑制される。従って、信頼性に優れた高周波半導体装置を提供することができる。
以上に、本発明の実施形態に係る半導体パッケージおよび高周波半導体装置ついて説明した。しかし、本発明は、上述の実施形態に限定されるものではなく、ベース基体が金属からなり、かつ、枠体が誘電体からなる半導体パッケージおよび、このようなパッケージを用いた高周波半導体装置であれば、全てに適用可能である。
従って、例えば枠体12およびシール部材13の断面形状は、必ずしも上述のように正方形である必要はなく、長方形、8角形、円形、楕円形等、どのような形状であってもよく、断面形状は限定されない。また、枠体12およびシール部材13にそれぞれ形成された第1乃第3の開口部19、20、20の形状も限定されず、どのような形状であってもよい。
11・・・ベース基体
12・・・枠体
12−1・・・第1の枠体
12−2・・・第2の枠体
13・・・シール部材
14・・・蓋部
15・・・ストリップ線路
15−1・・・第1の端部
15−2・・・第2の端部
16・・・入力リード端子
17・・・出力リード端子
18・・・凹部
19・・・第1の開口部
20・・・第2の開口部
21・・・第3の開口部
22・・・高周波半導体装置
23・・・ワイヤ
12・・・枠体
12−1・・・第1の枠体
12−2・・・第2の枠体
13・・・シール部材
14・・・蓋部
15・・・ストリップ線路
15−1・・・第1の端部
15−2・・・第2の端部
16・・・入力リード端子
17・・・出力リード端子
18・・・凹部
19・・・第1の開口部
20・・・第2の開口部
21・・・第3の開口部
22・・・高周波半導体装置
23・・・ワイヤ
Claims (4)
- 金属性のベース基体と、
このベース基体の表面上に載置され、中央部に第1の開口部を有する誘電体からなる第1の枠体と、
この第1の枠体の上面に、前記第1の開口部を横切るように形成された複数の線路と、
これらの線路の両端部がそれぞれ露出するように前記第1の枠体の上面に載置され、中央部に第2の開口部を有する誘電体からなる第2の枠体と、
この第2の枠体の上面に載置され、中央部に第3の開口部を有し、前記ベース基体と実質的に同一の厚さであり、かつ、前記ベース基体と実質的に同一の線膨張係数であるシール部材と、
このシール部材の上面に載置された蓋部と、
を具備し、
前記ベース基体、前記第1の枠体、前記第2の枠体、前記シール部材、および前記蓋部によって所望の空間を構成することを特徴とする半導体装置パッケージ。 - 前記ベース基体と前記シール部材とは、同一の金属により形成されたことを特徴とする請求項1に記載の半導体装置パッケージ。
- 前記ベース基体は、銅およびモリブデンからなる合金によって形成され、前記シール部材は、鉄、ニッケル、およびコバルトからなる合金によって形成されたことを特徴とする請求項1に記載の半導体装置パッケージ。
- 前記請求項1乃至3のいずれかに記載の半導体パッケージと、
この半導体パッケージの前記空間内に位置するように、前記ベース基体の表面上に載置され、前記線路の一方の端部と導体によって電気的に接続された半導体チップと、
を具備することを特徴とする高周波半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010021952A JP2011159892A (ja) | 2010-02-03 | 2010-02-03 | 半導体パッケージおよび高周波半導体装置 |
US12/974,770 US20110186979A1 (en) | 2010-02-03 | 2010-12-21 | Semiconductor package and high-frequency semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010021952A JP2011159892A (ja) | 2010-02-03 | 2010-02-03 | 半導体パッケージおよび高周波半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011159892A true JP2011159892A (ja) | 2011-08-18 |
Family
ID=44340887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010021952A Abandoned JP2011159892A (ja) | 2010-02-03 | 2010-02-03 | 半導体パッケージおよび高周波半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110186979A1 (ja) |
JP (1) | JP2011159892A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6412900B2 (ja) * | 2016-06-23 | 2018-10-24 | 株式会社東芝 | 高周波半導体用パッケージ |
US20190006254A1 (en) * | 2017-06-30 | 2019-01-03 | Kyocera International, Inc. | Microelectronic package construction enabled through ceramic insulator strengthening and design |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05291425A (ja) * | 1992-02-13 | 1993-11-05 | Mitsubishi Electric Corp | 半導体パッケージおよびその製造方法 |
JPH0846073A (ja) * | 1994-07-28 | 1996-02-16 | Mitsubishi Electric Corp | 半導体装置 |
JP2007115793A (ja) * | 2005-10-19 | 2007-05-10 | Sumitomo Metal Electronics Devices Inc | 高放熱型電子部品収納用パッケージ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040046247A1 (en) * | 2002-09-09 | 2004-03-11 | Olin Corporation, A Corporation Of The Commonwealth Of Virginia | Hermetic semiconductor package |
US7563646B2 (en) * | 2007-05-31 | 2009-07-21 | Stratedge Corporation | Molded ceramic surface mount package |
-
2010
- 2010-02-03 JP JP2010021952A patent/JP2011159892A/ja not_active Abandoned
- 2010-12-21 US US12/974,770 patent/US20110186979A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05291425A (ja) * | 1992-02-13 | 1993-11-05 | Mitsubishi Electric Corp | 半導体パッケージおよびその製造方法 |
JPH0846073A (ja) * | 1994-07-28 | 1996-02-16 | Mitsubishi Electric Corp | 半導体装置 |
JP2007115793A (ja) * | 2005-10-19 | 2007-05-10 | Sumitomo Metal Electronics Devices Inc | 高放熱型電子部品収納用パッケージ |
Also Published As
Publication number | Publication date |
---|---|
US20110186979A1 (en) | 2011-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100091477A1 (en) | Package, and fabrication method for the package | |
US20080191340A1 (en) | Power Semiconductor Module And Method For Its Manufacture | |
WO2012073572A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
EP2159837B1 (en) | Electronic component storing package and electronic device | |
JP4530863B2 (ja) | 樹脂封止型半導体装置 | |
JP6305176B2 (ja) | 半導体装置及び製造方法 | |
JP2011159892A (ja) | 半導体パッケージおよび高周波半導体装置 | |
JP2018107160A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3328235B2 (ja) | 半導体装置用セラミックパッケージ | |
JP2007095956A (ja) | 電子部品収納用パッケージ | |
JP2007312108A (ja) | 表面弾性波装置 | |
JP2012156428A (ja) | 電子部品収納用パッケージ、およびそれを備えた電子装置 | |
JP2010080562A (ja) | 電子部品収納用パッケージ | |
US10943854B2 (en) | Semiconductor package and semiconductor apparatus for use with high-frequency signals and improved heat dissipation | |
CN111900135A (zh) | 功率半导体模块装置 | |
JP6809914B2 (ja) | 半導体パッケージおよび半導体装置 | |
JP5948693B2 (ja) | パッケージ | |
US8358003B2 (en) | Surface mount electronic device packaging assembly | |
JP2016219649A (ja) | 高周波半導体用パッケージ、高周波半導体装置、および高周波半導体装置の製造方法 | |
JP6849558B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2008263184A (ja) | 構造体及び電子装置 | |
JP2006013241A (ja) | 半導体装置用パッケージ、および半導体装置 | |
JP2017045817A (ja) | 高周波半導体装置および高周波半導体装置の製造方法 | |
WO2020049732A1 (ja) | 気密パッケージ | |
JP2005159130A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20120706 |