JP6809914B2 - 半導体パッケージおよび半導体装置 - Google Patents

半導体パッケージおよび半導体装置 Download PDF

Info

Publication number
JP6809914B2
JP6809914B2 JP2017013103A JP2017013103A JP6809914B2 JP 6809914 B2 JP6809914 B2 JP 6809914B2 JP 2017013103 A JP2017013103 A JP 2017013103A JP 2017013103 A JP2017013103 A JP 2017013103A JP 6809914 B2 JP6809914 B2 JP 6809914B2
Authority
JP
Japan
Prior art keywords
frame
metal substrate
frame body
semiconductor package
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017013103A
Other languages
English (en)
Other versions
JP2018121017A (ja
Inventor
倫一 長田
倫一 長田
木津 正二郎
正二郎 木津
慎也 冨田
慎也 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2017013103A priority Critical patent/JP6809914B2/ja
Publication of JP2018121017A publication Critical patent/JP2018121017A/ja
Application granted granted Critical
Publication of JP6809914B2 publication Critical patent/JP6809914B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子が実装される半導体パッケージおよびこれを用いた半導体装置に関する。
近年、高周波の信号で作動する半導体素子等を収容する半導体パッケージが知られている。このような半導体素子等は、作動する際に熱が生じる。この熱を外部に放熱させるために、半導体素子等を実装する基板を金属基板にして放熱性を向上させた半導体パッケージが開示されている(特許文献1参照)。
特開2012−231101号公報
特許文献1では、金属基板と、金属基板よりも熱膨張係数の小さい第1枠体と、同じく金属基板よりも熱膨張係数の小さい第2枠体とを備えた半導体パッケージが開示されている。しかしながら、特許文献1に開示された技術では、金属基板が第2枠体の内壁と接合されている。このため、第2枠体と金属基板との熱膨張係数の違いにより、応力の負荷がかかり、第2枠体にクラックが生じる場合があった。
本発明の一実施形態に係る半導体パッケージは、金属基板と、第1枠体と、第2枠体とを備えている。金属基板は、上面と、下面と、上面に位置する実装領域と、下面に位置する枠状の溝と、を有する。第1枠体は、上面に位置し、実装領域を囲んでいるとともに、金属基板よりも熱膨張係数が小さい。第2枠体は、溝に位置し、第1枠体と重なっているとともに、金属基板よりも熱膨張係数が小さい。第2枠体の側壁は、金属基板の溝の内壁と間が空いている。前記金属基板の前記溝の深さは、前記金属基板の前記第1枠体および前記第2枠体に挟まれた部分の厚みよりも大きい。本発明の一実施形態に係る半導体パッケージは、金属基板と、第1枠体と、第2枠体とを備えている。金属基板は、上面と、下面と、上面に位置する実装領域と、下面に位置する枠状の溝と、を有する。第1枠体は、上面に位置し、実装領域を囲んでいるとともに、金属基板よりも熱膨張係数が小さい。第2枠体は、溝に位置し、第1枠体と重なっているとともに、金属基板よりも熱膨張係数が小さい。第2枠体の側壁は、金属基板の溝の内壁と間が空いている。断面視において、金属基板の溝の幅は下方に向かって大きくなっている。
本発明の一実施形態に係る半導体装置は、上述した半導体パッケージと、半導体素子と、蓋体とを備えている。半導体素子は、実装領域に実装されている。蓋体は、半導体素子を覆うとともに、第1枠体の上面に接合されている。
本発明の一実施形態に係る半導体パッケージは、上述した構成であることによって、反りを抑制した基板の放熱性を向上することができる。また、本発明の一実施形態に係る半導体装置は、上述した半導体パッケージを備えていることによって、半導体素子を良好な条件で使用することが可能となる。
本発明の一実施形態に係る半導体パッケージを示す上面からの斜視図である。 本発明の一実施形態に係る半導体パッケージを示す上面からの平面図である。 本発明の一実施形態に係る半導体パッケージを示す下面からの平面図である。 図2に示した本発明の一実施形態に係る半導体パッケージにおけるA−A線での断面図である。 図2に示した本発明の一実施形態に係る半導体パッケージにおけるB−B線での断面図である。 本発明の一実施形態係る半導体パッケージを示す上面からの分解斜視図である。 本発明の一実施形態に係る半導体パッケージを示す下面からの分解斜視図である。 本発明の他の実施形態に係る半導体パッケージを示す断面図である。 本発明の他の実施形態に係る半導体パッケージを示す断面図である。 本発明の他の実施形態に係る半導体パッケージを示す断面図である。 本発明の他の実施形態に係る半導体パッケージを示す断面図である。 本発明の他の実施形態に係る半導体パッケージを示す上面からの平面図である。 本発明の一実施形態に係る半導体装置を示す上面からの斜視図である。
以下、各実施形態の半導体パッケージおよびこれを備えた半導体装置について、図面を用いて詳細に説明する。
<半導体パッケージの構成>
図1は、本発明の一実施形態に係る半導体パッケージの上面からの斜視図である。図2は、本発明の一実施形態に係る半導体パッケージを示す上面からの平面図である。図3は、本発明の一実施形態に係る半導体パッケージを示す下面からの平面図である。図4は、図2に示した本発明の一実施形態に係る半導体パッケージにおけるA−A線での断面図である。図5は、図4に示した本発明の一実施形態に係る半導体パッケージにおけるB−B線での断面図である。また、図6は、本発明の一実施形態に係る半導体パッケージを示す上面からの分解斜視図であり、図7は、本発明の一実施形態に係る半導体パッケージを示す下面からの分解斜視図である。また、図8〜図11は、本発明の他の実施形態係る半導体パッケージを示す断面図である。そして、図12は、本発明の他の実施形態に係る半導体パッケージを示す上面からの平面図である。これらの図において、本発明の実施形態に係る半導体パッケージ1は、金属基板2と、第1枠体3と、第2枠体4とを備えている。金属基板2は、溝22を有している。
図1および図2に示すように、本発明の一実施形態における金属基板2は、上面に半導体素子7が実装される実装領域21を有している。また金属基板2は、例えば矩形状である。
なお、本発明の一実施形態において実装領域21とは、金属基板2を平面視した場合に半導体素子7と重なり合う領域を意味している。金属基板2の大きさとしては、例えば10mm×10mm〜50mm×50mmである。また、金属基板2の厚みとしては、例えば、0.5mm〜5mmに設定することができる。
金属基板2は、例えば金属材料から成る。金属材料としては、例えば、銅である。このとき、銅からなる金属基板2の熱膨張係数は16×10−6/Kである。また、銅、鉄、ニッケル、クロム、コバルト、モリブデンおよびタングステン、あるいはこれらの金属からなる合金を用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法、プレス加工、切削加工のような金属加工法を施すことによって金属基板2を構成する金属部材を作製することができる。
図3に示すように、金属基板2は、下面に枠状の溝22を有している。溝22は、例えば断面視において矩形状である。溝22は、例えば断面視において、深さが0.3mm〜4.8mmであり、幅が0.1mm〜20mmである。溝22がある箇所の金属基板2の厚み、つまり、後述する第1枠体3および第2枠体4に挟まれた金属基板2の厚みは、0.2mm〜4mmである。
図8〜図11に示すように、溝22は、断面視において、下方に向かって大きくなっている、つまり、テーパー状であってもよい。テーパー状の場合には、金属基板2を介した半導体パッケージ1の放熱性を維持しつつ、次のような状況で生じる熱によって、第1枠体3と第2枠体4および金属基板2との熱膨張係数差に起因した熱応力の負荷を低減させることができる。熱が生じる状況とは、例えば、半導体パッケージ1の製造工程や、環境試験および信頼性試験において加えられる熱、さらに、半導体素子7を実装領域21に実装する際に加えられる熱や、半導体装置10を作動する際に半導体素子7から発生する熱である。すなわち、本発明の一実施形態における金属基板2は、上記の熱によって溝22の内壁と底部(金属基板2の上面に対向する面)の間に位置する角部に生じる熱応力が局所に集中する可能性を低減できる。また、上記の角部の周囲に配置される第2枠体4にクラックや割れが生じる可能性を低減することができる。
また、第1枠体3および第2枠体4に挟まれた金属基板2の厚みは、第1枠体3および第2枠体4の厚みよりも薄い方がよい。第1枠体3および第2枠体4に挟まれた金属基板2の厚みは、第1枠体3および第2枠体4の厚みよりも薄いことによって、挟まれた箇所の金属基板2のそもそもの金属量が少なくなる。このため、熱膨張、熱収縮する金属量が少なくなる。このことによって、第1枠体3と第2枠体4と金属基板2の接合部に生じる、第1枠体3と第2枠体4および金属基板2との熱膨張係数差に起因して生じる熱応力を低減することができる。また、金属基板2が反ることを抑制することができる。
また、第1枠体3および第2枠体4に挟まれた金属基板2の厚みは、第1枠体3および第2枠体4の厚みよりも薄い。このことによって、金属基板2が熱膨張、熱収縮した際に、金属基板2の上面に対して水平方向、かつ第1枠体3の外側方向に第1枠体3および第2枠体4を押す力、または内側方向に引っ張る力に対し、第1枠体3および第2枠体4が金属基板2を拘束する力が大きくなる。その結果、本発明の一実施形態における金属基板2は、第1枠体3と第2枠体4および金属基板2との熱膨張係数差に起因して生じる熱応力によって金属基板2が反ったり、歪んだり、変形したりするおそれを低減することができる。
これにより、半導体パッケージ1は、金属基板2と第1枠体3および第2枠体4との熱膨張係数差に起因して、それぞれの接合部およびその周囲に生じる応力を低減することができる。その結果、半導体パッケージ1は、金属基板2と第1枠体3および第2枠体4との接合部に生じるクラックや剥がれ、さらには、後述する第1枠体3や第2枠体4に生じるクラックや割れを抑制することができ、半導体パッケージ1が破損することを抑制することができる。また、金属基板2が変形する可能性を低減することができる。
第1枠体3は、金属基板2の実装領域21を取り囲んでいる。第1枠体3は、平面視において、外縁および内縁が矩形状であり、4つの側壁によって構成されている。第1枠体3は、銀ロウやはんだ、樹脂接合材等の接合部材を介して金属基板2の上面に接合されている。
第1枠体3は、平面視における外縁の大きさが、たとえば10mm×10mm〜50mm×50mm、内縁の大きさが5mm×5mm〜49mm×49mmである。また、外縁と内縁との間の幅で示される第1枠体3の厚みは、たとえば1mm〜5mmである。また
、第1枠体3の高さは、1mm〜10mmである。
第1枠体3としては、例えば、セラミック材料を用いることができる。セラミック材料としては、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体等である。また、第1枠体3として樹脂材料を用いる場合には、エポキシ樹脂等が用いられる。他にも、金属基板2と同様に、金属材料を用いることができる。金属材料としては、例えば、鉄、銅、ニッケル、クロム、コバルト、モリブデンおよびタングステンのような金属材料、あるいはこれらの金属材料からなる合金を用いることができる。
第1枠体3は、例えばセラミック材料の場合には、熱膨張係数が3×10−6/K〜12×10−6/Kである。また、樹脂材料を用いた場合には、熱膨張係数が20×10−6/K〜150×10−6/Kであり、金属材料の場合には、熱膨張係数が5×10−6/K〜25×10−6/Kである。なお、このように第1枠体3は金属基板2よりも熱膨張係数の小さい材料を用いる。このことによって、上面側から金属基板2の熱膨張を抑えることができる。
また、図2、図6および図7に示すように、本発明の一実施形態に係る半導体パッケージ1において、第1枠体3の内壁は、平面視において角部が曲線になっている。このことによって、熱膨張した際に、角部に応力をかかり難くすることができる。なお、図12に示すように、角部が直角になっていてもよい。直角であることによって、第1枠体3で囲まれた空間を広くすることができる。
金属基板2の溝22には、第2枠体4が設けられている。第2枠体4は、半導体パッケージ1を平面視して、第1枠体3と重なって位置している。第2枠体4は、平面視において、外縁および内縁が矩形状であり、外側の4つの側壁および内側の4つの側壁によって構成されている。第2枠体4は、銀ロウやはんだ、樹脂接合材等の接合部材を介して金属基板2の溝22の底部に接合されている。
また、図4および図5に示すように、第2枠体4の側壁は、金属基板2の溝22の内壁と対向するとともに、金属基板2の溝22の内壁と間が空いている。このとき、第2枠体4の側壁と溝22の内壁とが接合または接触している場合と比較して、間が空いている場合には、金属基板2および第2枠体4が熱膨張したとしても、第2枠体4の側壁と溝22の内壁との間で作用する熱応力が生じる可能性を低減できる。また、熱膨張係数差に起因した金属基板2と第2枠体4との間に生じる熱応力を低減できる。このことから、第2枠体4にクラックや割れが生じるおそれを低減することができる。このことによって、半導体パッケージ1は、金属基板2と第2枠体4の熱膨張係数差によって、第2枠体4の側壁の周囲に生じる応力を低減することができる。その結果、半導体パッケージ1は、第2枠体4に生じるクラックや割れを抑制することができ、半導体パッケージが破損することを抑制することができる。
第2枠体4は、平面視における外縁の大きさが、たとえば10mm×10mm〜50mm×50mm、内縁の大きさが5mm×5mm〜49mm×49mmである。また、外縁と内縁との間の幅で示される第2枠体4の厚みは、たとえば1mm〜5mmである。また、第2枠体4の高さは、0.2mm〜3.9mmである。
第2枠体4としては、例えば、セラミック材料を用いることができる。セラミック材料としては、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体等である。また、第2枠体4として樹脂材料を用いる場合には、エポキシ樹脂等が用いられる。他にも、金属基板2と同様に、金属材料を用いることができる。金属材料としては、例えば、鉄、銅、ニッケル、クロム、コバルト、モリブデンおよびタングステンのような金属材料、あるいはこれらの金属材料からなる合金を用いることができる。
第2枠体4は、例えばセラミック材料の場合には、熱膨張係数が3×10−6/K〜12×10−6/Kである。また、樹脂材料を用いた場合には、熱膨張係数が20×10−6/K〜150×10−6/Kであり、金属材料の場合には、熱膨張係数が5×10−6/K〜25×10−6/Kである。なお、このように第2枠体4は金属基板2よりも熱膨張係数の小さい材料を用いる。このことによって、下面側から金属基板2の熱膨張を抑えることができる。
また、第2枠体4の側壁の上端部(溝22の底部側の端部)が溝22の内壁の下端部(溝22の底部側の端部)と接触するように設けられてもよい。この場合には、金属基板2の上面に水平な方向における金属基板2の熱膨張、熱収縮を第2枠体4が抑制することができる。その結果、半導体パッケージ1は、金属基板2の熱膨張、熱収縮による変形、および変形に伴って生じる金属基板2の反り、特に実装領域21の反りを抑制することができる。このため、実装領域21の平坦性を維持することができる。このことから、半導体素子7を実装領域21に実装する際の実装性を向上することができる。また、半導体素子7に作用する応力が増加する可能性を低減することができる。
また、図8に示すように、第2枠体4は、上面(溝22の底部と対向する面)から下面(溝22の底部と反対側の面)にかけて、第2枠体4の下面が第2枠体4の上面より広くなるように設けられてもよい。このことによって、半導体装置10が金属基板2および第2枠体4を介して外部の実装基板に実装される場合には、基板2および第2枠体4を介した、半導体パッケージ1の放熱性を向上することができる。
また、図9に示すように、金属基板2の下面は、第2枠体4の下面よりも下方に位置していてもよい。このことによって、半導体パッケージ1は、半導体装置10を外部の実装基板に実装する際に、第2枠体4の下面と外部の実装基板との間に空隙を設けることができる。その結果、半導体パッケージ1は、半導体装置10を作動する際に生じる半導体素子7の熱に起因した、第2枠体4および外部の実装基板の熱膨張によって作用する熱応力を抑制することができ、第2枠体4にクラックや割れが生じる可能性を低減することができる。これにより、半導体パッケージ1は、半導体装置10が破損する可能性を低減することができる。また、半導体パッケージ1は、金属基板2の下面が外部の実装基板と接触しやすい状態にあり、半導体装置10を外部の実装基板に実装する際には、金属基板2が外部の実装基板にはんだや樹脂等の接合材を介して接合されやすくなる。その結果、金属基板2を介した半導体パッケージ1の放熱性を向上することができる。つまり、実装領域21に実装される半導体素子7からの熱が金属基板2を介して外部の実装基板に放熱されやすくなる。
本発明の一実施形態に係る半導体パッケージ1は、上述した構成であることによって、半導体素子7で生じる熱を、金属基板2を介して外部の実装基板に放熱させやすくすることができるとともに、半導体装置10が破損するおそれを低減することができる。このことによって、本発明の半導体パッケージ1は、半導体パッケージとしての機能のひとつである放熱性と、半導体装置としての機能のひとつである信頼性を維持することができる。
また、図10に示すように、第2枠体4は、上面(溝22の底部と対向する面)から下面(溝22の底部と反対側の面)にかけて、第2枠体4の下面が第2枠体4の上面より狭くなるように設けられてもよい。その結果、半導体パッケージ1は、半導体装置10を作動する際に生じる半導体素子7の熱に起因した、第2枠体4および外部の実装基板の熱膨張によって作用する熱応力を抑制することができ、第2枠体4にクラックや割れが生じる可能性を低減することができる。これにより、半導体パッケージ1は、半導体装置10が
破損する可能性を低減することができる。
本発明の一実施形態に係る半導体パッケージ1は、第1枠体3の熱膨張係数をα、第2枠体4の熱膨張係数をβ、実装領域21に直交する方向の第1枠体3の厚みをH1、第2枠体4の厚みをH2とする場合、α≧βかつH1≦H2としてもよい。これにより、本発明の一実施形態に係る半導体パッケージ1は、金属基板2と第1枠体3および第2枠体4の熱膨張係数の差に起因して生じる金属基板2の反りを低減することができる。
また、上記のようにα≧βかつH1≦H2とする場合、第2枠体4は、図11に示すように実装領域21に水平な方向の幅が第1枠体3の幅より大きくてもよい。その結果、本発明の一実施形態に係る半導体パッケージ1は、熱膨張係数の差に起因して生じる金属基板2や第1枠体3の熱膨張や熱収縮を第2枠体4によって拘束することができ、半導体パッケージ1の変形や反りをより低減することができる。
また、溝22の深さは、第1枠体3と第2枠体4とに挟まれた箇所の金属基板2の厚みよりも大きくてよい。このことによって、第1枠体3と第2枠体4とで金属基板2の厚みの薄い箇所を上下で挟むことで、金属基板2の反りや変形を生じ難くすることができる。また、金属基板2を経由して、実装領域21から外部の実装基板への放熱性を良好に維持することができる。
また、溝22の深さが深い、つまり、溝22の周囲に位置する金属基板2の厚みが厚いことによって、反りを抑制しつつ、金属基板2の剛性を向上させることができ、この結果、半導体パッケージ1としての剛性を向上させることができる。このことによって、半導体装置10を外部の実装基板に実装する際に加わる外力によって半導体パッケージ1が変形することを低減させることができる。その結果、本発明の一実施形態に係る半導体パッケージ1は、内部に収納された半導体素子7が破損するおそれを低減することができる。
また、第2枠体4は、平面視にて、外縁が第1枠体3の外縁より金属基板2の溝22の内壁の方向に設けられてもよい。これにより、本発明の一実施形態に係る半導体パッケージ1は、金属基板2が上方向に突出するように反るおそれを低減できる。
また、本発明の一実施形態に係る半導体パッケージ1は、第1枠体3と第2枠体4とが同じ材料から成っていてもよい。例えば、第1枠体3および第2枠体4は、酸化アルミニウム質焼結体からなり、熱膨張係数が7×10−6/Kである。すなわち、第1枠体3と第2枠体4とが同じ材料から成っていることによって、金属基板2の上面に接合される第1枠体3と金属基板2の溝22に接合される第2枠体4の熱膨張係数が同じになり、金属基板2の熱膨張、熱収縮を拘束する力を上下の方向に同等にすることができる。このため、金属基板2と第1枠体3および第2枠体4の熱膨張係数の差に起因して金属基板2が上下の方向のどちらかに反ったり、変形したりし難くなる。また、金属基板2の熱膨張、熱収縮を第1枠体3および第2枠体4で拘束することにより、金属基板2と第1枠体3および第2枠体4のそれぞれの接合部に生じる応力が偏って生じることを低減させることができる。
また、図1〜図3に示すように、第1枠体3の上面にはリード端子5が設けられていてもよい。このとき、図1〜図5に示すように、平面視において、金属基板2の外縁は、第1枠体3の外縁よりも大きく設けられている。
図1〜図5に示すように、平面視において、金属基板2の外縁は、第1枠体3の外縁よりも大きく設けられている。このとき、リード端子5は金属基板2と重なって設けられている。平面視において、金属基板2の外縁が第1枠体3の外縁よりも大きいことにより、
電界分布の広がりを収束させることができる。これは、高周波の電気信号をリード端子5に伝送させる際に、第1枠体3および外部の回路基板等に接続されず、周囲に接地導体が設けられないリード端子5の部位における電界分布の広がりを、金属基板2によって収束することができるためである。
また、第2枠体4の外側にも金属基板2が位置していることによって、外部に熱をより逃がしやすくなる。これは、金属基板2の実装領域21で生じた熱が、実装領域21の直下だけではなく、第2枠体4の外側に位置する金属基板2を通して外部に熱を逃がすことができるためである。
リード端子5は、金−錫はんだや樹脂接合材等の接合材によって第1枠体3の上面に接合され、設けられている。リード端子5は、ボンディングワイヤ等を介して実装領域21に実装される半導体素子7と電気的に接続されて、外部の実装基板や回路基板、電源等と電気的に接続される。リード端子5は、例えば、鉄、ニッケル、コバルトからなる合金や、鉄、ニッケルからなる合金等から成る。リード端子5は、第1枠体3の外縁よりも外側に延びている。
この結果、電界分布が不安定にリード端子5の周囲に広がることを低減することができる。すなわち、金属基板2は、平面視において、第1枠体3の外縁よりも外側に張出していることで、半導体パッケージ1の周波数特性を向上することができる。
また、第1枠体3および第2枠体4は、例えば、セラミック材料から成ると上述したが、金属基板2よりも熱膨張係数の小さい金属であれば、金属材料を用いてもよい。この金属材料としては、例えばFe−Ni−Co合金等が用いられる。金属基板2の第1枠体3と第2枠体4とに挟まれた箇所において、第2枠体4の上面は金属基板2と接合材を介して接合されている。
第1枠体3および第2枠体4が、金属材料から成る場合には、剛性が強い。このため、金属基板2が熱膨張して、第1枠体3および第2枠体4を押したとしても、第1枠体3および第2枠体4に割れやクラック等が生じるおそれを低減させることができる。
<半導体パッケージの製造方法>
金属基板2は、例えば金属材料から成る場合には、銅等からなる。また、金属基板2の下面に矩形状あるいは、テーパー状に溝22が加工されて設けられる。このとき、金属材料のインゴットに圧延加工法、打ち抜き加工法、プレス加工、切削加工のような金属加工法を施すことによって金属基板2を構成する金属部材を作製することができる。
なお、第1枠体3は、例えば金属材料からなる場合には、Fe−Ni−Co合金等からなり、切削加工によって枠状に形成される。そして、第1枠体3は、実装領域21を囲んで、リード端子5が樹脂接合材やガラス接合材等の絶縁材料からなる接合によって接合固定されるとともに、金属基板2の上面に金−錫はんだや鉛フリーはんだ等で接合される。
また、第1枠体3が、例えば酸化アルミニウム焼結体から成る場合には、マグネシア、シリカ、カルシア等の焼結助剤を適当量加えたアルミナ粉末に溶剤を加え、十分に混練し、脱泡させてスラリーを作製する。この後、ドクターブレード法等によってロール状のセラミックグリーンシートを形成して、適当なサイズにカットする。カットして作製したセラミックグリーンシートにリード端子5が接続固定される配線パターン等の信号線路をスクリーン印刷する。この後、約1600℃の還元雰囲気中で焼成して形成する。このとき、焼成前に複数のセラミックグリーンシートを積層してもよい。第1枠体3は、例えば、リード端子5が銀−銅ロウによって上面に接合されるとともに、実装領域21を取り囲むように金−錫はんだで金属基板2の上面に接合される。
第2枠体4も第1枠体3と同様に、作製される。第2枠体4は、金属基板2の下面で、溝22の内部に接合される。
以上のようにして、本発明の実施形態に係る半導体パッケージ1を作製することができる。なお、上述した工程順番は指定されない。
<半導体装置の構成>
次に、本発明の一実施形態に係る半導体装置10について、図面を用いて詳細に説明する。図13は、本発明の一実施形態に係る半導体装置10を示す上面からの斜視図である。図13に示すように、本実施形態の一実施形態に係る半導体装置10は、上述した実施形態に代表される半導体パッケージ1と、半導体パッケージ1の実装領域21に実装された半導体素子7と、第1枠体3と接合された、半導体素子7を封止する蓋体6とを備えている。
本発明の一実施形態に係る半導体装置10においては、金属基板2の実装領域21に半導体素子7が実装されている。半導体素子7は、ボンディングワイヤを介してリード端子5に電気的に接続される。この半導体素子7にリード端子5およびボンディングワイヤを介して外部からの電気信号を入出力することによって半導体素子7から所望の入出力を得ることができる。
蓋体6は、第1枠体3と接合され、半導体素子7を封止するように設けられている。半導体素子7としては、例えばIC(Integrated Circuit)またはLSI(Large-Scale Integration)の他、パワーデバイス用の半導体素子等が挙げられる。蓋体6は、第1枠体3の上面に接合されている。そして、金属基板2、第1枠体3および蓋体6で囲まれた空間において半導体素子7を封止している。このように半導体素子7を封止することによって、長期間の半導体パッケージ1の使用による半導体素子7の劣化を抑制することができる。
蓋体6としては、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金を用いることができる。また、第1枠体3と蓋体6は、例えばシーム溶接法によって接合することができる。また、第1枠体3と蓋体6は、例えば、金−錫はんだを用いて接合してもよい。
以上、各実施形態の半導体パッケージ1およびこれを備えた半導体装置10について説明してきたが、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更および実施形態の組み合わせを施すことは何等差し支えない。
1 半導体パッケージ
2 金属基板
21 実装領域
22 溝
3 第1枠体
4 第2枠体
5 リード端子
6 蓋体
7 半導体素子
10 半導体装置

Claims (7)

  1. 上面と、下面と、前記上面に位置する実装領域と、前記下面に位置する枠状の溝と、を有する金属基板と、
    前記上面に位置し、前記実装領域を囲んでいるとともに、前記金属基板よりも熱膨張係数の小さい第1枠体と、
    記溝に位置、前記第1枠体と重なっているとともに、前記金属基板よりも熱膨張係数の小さい第2枠体と、を備えており、
    前記第2枠体の側壁は、前記金属基板の前記溝の内壁と間が空いており、
    前記金属基板の前記溝の深さは、前記金属基板の前記第1枠体および前記第2枠体に挟まれている部分の厚みよりも大きいことを特徴とする半導体パッケージ。
  2. 上面と、下面と、前記上面に位置する実装領域と、前記下面に位置する枠状の溝と、を有する金属基板と、
    前記上面に位置し、前記実装領域を囲んでいるとともに、前記金属基板よりも熱膨張係数の小さい第1枠体と、
    前記溝に位置し、前記第1枠体と重なっているとともに、前記金属基板よりも熱膨張係数の小さい第2枠体と、を備えており、
    前記第2枠体の側壁は、前記金属基板の前記溝の内壁と間が空いており、
    断面視において、前記金属基板の前記溝の幅は下方に向かって大きくなっていることを特徴とする半導体パッケージ。
  3. 前記第1枠体と前記第2枠体とは同じ材料からなることを特徴とする請求項1または2に記載の半導体パッケージ。
  4. 前記下面は、前記第2枠体よりも下方に位置していることを特徴とする請求項1〜3のいずれか1つに記載の半導体パッケージ。
  5. 前記第1枠体の上面にはリード端子が設けられており、
    平面視において、前記金属基板の外縁は、前記第1枠体の外縁および前記第2枠体の外縁よりも大きいことを特徴とする請求項1〜4のいずれか1つに記載の半導体パッケージ。
  6. 断面視において、前記第2枠体の下面の幅は、前記第2枠体の上面の幅と異なっていることを特徴とする請求項1〜5のいずれか1つに記載の半導体パッケージ。
  7. 請求項1〜6のいずれか1つに記載の半導体パッケージと、
    前記半導体パッケージの前記実装領域に実装された半導体素子と、
    前記半導体素子を覆うとともに、前記第1枠体の上面に設けられた蓋体とを備えていることを特徴とする半導体装置。
JP2017013103A 2017-01-27 2017-01-27 半導体パッケージおよび半導体装置 Active JP6809914B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017013103A JP6809914B2 (ja) 2017-01-27 2017-01-27 半導体パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017013103A JP6809914B2 (ja) 2017-01-27 2017-01-27 半導体パッケージおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2018121017A JP2018121017A (ja) 2018-08-02
JP6809914B2 true JP6809914B2 (ja) 2021-01-06

Family

ID=63043992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017013103A Active JP6809914B2 (ja) 2017-01-27 2017-01-27 半導体パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP6809914B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023054246A1 (ja) * 2021-09-30 2023-04-06 京セラ株式会社 電子部品搭載用パッケージ及び電子装置

Also Published As

Publication number Publication date
JP2018121017A (ja) 2018-08-02

Similar Documents

Publication Publication Date Title
JP5873174B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6809914B2 (ja) 半導体パッケージおよび半導体装置
JP5837187B2 (ja) 半導体素子収納用パッケージ、半導体装置および実装構造体
JP6748223B2 (ja) 半導体パッケージおよび半導体装置
JP7019021B2 (ja) 半導体パッケージ、半導体装置および半導体パッケージの製造方法
JP2010161100A (ja) 電子部品収納用セラミックパッケージ
WO2019208577A1 (ja) 放熱基板および電子装置
JPWO2018155053A1 (ja) 配線基板、電子装置用パッケージおよび電子装置
JP6769830B2 (ja) 半導体パッケージおよび半導体装置
JPWO2020045563A1 (ja) 半導体パッケージおよびこれを備えた半導体装置
JP2019114639A (ja) 半導体パッケージおよび半導体装置
JP4332037B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6680589B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6258748B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6162520B2 (ja) 半導体素子収納用パッケージおよびこれを備えた実装構造体
JP2009277794A (ja) 半導体素子収納用パッケージ
JP2005101376A (ja) 電子部品収納用パッケージおよび電子装置
JP2005101374A (ja) 半導体素子収納用パッケージおよび半導体装置
JP5882868B2 (ja) 圧電装置ならびに圧電装置の製造方法
JP6809813B2 (ja) 半導体パッケージおよび半導体装置
JP2005079133A (ja) セラミックパッケージ
JP2014172101A (ja) セラミックパッケージの製造方法
JP4753539B2 (ja) 電子部品搭載用基板およびこれを用いた電子装置
JP2011035340A (ja) 高放熱型電子部品収納用パッケージ
JP2008198809A (ja) 電子部品収納用パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201210

R150 Certificate of patent or registration of utility model

Ref document number: 6809914

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150