JP5873174B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP5873174B2
JP5873174B2 JP2014526839A JP2014526839A JP5873174B2 JP 5873174 B2 JP5873174 B2 JP 5873174B2 JP 2014526839 A JP2014526839 A JP 2014526839A JP 2014526839 A JP2014526839 A JP 2014526839A JP 5873174 B2 JP5873174 B2 JP 5873174B2
Authority
JP
Japan
Prior art keywords
ceramic laminate
semiconductor element
package
housing
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014526839A
Other languages
English (en)
Other versions
JPWO2014017273A1 (ja
Inventor
真広 辻野
真広 辻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014526839A priority Critical patent/JP5873174B2/ja
Application granted granted Critical
Publication of JP5873174B2 publication Critical patent/JP5873174B2/ja
Publication of JPWO2014017273A1 publication Critical patent/JPWO2014017273A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/44—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02216—Butterfly-type, i.e. with electrode pins extending horizontally from the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体素子収納用パッケージおよび半導体装置に関する。
従来から、光通信や高速信号処理の分野等で使用される、半導体レーザダイオードまたはフォトダイオード等の半導体素子やＩＣチップやＬＳＩ等の集積回路、半導体素子や集積回路を収納するための半導体素子収納用パッケージが知られている（例えば、特開２００１−３１９９８４号公報）。なお、このようなパッケージの内部に半導体素子を収納して、半導体素子をパッケージの外部と電気的に接続されるように組み立てることにより半導体装置が構成される。なお、このような半導体素子収納用パッケージは、外部と電気的に接続するためのコネクタが、半導体素子を取り囲む枠体に組み込まれている。
半導体素子収納用パッケージは、半導体素子が発する熱を如何に外部に効率よく放熱するかが研究されている。半導体素子の発する熱によって、枠体で囲まれる領域の温度が高温になって、パッケージ自体が破壊される虞がある。
本発明は、パッケージが熱によって破壊される虞を低減することが可能な半導体素子収納用パッケージおよび半導体装置を提供することを目的とする。
本発明の一実施形態に係る半導体素子収納用パッケージは、上下に貫通する貫通孔を有するセラミック積層体と、前記貫通孔に嵌められた、半導体素子を実装する実装領域を有する放熱部材を備えている。さらに、半導体素子収納用パッケージは、前記セラミック積層体上に前記放熱部材を取り囲むように設けられた枠体と、前記セラミック積層体の下面に設けられた、前記放熱部材の下面を露出する開口部を有する金属基板を備えている。
本発明の一実施形態に係る半導体装置は、前記半導体素子収納用パッケージと、前記実装領域に実装された半導体素子と、前記枠体上に蓋体を備えている。
図１は、本発明の一実施形態に係る半導体装置の下面を示した概観斜視図である。 図２は、本発明の一実施形態に係る半導体装置の内部を示した概観斜視図である。 図３は、本発明の一実施形態に係る半導体素子収納用パッケージの分解斜視図である。 図４は、本発明の一実施形態に係る半導体装置の内部を示した上面図である。 図５は、本発明の一実施形態に係る半導体装置の下面を示した下面図である。 図６は、本発明の一実施形態に係る半導体装置の側面を示した側面図である。 図７は、本発明の一実施形態に係る半導体装置の内部を示した断面図である。 図８は、一変形例に係る半導体装置の内部を示した断面図である。 図９は、一変形例に係る半導体装置の下面を示した下面図である。
以下、本発明の一実施形態に係る半導体素子収納用パッケージおよび半導体装置について、図面を参照しながら説明する。
＜半導体装置の構成＞
半導体装置１は、外部からの電気信号を半導体素子で信号処理して外部に出力するための装置であって、例えばＩＣ、ＬＳＩ、発光ダイオード、半導体レーザダイオードまたはフォトダイオード等の半導体素子２を実装するのに用いるものである。半導体素子２は、台座２ａ上に実装される。台座２ａは、半導体素子収納用パッケージ３の内部の実装領域Ｒに設けられる。台座２ａは、半導体素子２を実装するものであって、半導体素子２の高さ位置を調整することができる。台座２ａは、絶縁材料からなり、台座２ａの上面に半導体素子２と電気的に接続される電気配線が形成されている。
半導体装置１は、半導体素子２と、半導体素子収納用パッケージ３および蓋体４を備えている。半導体素子収納用パッケージ３は、上下に貫通する貫通孔Ｈを有するセラミック積層体３１と、貫通孔Ｈに嵌められた、半導体素子２を実装する実装領域Ｒを有する放熱部材３２と、セラミック積層体３１上に放熱部材３２を取り囲むように設けられた枠体３３と、セラミック積層体３１の下面に設けられた、放熱部材３２の下面を露出する開口部Ａを有する金属基板３４を備えている。また、半導体素子収納用パッケージ３は、セラミック積層体３１の側面に、枠体３３内と枠体３３外とを電気的に接続するコネクタ部材３５をさらに備えている。
セラミック積層体３１は、上下に貫通する貫通孔Ｈを有する板状体である。セラミック積層体３１は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等の絶縁層を複数層積層したものである。また、セラミック積層体３１の貫通孔Ｈには、半導体素子２を搭載する実装領域Ｒを有する放熱部材３２が嵌まる。
セラミック積層体３１は、矩形状の板状体であって、平面視して、四隅が面取りされている。セラミック積層体３１は、面取りされている箇所を含めず、一辺の長さが例えば１０ｍｍ以上５０ｍｍ以下に設定されている。また、セラミック積層体３１は、上下方向の厚みが例えば１ｍｍ以上６ｍｍ以下に設定されている。
また、セラミック積層体３１は、直方体状の貫通孔Ｈが形成されている。貫通孔Ｈは、平面視して一辺の長さが、例えば５ｍｍ以上３０ｍｍ以下に設定されている。また、貫通孔Ｈの上下方向の長さが、例えば１ｍｍ以上６ｍｍ以下であって、セラミック積層体３１の上下方向の厚みと一致している。
また、セラミック積層体３１の上面には、モリブデンまたはマンガン等の金属を含む金属ペーストを焼結して成る配線導体３６が形成されている。配線導体３６は、セラミック積層体３１の上面からセラミック積層体３１内をとおって、セラミック積層体３１の下面にまで形成されている。
放熱部材３２は、セラミック積層体３１の貫通孔Ｈに嵌めて設けられている。放熱部材３２は、半導体素子２の発する熱を外部に放散するものである。放熱部材３２は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。放熱部材３２は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、放熱部材３２の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。放熱部材３２の熱膨張係数は、例えば３×１０−６／Ｋ以上２８×１０−６／Ｋ以下に設定されている。
放熱部材３２は、貫通孔Ｈに嵌まる大きさであって、直方体状に形成されている。放熱部材３２は、平面視して一辺の長さが、例えば５ｍｍ以上３０ｍｍ以下に設定されている。また、放熱部材３２の上下方向の長さが、例えば１ｍｍ以上８ｍｍ以下であって、放熱部材３２の下面が半導体装置１を外部の実装基板に接するような貫通孔Ｈの大きさおよび金属基板３４の厚さに対応している。
放熱部材３２は、図７に示すように、貫通孔Ｈに嵌まる大きさであって、上面の高さ位置が、貫通孔Ｈの上部開口縁の高さ位置よりも低く設定されている。放熱部材３２の上面の高さ位置を貫通孔Ｈの上部開口縁の高さ位置よりも低くすることで、半導体素子２を放熱部材３２上の実装領域Ｒに実装しても半導体素子２の上面の高さ位置を低くすることができ、半導体素子収納用パッケージ３および半導体装置１の上下方向の厚みを小さくすることができる。
また、放熱部材３２は、図７に示すように、下面の高さ位置が、貫通孔Ｈの下部開口縁の高さ位置と同じ高さとなるように設定されている。放熱部材３２の下面の高さ位置を貫通孔Ｈの下部開口縁の高さ位置とすることで、放熱部材３２の下面を外部の実装基板に、例えば半田またはろう材等の接合部材を介して接続することができる。ひいては、接合部材が実装基板上に漏れ広がろうとするのを、貫通孔Ｈの下部開口縁内に収めることができ、実装基板において予期しない電気的ショート等の不具合が発生するのを抑制することができる。また、接合部材は、貫通孔Ｈの下部開口縁内に収められることから、半導体装置１の実装基板への接合性や実装性を向上することができる。
また、セラミック積層体３１の上面には、実装領域Ｒを取り囲むように枠体３３が設けられている。枠体３３は、セラミック積層体３１の外縁に沿って連続して設けられている。枠体３３は、枠状部材であって、半導体素子２を外部から保護するものである。枠体３３は、半導体素子２を実装する実装領域Ｒを囲むようにセラミック積層体３１上に設けられる。枠体３３は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等の絶縁層を複数層積層したものである。なお、枠体３３は、セラミック積層体３１と一体的に形成されていてもよいし、セラミック積層体３１と別個独立に形成されていてもよい。また、枠体３３は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成るものでもよい。セラミック積層体３１と枠体３３とが別個独立に形成された場合、セラミック積層体３１と枠体３３とは、例えば半田またはろう材等の接合部材を介して接合される。
また、枠体３３は、上下方向の厚みが例えば０．３ｍｍ以上６ｍｍ以下であって、半導体素子２の厚みよりも大きく設定されている。また、枠体３３は、平面視して、四隅が面取りされている。枠体３３は、平面視して、面取りされている箇所を含めず、外縁の一辺の長さが例えば１０ｍｍ以上５０ｍｍ以下に設定されている。また、枠体３３は、平面視して、内縁の一辺の長さが例えば８ｍｍ以上４８ｍｍ以下に設定されている。
コネクタ部材３５は、同軸端子を接続するためのものである。コネクタ部材３５は、外部の同軸端子を接続して、枠体３３内と枠体３３外とを電気的に接続することができる。コネクタ部材３５は、図６、７に示すように、セラミック積層体３１の側面に設けられる。コネクタ部材３５は、円筒状の筒体３５１と、その中心軸にガラス等の絶縁部材３５２を介して設けられた棒状導体からなる内部導体３５３とを有している。コネクタ部材３５は、枠体３３の側壁の貫通箇所に嵌められる。内部導体３５３は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成り、半導体素子２と電気的に接続される。そして、半導体素子２と内部導体３５３との間で電気信号が伝わる。なお、コネクタ部材３５は、枠体３３内と枠体３３外とを電気的に接続することができれば、枠体３３の側壁に設けなくてもよい。例えば、コネクタ部材３５は、セラミック積層体３１の側面に設け、セラミック積層体３１の上面に形成された配線導体３６に内部導体３５３を接続した構造としてもよい。
金属基板３４は、セラミック積層体３１の下面に設けられる。金属基板３４は、放熱部材３２の下面を露出する開口部Ａを有している。金属基板３４は、半導体素子収納用パッケージ３を外部の実装基板に、例えば半田やろう材、ガラス接合材または樹脂接合材等の接合材を介して接続するものである。金属基板３４は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。金属基板３４は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、金属基板３４の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。金属基板３４の熱膨張係数は、例えば３×１０−６／Ｋ以上２８×１０−６／Ｋ以下に設定されている。
金属基板３４の開口部Ａは、図５に示すように、矩形状であって放熱部材３２の下面を露出する大きさに形成されている。開口部Ａの一辺の長さは、放熱部材３２の一辺の長さと対応しており、例えば５ｍｍ以上３０ｍｍ以下に設定されている。開口部Ａの上下方向の長さは、例えば１ｍｍ以上５ｍｍ以下に設定されており、金属基板３４の上下方向の厚みと一致している。金属基板３４は、放熱部材３２の下面を露出する開口部Ａが形成されていることで、半導体素子２の発する熱が放熱部材３２に伝わり、開口部Ａから露出した放熱部材３２の下面から外部に向かって放散することができる。
また、金属基板３４は、図５に示すように、下面視してコネクタ部材３５と開口部Ａとの間に、セラミック積層体３１の下面の一部を露出する、孔部Ｂ１（第１孔部ともいう）が形成されている。第１孔部Ｂ１は、図５に示すように、矩形状であって一辺の長さが、例えば１ｍｍ以上３０ｍｍ以下に設定されている。コネクタ部材３５は、同軸端子に流れる電流に起因して熱が集中しやすく、また、半導体装置１を作動させる際に発生する半導体素子２からの熱が放熱部材３２やセラミック積層体３１、金属基板３４を伝導することによって、セラミック積層体３１の下面の金属基板３４が外周部から剥離しようとしたり、枠体３３とコネクタ部材３５との熱膨張係数差に起因して生じる熱応力により、接合部付近に剥がれやクラックが生じたりする。そこで、第１孔部Ｂ１が、下面視してコネクタ部材３５と放熱部材３２との間に設けることで、金属基板３４が熱膨張、熱収縮を起こしても、熱応力がセラミック積層体３１と金属基板３４との間に加わりにくく、同様に半導体装置１を作動させる際に発生する半導体素子２からの熱は、セラミック積層体３１と金属基板３４との接合部の外周部や、枠体３３とコネクタ部材３５との接合部付近に伝導され難くすることができる。このように、熱が発生しやすい、コネクタ部材３５と放熱部材３２との間に、第１孔部Ｂ１を設けることで、金属基板３４の熱変形による応力が金属基板３４とセラミック積層体３１との間に伝わりにくくすることができる。
金属基板３４は、セラミック積層体３１の下面の縁を露出する切欠きＣが形成されている。切欠きＣは、図５に示すように、コネクタ部材３５が配置されているセラミック積層体３１の一辺を除いて、金属基板３４の三辺に設けられている。セラミック積層体３１の下面であって、金属基板３４の切欠きＣが形成されている箇所に、リード端子３７が設けられている。なお、複数のリード端子３７は、それぞれ電気的に絶縁するように間を空けて配置されている。
また、金属基板３４は、図５に示すように、下面視して、外縁が四方に向かって延在した凸部３４ａを有している。凸部３４ａは、セラミック積層体３１の四隅に向かって延在している。また、凸部３４ａ同士の間において、少なくとも一箇所は、セラミック積層体３１の外縁の内側に向かって凹んでいる。そして、セラミック積層体３１の下面であって、金属基板３４の凹みに、リード端子３７が設けられている。ここで、凹みが切欠きＣが形成された箇所に相当する。
また、セラミック積層体３１の下面には、複数のリード端子３７に対応して複数のビア導体と接続される金属層が設けられている。そして、複数のリード端子３７のそれぞれが各ビア導体と接続される金属層に接続されている。複数のビア導体は、セラミック積層体３１内をとおってセラミック積層体３１の上面に実装される半導体素子２と配線導体３６を介して電気的に接続される。リード端子３７は、ビア導体を介してセラミック積層体３１の下面に電気的に接続された金属層に対して、例えば半田またはろう材等の接合部材を介して接合される。
また、セラミック積層体３１内には、上下方向に沿って複数の貫通導体３８が設けられている。また、複数の貫通導体３８は、貫通導体３８の下端が、金属基板３４の上面に接続される。複数の貫通導体３８は、一部がセラミック積層体３１の上面に形成された配線パターンの一部と電気的に接続されている。そして、枠体３３によって囲まれた領域内の熱を配線パターンの一部から貫通導体３８を介して金属基板３４に伝えることができる。その結果、枠体３３内の熱を外部に向かって放熱しやすくすることができる。
また、貫通導体３８は、図７、８に示すように、断面視して放熱部材３２の両側にそれぞれ設けられていてもよい。放熱部材３２の側面の近傍に貫通導体３８を設けることで、放熱部材３２からセラミック積層体３１内に伝わる熱を、貫通導体３８によって金属基板３４や実装基板に伝えやすくすることができる。その結果、放熱部材３４が高温になるのを抑え、放熱部材３４が熱膨張してセラミック積層体３１を破壊するのを抑制することができる。さらに、放熱部材３２を間に挟んで貫通導体３８を設けることで、半導体素子２から放熱部材３２に伝わる熱を放熱部材３２の両側面から偏り少なく両側の貫通導体３８に伝えることができる。その結果、放熱部材３２が歪な形で熱膨張を起こすのを低減し、セラミック積層体３１が破壊されるのを抑制することができる。
金属基板３４は、開口部Ａと切欠きＣとの間に、セラミック積層体３１の下面の一部を露出する、孔部Ｂ２（第２孔部ともいう）が形成されている。第２孔部Ｂ２は、図５に示すように、矩形状であって一辺の長さが、例えば１ｍｍ以上２５ｍｍ以下に設定されている。一対の第２孔部Ｂ２の間には、開口部Ａが位置するように設けられている。リード端子３７は、リード端子３７に流れる電流に起因して熱が集中しやすく、また、半導体装置１を作動させる際に発生する半導体素子２からの熱が放熱部材３２やセラミック積層体３１、金属基板３４を伝導することによって、金属基板３４の切欠きＣの周囲には、熱が伝わりやすい。そこで、切欠きＣと開口部Ａとの間に、第２孔部Ｂ２を設けることで、リード端子３７からの熱応力を緩和しやすくすることができるとともに、半導体装置１を作動させる際に発生する半導体素子２からの熱を切欠きＣに伝導し難くすることができる。そして、セラミック積層体３１と金属基板３４との間に熱応力が加わり、金属基板３４が剥離しようとするのを抑制したり、セラミック積層体３１や金属基板３４との接合部に生じるクラックを抑制したりすることができる。
また、枠体３３上には、半導体素子２を覆うように蓋体４が設けられる。蓋体４は、枠体３３で囲まれる領域を気密封止するものである。蓋体４は、例えば、銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金、あるいは酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミックスから成る。また、蓋体４は、枠体３３の上面に、例えば半田またはろう材等の接合部材を介して接合される。
枠体３３で囲まれた領域は、真空状態または窒素ガス等が充填されており、蓋体４を枠体３３上に設けることで、枠体３３で囲まれる領域を気密封止された状態にすることができる。蓋体４は、所定雰囲気で、枠体３３上に載置され、枠体３３の封止用導体パターン上に接合されたシールリングと蓋体３３の封止部材とが溶接されるように所定電流を蓋体３３に印加して、シーム溶接を行なうことにより枠体３３上に取り付けられる。また、蓋体３３は、例えばろう材、ガラス接合材または樹脂接合材等の接合材を介して取り付けることができる。
本実施形態に係る半導体装置１および半導体素子収納用パッケージ３は、セラミック積層体３１の貫通孔Ｈに放熱部材３２を設け、セラミック積層体３１の下面に放熱部材３２の下面を露出するように開口部Ａを設けた金属基板３４が設けられている。枠体３３で囲まれる実装領域Ｒに実装される半導体素子２が発する熱が、放熱部材３２を介して外部に放散されやすい構造とすることで、パッケージが破壊される虞を低減することができる。そして、半導体素子２から伝わる熱が外部に放熱されやすくすることで、セラミック積層体３１、枠体３３またはコネクタ部材３５に熱応力が集中してクラックが発生するのを抑制することができ、半導体素子２の発する熱を外部に効率よく放散することで、パッケージが破壊される虞を低減することが可能な半導体素子収納用パッケージ３および半導体装置１を提供することができる。
また、放熱部材３２は、図８に示すように、放熱部材３２が貫通孔Ｈに嵌まる大きさであって、金属基板３４の厚みも考慮した厚みであれば、下面が貫通孔Ｈの下部開口縁の高さ位置よりも下方に突出していてもよい。放熱部材３２は、側面の下端に側方に延在された延在部３２ａが形成されている。なお、延在部３２ａの上下方向の厚みは、金属基板３４の上下方向の厚みと一致している。そして、延在部３２ａの上面は、セラミック積層体３１の下面に接続されている。放熱部材３２に延在部３２ａが設けられることで、放熱部材３２の貫通孔Ｈに対する位置合わせが容易となり、放熱部材３２を所望の位置に設けることができるとともに、放熱部材３２の下面の面積を放熱部材３２の上面の面積よりも大きくすることができ、放熱部材３２を外部の基板に対して、安定して実装することができる。延在部３２ａは、延在部３２ａの上面をセラミック積層体３１の下面に接続することで、放熱部材３２とセラミック積層体３１の接続面積を大きくすることができ、放熱部材３２が熱膨張してセラミック積層体３１から外れようとするのを抑制することができる。このように、放熱部材３２の下面は、図８に示すように、セラミック積層体３１の下面より下方に位置するように配置されてもよく、放熱部材３２の下面が、例えば半田やろう材、ガラス接合材または樹脂接合材等の接合材を介して外部の実装基板に接続されることにより、半導体素子２の発する熱を外部の実装基板に効率よく伝達させることができる。さらには、金属基板３４と実装基板との間に設けられる接合材の体積が増加することにより、半導体装置１の実装基板への接合性が向上する。
枠体３３内は、気密封止されており、半導体素子２の発する熱が、放熱部材３２に伝わりやすい。放熱部材３２に伝わった熱は、放熱部材３２を介して放熱部材３２の下面から接続部材を介して外部の実装基板に向かって放散される。また、半導体素子収納用パッケージ３および半導体装置１の製造工程において負荷される熱により、セラミック積層体３１、枠体３３またはコネクタ部材３５に、熱膨張係数差に起因した熱応力が生じやすい。例えば、コネクタ部材３５が枠体３３にろう材によって接合される際や、枠体３３の上面に接合されたシールリングを介して蓋体４をシーム溶接によって接合する際である。
また、コネクタ部材３５に発生する熱が金属基板３４に伝わっても、コネクタ部材３５からの距離が短い、コネクタ部材３５と開口部Ａとの間に、第１孔部Ｂ１が設けられているため、金属基板３４が熱変形しにくくなっている。また、半導体素子収納用パッケージ３および半導体装置１に熱が加えられるそれぞれの製造工程おいて、第１孔部Ｂ１によって金属基板３４の熱膨張、熱収縮による熱応力が低減され、金属基板３４がセラミック積層体３１から剥離しようとするのを抑制することができるとともに、セラミック積層体３１に生じるクラックを抑制することができる。また、リード端子３７に発生する熱が金属基板３４に伝わっても、リード端子３７からの距離が短い、切欠きＣと開口部Ａとの間に、第２孔部Ｂ２が設けられているため、金属基板３４が熱変形しにくくなっている。また、半導体素子収納用パッケージ３および半導体装置１に熱が加えられるそれぞれの製造工程おいて、第２孔部Ｂ２によって金属基板３４の熱膨張、熱収縮による熱応力が低減され、金属基板３４がセラミック積層体３１から剥離しようとするのを抑制することができるとともに、セラミック積層体３１に生じるクラックを抑制することができる。さらに、第１孔部Ｂ１では、金属基板３４とセラミック積層体３１とは接合されていないため、セラミック積層体３１と金属基板３４とを接合する半田等に発生するボイドによる接合不良や、ボイドを起点とした熱応力によってセラミック積層体３１から金属基板３４が剥がれることを抑制できるとともに、セラミック積層体３１に生じるクラックを抑制することができる。
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。上述した実施形態に係る半導体装置と同様な部分については、同一の符号を付して適宜説明を省略する。図９は、一変形例に係る半導体装置１の下面図である。なお、図９の一点鎖線は、セラミック積層体３１の外縁のうち、金属基板３４ｘによって覆われている箇所である。金属基板３４ｘは、凸部３４ａがセラミック積層体３１の外縁以内の大きさでなくてもよい。金属基板３４ｘは、図９に示すように、凸部３４ａが、セラミック積層体３１の外縁よりも外方にまで延在していてもよい。凸部３４ａが、セラミック積層体３１の外縁よりも外方に延在していることで、上面視にて金属基板３４の四隅および外周部を確認しながら、半導体装置１を実装基板の所望の位置に載置し、実装することができる。
また、凸部３４ａには、リード端子３７に沿った方向に延在された張出部３４１ａが設けられている。張出部３４１ａは、リード端子３７とは間を空けて設けらえている。張出部３４１ａは、セラミック積層体３１の端面に対して垂直に延在している。張出部３４１ａは、例えば、セラミック積層体３１の端面を基準に、例えば１ｍｍ以上３ｍｍ以下の長さで張り出している。凸部３４ａが張出部３４１ａを有することで、リード端子３７が張出部３４１ａによって保護され、リード端子３７の先端に力が加わって変形する虞を少なくできる。
また、凸部３４ａ同士の間は、直線状であって、セラミック積層体３１の外縁よりも内側に形成されていてもよい。金属基板３４の外縁の一辺が直線状であって、セラミック積層体３１の外縁よりも内側に位置することで、凸部３４ａ同士の間における金属基板３４の外縁の一辺に生じる反りを抑制することができる。
また、半導体素子収納用パッケージ３は、コネクタ部材３５に替えて、光ファイバーや透光性部材を固定することができる筒状の固定部材が設けられてもよく、枠体３３に固定部材が設けられることにより、半導体素子収納用パッケージ３の内外で光信号を入出力することができる半導体装置１とすることができる。
＜半導体装置の製造方法＞
ここで、図１に示す半導体装置１の製造方法について説明する。まず、セラミック積層体３１を準備する。セラミック積層体３１は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に、有機バインダー、可塑剤または溶剤等を添加混合して混合物を得る。そして、混合物から複数のグリーンシートを作製する。
また、タングステンまたはモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを得る。そして、セラミック積層体３１となるセラミックグリーンシートに配線導体３６となるメタライズパターン、リード端子３７が接合されるメタライズパターン、ビア導体、放熱部材３２および金属基板３４が接合されるメタライズパターンを、それぞれ所定パターンと配置で印刷および充填し、複数のセラミックグリーンシートを積層することで、セラミック積層体３１を準備することができる。
また、金属基板３４は、プレス機を用いてＦｅ−Ｎｉ−Ｃｏ合金からなる板を打ち抜き加工を行うことで、開口部Ａ、切欠きＣ、第１孔部Ｂ１および第２孔部Ｂ２が形成することができる。このようにして、金属基板３４を準備することができる。
枠体３３は、セラミック積層体３１と同様に、複数のセラミックグリーンシートを積層して、半導体素子２を実装するために、予めパンチ等で実装領域Ｒとしての貫通孔を形成することで作製することができる。そして、枠体３３は、セラミック積層体３１の上面に貫通孔が実装領域Ｒを取り囲むように積層される。また、枠体３３は、コネクタ部材３５が接合されるメタライズパターンが側面の所定位置に設けられる。さらに、セラミック積層体３１と枠体３３は、所定の温度で同時に焼成されることによって一体的に形成することができる。
また、準備したセラミック積層体３１の下面に形成されたメタライズパターンにろう材を介して金属基板３４を接続すると同時に、金属基板３４の切欠きＣから露出するセラミック積層体３１の下面に形成されたメタライズパターンに複数のリード端子３７をろう材を介して接続する。
次に、準備した枠体３３の側面に形成されたメタライズパターンにコネクタ部材３５をろう材を介して接続する。さらに、枠体３３上にシールリングをろう材を介して接続する。このようにして、半導体素子収納用パッケージ３を作製することができる。
次に、半導体素子収納用パッケージ３の実装領域Ｒに半導体素子２を実装する。そして、半導体素子２と配線導体３６とを電気的に接続することができる。さらに、枠体３３内の気密性を保つ状態で、蓋体４をシールリングを介して枠体３３上に接続することで、半導体装置１を作製することができる。

Claims (8)

  1. 上下に貫通する貫通孔を有するセラミック積層体と、
    前記貫通孔に嵌められた、半導体素子を実装する実装領域を有する放熱部材と、
    前記セラミック積層体上に前記放熱部材を取り囲むように設けられた枠体と、
    前記セラミック積層体の下面に設けられた、前記放熱部材の下面を露出する開口部を有する金属基板と、を備え、
    前記枠体に、前記枠体内と前記枠体外とを電気的に接続するコネクタ部材をさらに備え、前記金属基板には、下面視して前記コネクタ部材と前記開口部との間に、前記セラミック積層体の下面の一部を露出する孔部が形成されていることを特徴とする半導体素子収納用パッケージ。
  2. 上下に貫通する貫通孔を有するセラミック積層体と、
    前記貫通孔に嵌められた、半導体素子を実装する実装領域を有する放熱部材と、
    前記セラミック積層体上に前記放熱部材を取り囲むように設けられた枠体と、
    前記セラミック積層体の下面に設けられた、前記放熱部材の下面を露出する開口部を有する金属基板と、を備え、
    前記金属基板は、下面視して外縁が四方に向かって延在した凸部を有しており、
    前記凸部同士の間において、少なくとも一箇所が、前記セラミック積層体の外縁の内側に凹んでおり、前記セラミック積層体の下面であって、前記金属基板の凹みに、リード端子が設けられていることを特徴とする半導体素子収納用パッケージ。
  3. 請求項２に記載の半導体素子収納用パッケージであって、
    前記凸部は、外縁が前記セラミック積層体の外縁よりも外方にまで延在されていることを特徴とする半導体素子収納用パッケージ。
  4. 請求項１ないし請求項３のいずれかに記載の半導体素子収納用パッケージであって、
    前記放熱部材の上面の高さ位置は、前記貫通孔の上部開口縁の高さ位置よりも低いことを特徴とする半導体素子収納用パッケージ。
  5. 請求項１ないし請求項４のいずれかに記載の半導体素子収納用パッケージであって、
    前記放熱部材は、下面が前記貫通孔の下部開口縁の高さ位置よりも下方に突出しており、側面の下端には側方に延在された延在部を有し、前記延在部の上面が前記セラミック積層体の下面に接続されていることを特徴とする半導体素子収納用パッケージ。
  6. 請求項１ないし請求項５のいずれかに記載の半導体素子収納用パッケージであって、
    前記セラミック積層体内には、上下方向に沿って複数の貫通導体が設けられており、
    前記複数の貫通導体の下端が、前記金属基板の上面に接続されていることを特徴とする半導体素子収納用パッケージ。
  7. 請求項６に記載の半導体素子収納用パッケージであって、
    前記複数の貫通導体は、断面視して前記放熱部材の両側のそれぞれに設けられていることを特徴とする半導体素子収納用パッケージ。
  8. 請求項１ないし請求項７のいずれかに記載の半導体素子収納用パッケージと、前記実装領域に実装された半導体素子と、前記枠体上に設けられた蓋体とを備えた半導体装置。
JP2014526839A 2012-07-27 2013-07-05 半導体素子収納用パッケージおよび半導体装置 Active JP5873174B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014526839A JP5873174B2 (ja) 2012-07-27 2013-07-05 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012166508 2012-07-27
JP2012166508 2012-07-27
JP2014526839A JP5873174B2 (ja) 2012-07-27 2013-07-05 半導体素子収納用パッケージおよび半導体装置
PCT/JP2013/068518 WO2014017273A1 (ja) 2012-07-27 2013-07-05 半導体素子収納用パッケージおよび半導体装置

Publications (2)

Publication Number Publication Date
JP5873174B2 true JP5873174B2 (ja) 2016-03-01
JPWO2014017273A1 JPWO2014017273A1 (ja) 2016-07-07

Family

ID=49997089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014526839A Active JP5873174B2 (ja) 2012-07-27 2013-07-05 半導体素子収納用パッケージおよび半導体装置

Country Status (2)

Country Link
JP (1) JP5873174B2 (ja)
WO (1) WO2014017273A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018096826A1 (ja) * 2016-11-28 2018-05-31 京セラ株式会社 半導体パッケージおよび半導体装置
JP7231809B2 (ja) * 2018-06-05 2023-03-02 日亜化学工業株式会社 発光装置
JPWO2020045563A1 (ja) * 2018-08-30 2021-08-12 京セラ株式会社 半導体パッケージおよびこれを備えた半導体装置
JP7319517B2 (ja) * 2019-02-06 2023-08-02 日亜化学工業株式会社 発光装置、パッケージ、及び、基部

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228240A (ja) * 2003-01-21 2004-08-12 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2009105270A (ja) * 2007-10-24 2009-05-14 Denki Kagaku Kogyo Kk 発光素子用金属ベース回路用基板の製造方法及び発光素子用金属ベース回路用基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60253291A (ja) * 1984-05-29 1985-12-13 イビデン株式会社 電子部品搭載用基板およびその製造方法
JP2004146406A (ja) * 2002-10-21 2004-05-20 Kyocera Corp 半導体素子収納用パッケージ
JP2007234846A (ja) * 2006-03-01 2007-09-13 Ngk Spark Plug Co Ltd 発光素子用セラミックパッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228240A (ja) * 2003-01-21 2004-08-12 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2009105270A (ja) * 2007-10-24 2009-05-14 Denki Kagaku Kogyo Kk 発光素子用金属ベース回路用基板の製造方法及び発光素子用金属ベース回路用基板

Also Published As

Publication number Publication date
JPWO2014017273A1 (ja) 2016-07-07
WO2014017273A1 (ja) 2014-01-30

Similar Documents

Publication Publication Date Title
JP5873174B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5837187B2 (ja) 半導体素子収納用パッケージ、半導体装置および実装構造体
JP6082114B2 (ja) 素子収納用パッケージおよび実装構造体
JP2006210672A (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP5873167B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP7160940B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6046822B2 (ja) 素子収納用パッケージおよびこれを備えた実装構造体
JP6075597B2 (ja) 素子収納用パッケージおよび実装構造体
JP5992785B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6030371B2 (ja) 素子収納用パッケージおよび実装構造体
JP6162520B2 (ja) 半導体素子収納用パッケージおよびこれを備えた実装構造体
JP5905728B2 (ja) 素子収納用パッケージ、および実装構造体
JP2016086126A (ja) 半導体素子パッケージおよび半導体装置
JP2014049563A (ja) 電子部品収納用パッケージおよび実装構造体
JP6034236B2 (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
JP2017152557A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP6219693B2 (ja) 素子収納用パッケージおよびこれを備えた実装構造体
JP3623179B2 (ja) 半導体素子収納用パッケージおよび半導体装置
WO2015029880A1 (ja) 素子収納用パッケージおよび実装構造体
JP2018018939A (ja) 半導体パッケージ、および半導体装置
JP2005191045A (ja) 配線基板
JP2014232796A (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
JP2005159130A (ja) 配線基板
JP2021101457A (ja) セラミック回路基板および電子装置
JP2006185953A (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160114

R150 Certificate of patent or registration of utility model

Ref document number: 5873174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150