JP2016086126A - 半導体素子パッケージおよび半導体装置 - Google Patents

Abstract

【課題】 信頼性の高い半導体素子パッケージおよび半導体装置を提供する。
【解決手段】 枠部材３が薄肉部３ｂを有することにより枠部材３と端子部材４との接触位置において、薄肉部３ｂが底部となる溝状の間隙が形成される。金属材料からなる枠部材３の熱膨張による変形は、この間隙によって吸収され、セラミックス材料からなる端子部材４に加わる応力が緩和される。その結果、端子部材４にクラックや欠けなどが発生することを抑制することができる。
【選択図】 図１

Description

本発明は、半導体素子を収納する半導体素子パッケージおよび半導体装置に関する。

ＬＤ（レーザダイオード）、ＰＤ（フォトダイオード）に代表される光半導体素子などの半導体素子は、半導体素子を保護するとともに、半導体素子と外部の信号配線とを接続するために半導体素子パッケージに収納される。特許文献１には、半導体素子パッケージの一例として光半導体用パッケージが記載されている。

特許文献１記載の光半導体用パッケージは、光ファイバのコネクタを固定する枠部と底部とからなる搭載ベースが金属材料からなり、搭載ベースに接合されるコの字型の端子部材がセラミックス材料からなる。

特開平１１−１７０４１号公報

半導体素子が動作するとジュール熱が発生し、発生した熱によって特許文献１記載の光半導体用パッケージ全体の温度が上昇する。金属材料からなる搭載ベースとセラミックス材料からなる端子部材の熱膨張係数が異なることによりジュール熱の発生時に端子部材に応力が加わり、セラミックス材料からなる端子部材にクラックや欠けが生じる。

本発明の目的は、信頼性の高い半導体素子パッケージおよび半導体装置を提供することである。

本発明は、半導体素子が載置される載置領域を含む主面を有する板状の基体と、前記載置領域を囲むように前記基体の主面に設けられる、金属材料からなる矩形状の枠部材であって、内周面および外周面間の厚み方向に貫通するように前記主面側が切り欠かれた切り欠きを有し、該切り欠きの周縁部の少なくとも一部の、前記内周面および前記外周面間の厚みが他の部分よりも薄い枠部材と、セラミックス材料からなる誘電体層および前記半導体素子と電気的に接続する接続端子を有し、前記切り欠きを塞いで前記基体と前記枠部材とに接合される端子部材と、を備えることを特徴とする半導体素子パッケージである。

また本発明は、上記の半導体素子パッケージと、前記載置領域に載置された半導体素子と、を備えることを特徴とする半導体装置である。

本発明によれば、信頼性の高い半導体素子パッケージおよび半導体装置を提供することができる。

本発明の実施形態である半導体素子パッケージ１の構成を示す分解斜視図である。 半導体素子パッケージ１の断面図である。 本発明の実施形態である半導体装置１０の構成を示す斜視図である。 他の実施形態である半導体素子パッケージ１Ａの構成を示す外観図である。 他の実施形態である半導体素子パッケージ１Ｂの構成を示す外観図である。

図１は、本発明の実施形態である半導体素子パッケージ１の構成を示す分解斜視図である。図２は、半導体素子パッケージ１の断面図である。

半導体素子パッケージ１は、基体２と枠部材３と端子部材４とを備え、基体２の一方主面２ａに枠部材３が設けられ、この枠部材３の基体２側には切り欠き３ａが形成されている。切り欠き３ａは、基体２の一方主面２ａと枠部材３との間の間隙となり、端子部材４は間隙となっている切り欠き３ａを塞いで設けられている。また、枠部材３の切り欠き３ａを形成した部分は、他の部分よりも厚みが薄い薄肉部３ｂとなっている。

本実施形態では、半導体素子パッケージ１に収納される半導体素子は、ＬＤ（レーザダイオード）、ＰＤ（フォトダイオード）などの光半導体素子であるが、基体２と枠部材３と端子部材４とを備える半導体素子パッケージ１に収納可能な半導体素子であれば、センサ素子や撮像素子などその他の半導体素子であってもよい。

基体２は、矩形板状に形成されており、一方主面２ａに半導体素子を載置可能な載置領域２ｂを有している。この載置領域２ｂは、半導体素子パッケージ１に収納される半導体素子を載置し、半導体素子を基体２の表面に固定するための領域である。

本実施形態の基体２は、複数の絶縁性基板を積層することにより作製される。そして、基体２の載置領域２ｂ上に半導体素子が載置される。絶縁性基板としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。

基体２の作製方法の一例を説明する。上記材料のガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。この混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することにより積層体を作製する。積層体を約１６００度の温度で焼成することにより基体２が作製される。

なお、基体２としては、複数の絶縁性基板が積層された構成に限られるものではない。一つの絶縁性基板により基体２が構成されていてもよい。また、基体２として、少なくとも半導体素子が載置される載置領域２ｂの部分に高い絶縁性を有していることが求められることから、例えば、金属基板の少なくとも載置領域２ｂ上に絶縁性基板を積層した構成としてもよい。特に、基体２に対して高い放熱性が求められる場合、金属部材は高い放熱性を有していることから、基体２がこのような構成であることが好ましい。金属基板上に絶縁性基板を積層した構成とすることで、基体２の放熱性を高めることができる。

金属基板材料としては、具体的には、鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンのような金属、あるいはこれらの金属の合金、たとえば銅−タングステン合金、銅−モリブデン合金、鉄−ニッケル−コバルト合金などを用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって基体２を構成する金属基板を作製することができる。

作製した金属基板の載置領域２ｂ上に、別途作製した絶縁性基板をろう材などの接合材で接合して基体２を得る。

枠部材３は、矩形状の枠体からなり、平面視において載置領域２ｂを取り囲んで基体２の一方主面に設けられている。枠部材３は、載置領域２ｂを取り囲んでいればよく、枠部材３の内側において、載置領域２ｂは、中央部分にあってもよく、その他の部分にあってもよい。また、基体２は、枠部材３とほぼ同じ外形状を有していてもよく、基体２の主面が枠部材３よりも大きく、延出する部分があってもよい。

本実施形態では、光半導体素子を用いるため、枠部材３には、光ファイバを固定し、光信号を入出力するための貫通孔３ｃが設けられている。

さらに枠部材３の切り欠き３ａの周縁部には、他の部分の厚みよりも薄い薄肉部３ｂが設けられる。なお、枠内から枠外に向かう方向を厚み方向とし、枠部材３の厚み方向の長さを枠部材３の厚みとする。なお、枠部材３の厚みは、内周面および外周面間が薄肉部３ｂを除いて一定になっている。

薄肉部３ｂは、本実施形態では切り欠き３ａ全体に設けているが、一部に設けてもよい。

本実施形態では、薄肉部３ｂは、枠部材３の内周面が外方に凹んだ部分である。すなわち、薄肉部３ｂとその他の部分で外周面は同一の位置にあり、外周面から内周面までの長さが、他の部分よりも薄肉部３ｂの方が短い。

枠部材３の切り欠き３ａには後述の端子部材４が設けられ、切り欠き３ａが塞がれることになる。そして、枠部材３に薄肉部３ｂが設けられているため、端子部材４と枠部材３との間であって枠部材３の内周面側に、溝状の間隙が生じる。

端子部材４は、セラミックス材料からなる誘電体層４ａと、半導体素子と電気的に接続する接続端子４ｂとを有しており、枠部材３の切り欠き３ａを塞いで基体２と枠部材３とに接合される。接続端子４ｂは、誘電体層４ａの表層または内層に設けられ、枠部材３の枠内から枠外へまたは枠外から枠内へと電気信号を入出力させる。

端子部材４は、接続端子４ｂの一方端４０は枠内に位置し、基体２の載置領域２ｂに載置された半導体素子と枠内で電気的に接続される。接続端子４ｂの他方端４１は、枠外に位置し、外部の実装基板などと電気的に接続する。接続端子４ｂは、誘電体層４ａの１つの層のみに設けられる必要はなく、ビア導体などの層間接続導体などを用いて複数の層にわたって設けられていてもよい。

誘電体層４ａは、基体２で説明した絶縁性基板と同様のセラミックス材料から構成される。接続端子４ｂは、金、銀、銅、ニッケル、タングステン、モリブデンおよびマンガンなどの金属材料からなり、誘電体層４ａの表層または内層にメタライズ層やめっき層等の形態で同時焼成されたり、金属めっきされてなるものでもよい。また、接続端子４ｂは、枠外に位置し、金属材料の線材が所定の形状に加工されて作製され、誘電体層４ａの表層に設けられためっき層にろう材等の接合材を介して接合されたものがリード端子として接続されていてもよく、例えば誘電体層４ａとの同時焼成が可能な金属材料に限らず、鉄、ニッケル、コバルトおよびクロム等からなる金属合金が所定のリード端子の形状に加工され、誘電体層４ａの表層に設けられためっき層にろう材で接合されたものも使用できる。

誘電体層４ａが、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして作製することができる。まず酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形して矩形シート状の複数のセラミックグリーンシートを作製する。次にこれらのセラミックグリーンシートを積層して積層体を作製する。その後、この積層体を１３００〜１６００℃の温度で焼成することによって誘電体層４ａを作製することができる。なお、セラミックグリーンシートは必ずしも複数層を積層する必要はなく、誘電体層４ａとしての機械的な強度等の点で支障がなければ、１層のみでも構わない。

また、誘電体層４ａが酸化アルミニウム質焼結体からなる場合は、接続端子４ｂは、例えばタングステンを含んでなり、次のようにして作製することができる。タングステンの粉末を有機溶剤および有機バインダと混合して作製した金属ペーストを誘電体層４ａとなるセラミックグリーンシートの表面（主面）に、所定のパターン形状となるように、スクリーン印刷法等の方法で印刷する。その後、これらのセラミックグリーンシートおよび金属ペーストを同時焼成する方法で、接続端子４ｂを形成することができる。

また、接続端子４ｂが層間接続導体を含む場合も、上記と同様の金属材料を用い、同様の方法で形成することができる。層間接続導体の場合には、予め誘電体層４ａとなるセラミックグリーンシートに厚み方向に貫通する貫通孔を設けておいて、この貫通孔内に金属ペーストを充填し、セラミックグリーンシートおよび金属ペーストを同時焼成すればよい。

端子部材４は、枠部材３に形成される切り欠き３ａを塞ぐ形状であればよく、少なくとも一部が枠部材３よりも内方に突出し、突出した部分に半導体素子と電気的に接続する接続端子４ｂの一方端４０が配置される。

半導体素子と端子部材４の接続端子４ｂとの接続は、電気信号が伝送できればどのような接続でもよく、ボンディングワイヤによる接続、フリップチップ接続、異方性導電フィルム（ＡＣＦ）による接続などであってもよい。

枠部材３が金属材料からなり、端子部材４がセラミックス材料からなる場合は、両材料の熱膨張係数の違いによって、半導体素子パッケージ１が加熱、冷却されたときに、枠部材３と端子部材４が異なる熱膨張・熱収縮を起こそうとするため、枠部材３と端子部材４に応力が加わる。仮に、枠部材３に薄肉部３ｂが無い場合は、枠部材３と端子部材４との熱膨張・熱収縮の違いによって生じる応力が大きくなるとともに、薄肉部３ｂが枠部材３に生じる応力を吸収しきれず、枠部材３の熱膨張・熱収縮によって端子部材４に加えられる応力が大きくなることから、端子部材４にクラックが生じる虞が大きい。

本実施形態では、枠部材３が薄肉部３ｂを有することにより枠部材３と端子部材４との接触位置において、薄肉部３ｂによる溝状の間隙が形成されるので、金属材料からなる枠部材３の熱膨張・熱収縮による変形による応力を低減し、セラミックス材料からなる端子部材４に加わる応力が緩和される。その結果、端子部材４にクラックが発生する虞を低減することができる。

薄肉部３ｂの厚みが厚く、その他の部分である薄肉部３ｂ周辺部分との厚みの差が小さいと、枠部材３の変形を吸収しにくくなるので、応力緩和効果が低くなる。薄肉部３ｂの厚みが薄過ぎると枠部材３の熱膨張や半導体素子パッケージ１に加えられる外力によって薄肉部３ｂが塑性変形を起こしたり、薄肉部３ｂにおける端子部材４との接合強度が著しく低下する可能性が高くなる。

薄肉部３ｂの厚みおよび幅は、枠部材３に用いられる材料や収納される半導体素子の発熱量などに応じて、端子部材４に加わる応力が緩和され、端子部材４にクラックなどが発生することを抑制することができるように設定すればよいが、例えば、薄肉部３ｂが連なる周辺部分の厚みが０．４ｍｍ〜２ｍｍである場合には、周辺部分の厚みに対して薄肉部３ｂの厚みを１／４〜３／４とする。

以上のように、本発明は、枠部材３において、端子部材と接する部分に薄肉部３ｂを設けることで端子部材４にクラックなどが発生することを抑制することができ、信頼性の高い半導体素子パッケージを提供することができる。

薄肉部３ｂを設ける領域については、切り欠き３ａを形成した領域であればよく、切り欠き３ａを形成した領域全体に設けてもよく、切り欠き３ａを形成した領域の一部にのみ設けてもよい。切り欠き３ａを形成した領域の少なくとも一部に薄肉部３ｂを設けることで、薄肉部３ｂを設けない場合に比べて端子部材４にクラックなどが発生することを抑制することができる。

本実施形態では、切り欠き３ａが枠部材３の角部分を含んでいる。すなわち、枠部材３の辺部分だけでなく、角部分が切り欠かれており、薄肉部３ｂも角部分に設けられている。したがって、枠部材３の角部分において、端子部材４と枠部材３との間に薄肉部３ｂが底部分となる溝状の間隙が生じる。

切り欠き３ａが枠部材３の角部分に形成され、この角部分に端子部材４が接合されている場合、半導体素子パッケージ１の加熱、冷却時に端子部材４に対して加わる応力は、枠部材３の角部分に設けられた端子部材４の周辺に集中する。したがって、薄肉部３ｂを角部分に設けることで、角部分に変形を吸収するための溝状の間隙を生じさせ、枠部材３の角部分に設けられた端子部材４の周辺にクラックなどが発生することをより効果的に抑制することができる。

本実施形態は、さらに枠部材３の隣接する２つの角部分を含んで切り欠き３ａが形成されている。すなわち、切り欠き３ａは、矩形状の枠部材３の三辺にわたって形成されている。薄肉部３ｂは、この切り欠き３ａを枠部材３の三辺にわたって設けられている。

図１，２に示すように、三辺にわたって形成される切り欠き３ａとは、枠部材３の短辺部分と、短辺部分を挟む２つの角部分と、２つの角部分に連なる２つの長辺部とにわたって連続的に形成された切り欠き３ａである。２つの長辺部分に形成される切り欠き３ａは、長辺部分の全長に形成される必要はなく、長辺部分の一部に形成されていてもよい。

このような切り欠き３ａに設けられる薄肉部３ｂは、切り欠き３ａと同様に短辺部分と、短辺部分を挟む２つの角部分と、２つの角部分に連なる２つの長辺部分とにわたって連続的に設けられ、２つの長辺部分に形成される薄肉部３ｂは、長辺部分に形成された切り欠き３ａの全長に形成される必要はなく、その一部に形成されていてもよい。

図３は、本発明の実施形態である半導体装置１０の構成を示す斜視図である。なお、図３では、装置の内部が分かり易いように、蓋体５を取り外した一部分解斜視図で示している。

半導体装置１０は、半導体素子パッケージ１と、基体２の載置領域２ｂに載置された半導体素子１１と、枠部材３の基体２とは反対側に接合される蓋体５とを備える。なお、蓋体５は、半導体装置１０において必須の構成ではなく、たとえば封止樹脂など他の保護部材で半導体素子１１を保護できる構成であれば蓋体５を備えなくてもよい。

半導体装置１０が、半導体素子パッケージ１を備えることにより、端子部材４にクラックなどが発生することを抑制することができ、信頼性の高い半導体素子装置を提供することができる。

半導体素子１１は、上記のように、半導体素子パッケージ１に収納可能なものであればよく、本実施形態では、光半導体素子である。本実施形態の半導体装置１０を使用する場合は、枠部材３に設けられた貫通孔３ｃに光ファイバが接続され固定される。光半導体素子が、例えばＬＤなどの発光素子であれば、端子部材４の接続端子４ｂを介して外部から入力された電気信号に応じて発光素子から光が出射され、出射された光が光ファイバに入射する。光半導体素子が、例えばＰＤなどの受光素子であれば、光ファイバから出射された光が受光素子に照射され、受光量に応じた電気信号が、端子部材４の接続端子４ｂを介して外部に出力される。

このように、半導体素子１１として光半導体素子を用いる場合は、光ファイバの光軸上に半導体素子１１を配置する必要があるので、基体２に半導体素子１１を直接載置せず、ペルチェ素子やマウント部材１２を介して載置することが好ましい。マウント部材１２は、絶縁性を有する材料であればよく、基体２で説明した絶縁性基板と同様のセラミックス材料などを用いることができる。

本実施形態では、半導体素子１１の接続パッド１１ａと接続端子４ｂの一方端４０とは、ボンディングワイヤ１３によって電気的に接続されており、半導体素子１１と外部との電気信号の入出力が可能となっている。

蓋体５は、半導体装置１０の内部に水分や微粒子などの侵入を防止できるものであればよく、枠部材３と同様の金属材料や端子部材４の誘電体層４ａと同様のセラミックス材料などを板状に加工、成形したものを用いることができる。

なお、本実施形態のように、半導体素子がＬＤやＰＤなどの光半導体素子の場合は、外光が半導体装置１０内に入射することを防ぐために、蓋体５は、光を透過しない不透明なものとする必要がある。

蓋体５は、枠部材３の上部にろう材などの接合材によって固定される。半導体装置１０を組み立てる場合、予め半導体素子パッケージ１を準備し、基体２の載置領域２ｂに半導体素子１１を載置して基体２に固定し、半導体素子１１と端子部材４の接続端子４ｂとを電気的に接続するとともに、半導体素子１１との間で光信号が入出力されるように光ファイバを貫通孔３ｃに固定する。その後、蓋体５を枠部材３に固定する。蓋体５をシーム溶接によって枠部材３の上面に固定するために蓋体５の周縁部をローラ電極によって加熱するが、シーム溶接のために加えた熱が枠部材３および端子部材４に伝導する。このとき、半導体素子１１の動作時と同様に枠部材３および端子部材４に熱膨張、熱収縮が生じるが、枠部材３に薄肉部３ｂを設けているので、枠部材３の熱膨張、熱収縮による変形を吸収するための溝状の間隙を生じさせ、端子部材４に生じる応力を低下できることから、端子部材４にクラックなどが発生することを抑制することができ、信頼性の高い半導体素子パッケージを提供することができる。

図４は、他の実施形態である半導体素子パッケージ１Ａの構成を示す外観図である。本実施形態の半導体素子パッケージ１Ａは、図１，２に示した半導体素子パッケージ１と同様に、基体２と枠部材３Ａと、端子部材４とを備えている。本実施形態が、半導体素子パッケージ１と異なる点は、枠部材３Ａに設けられる薄肉部３ｄのみであり、その他の構成については半導体素子パッケージ１と同様であるので、同じ参照符号を付与して説明は省略する。

半導体素子パッケージ１の枠部材３に設けられる薄肉部３ｂは、枠部材３の内周面が外方に凹んだ部分であるのに対して、本実施形態の半導体素子パッケージ１Ａの枠部材３Ａに設けられる薄肉部３ｄは、外周面が内方に凹んだ部分である。すなわち、薄肉部３ｄと薄肉部３ｄに連なるその他の部分で内周面は同一の位置にあり、内周面から外周面までの長さが、他の部分よりも薄肉部３ｄの方が短い。

薄肉部３ｄの厚みおよび幅は、枠部材３Ａに用いられる材料や収納される半導体素子の発熱量などに応じて、端子部材４に加わる応力が緩和され、端子部材４にクラックなどが発生することを抑制することができるように設定すればよいが、例えば、薄肉部３ｄの厚みおよび幅は、上記の薄肉部３ｂと同様である。

半導体素子パッケージ１と半導体素子パッケージ１Ａとでは、薄肉部３ｂ、３ｄを設けることによって端子部材４にクラックなどが発生することを抑制することができる効果は同様に発揮される。

半導体素子パッケージ１は、薄肉部３ｂによって生じる溝状の間隙が外方に向かって凹となっており内方に向かって開放されているので、蓋体５をシーム溶接によって枠部材３の上面に接合する際に、蓋体５の周縁部が薄肉部３ｂの上方に接合されることとなっている。これにより、薄肉部３ｂが連なる周辺部分の変形や撓みによって生じる、蓋体５の周縁部の変形を抑制できる。即ち、変形しやすい蓋体５の周縁部を薄肉部３ｂの上方に接合することから、薄肉部３ｂの周辺部分の変形や撓みによる、蓋体５の周縁部の変形を抑制できる。

半導体素子パッケージ１Ａは、薄肉部３ｄによって生じる溝状の間隙が内方に向かって凹となっており外方に向かって開放されているので、薄肉部３ｄを設けない構成に比べて枠部材３Ａの外表面の表面積が広くなっている。さらに、半導体素子パッケージ１Ａは、薄肉部３ｄによって生じる溝状の間隙が内方に向かって凹状となっており外方に向かって開放されていることにより、シーム溶接によって蓋体５を枠部材３に接合する際に、蓋体５の周縁部から端子部材４に伝達される熱を低減できるとともに、薄肉部３ｄを介して大気中に放熱される。これにより、シーム溶接によって蓋体５を枠部材３に接合する際の端子部材4の熱膨張、熱収縮を低減でき、端子部材４に生じる応力を低減できることから、端子部材４に生じるクラックなどを抑制することができる。

半導体素子１１の動作時には、半導体素子１１で発生した熱により枠部材３が加熱されることになるが、枠部材３Ａの外表面の面積が広くなっているために、放熱面積が広く枠部材３Ａが冷却されやすい。枠部材３Ａが冷却されると、熱膨張による枠部材３Ａの変形が小さくなるので、端子部材４に加わる応力が小さくなり、端子部材４にクラックなどが発生することをさらに抑制することができる。

本実施形態では、切り欠き３ａが、矩形状の枠部材３Ａの三辺にわたって形成されている。薄肉部３ｄは、この切り欠き３ａを枠部材３Ａの三辺にわたって切り欠き３ａの全長と同じ長さで設けられている。

本実施形態の半導体素子パッケージ１Ａも、半導体素子パッケージ１と同様に、２つの長辺部分に形成される薄肉部３ｄは、長辺部分に形成された切り欠き３ａの全長に形成される必要はなく、その一部に形成されていてもよい。

図５は、さらに他の実施形態である半導体素子パッケージ１Ｂの構成を示す外観図である。本実施形態の半導体素子パッケージ１Ｂは、図４に示した半導体素子パッケージ１Ａと同様に、基体２と枠部材３Ａと、端子部材４とを備え、枠部材３Ｂに設けられる薄肉部３ｅが、外周面が内方に凹んだ部分である。本実施形態が、半導体素子パッケージ１Ａと異なる点は、枠部材３Ｂに設けられる薄肉部３ｅのみであり、その他の構成については半導体素子パッケージ１Ａと同様であるので、同じ参照符号を付与して説明は省略する。

本実施形態でも他の実施形態と同様に、切り欠き３ａが、矩形状の枠部材３Ｂの三辺にわたって形成されており、薄肉部３ｅは、枠部材３Ｂの三辺にわたって設けられているが、長辺部分においては、切り欠き３ａの全長と同じ長さではなく、切り欠き３ａの全長の約半分の長さで設けられている。

端子部材４は、枠部材３，３Ａ，３Ｂに形成された切り欠き３ａを塞ぐようにして、枠部材３，３Ａ，３Ｂおよび基体２の主面２ａに接合される。端子部材４と枠部材３，３Ａ，３Ｂとの接合箇所は、切り欠き３ａを形成した部分であり、そこには薄肉部３ｂ，３ｄ，３ｅが設けられている。薄肉部３ｂ，３ｄ，３ｅは他の部分よりも厚みが薄いために、端子部材４に接する部分の面積である接合面積が比較的小さくなる。薄肉部３ｂ，３ｄ，３ｅを設ける部分を、切り欠き３ａを形成した部分全体に設けるよりも一部に設けるほうが端子部材４との接合面積を大きくできるので、接合強度をより高くすることができる。

本実施形態の半導体素子パッケージ１Ｂでは、薄肉部３ｅを設ける箇所として最も効果が高い角部分には薄肉部３ｅを設けており、長辺部分では一部に設けることとしているので、端子部材４にクラックなどが発生することを抑制する効果をほとんど低下させることなく、端子部材４の接合強度を高めることができ、信頼性の高い半導体素子パッケージおよび半導体装置を提供することができる。

１ 半導体素子パッケージ
１Ａ 半導体素子パッケージ
１Ｂ 半導体素子パッケージ
２ 基体
２ａ 主面
２ｂ 載置領域
３ 枠部材
３Ａ 枠部材
３Ｂ 枠部材
３ｂ 薄肉部
３ｃ 貫通孔
３ｄ 薄肉部
３ｅ 薄肉部
４ 端子部材
４ａ 誘電体層
４ｂ 接続端子
５ 蓋体
１０ 半導体装置
１１ 半導体素子

Claims (5)

1. 半導体素子が載置される載置領域を含む主面を有する板状の基体と、
   前記載置領域を囲むように前記基体の主面に設けられる、金属材料からなる矩形状の枠部材であって、内周面および外周面間の厚み方向に貫通するように前記主面側が切り欠かれた切り欠きを有し、該切り欠きの周縁部の少なくとも一部の、前記内周面および前記外周面間の厚みが他の部分よりも薄い枠部材と、
   セラミックス材料からなる誘電体層および前記半導体素子と電気的に接続する接続端子を有し、前記切り欠きを塞いで前記基体と前記枠部材とに接合される端子部材と、を備えることを特徴とする半導体素子パッケージ。
2. 前記切り欠きは、隣り合う２つの角部分を含む、前記枠部材の三辺に切り欠かれ、前記周縁部の少なくとも一部は、前記枠部材の三辺に設けられることを特徴とする請求項１記載の半導体素子パッケージ。
3. 前記周縁部の少なくとも一部は、前記枠部材の外周面が内方に凹んでいることを特徴とする請求項１または２記載の半導体素子パッケージ。
4. 前記周縁部の少なくとも一部は、前記枠部材の内周面が外方に凹んでいることを特徴とする請求項１または２記載の半導体素子パッケージ。
5. 請求項１〜４のいずれか１つに記載の半導体素子パッケージと、
   前記載置領域に載置された半導体素子と、を備えることを特徴とする半導体装置。

Images