JP5873167B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

Description

本発明は、半導体素子収納用パッケージおよび半導体装置に関する。

従来から、光通信や高速信号処理の分野等で使用される、半導体レーザダイオードまたはフォトダイオード等の半導体素子、半導体素子を収納するための半導体素子収納用パッケージが知られている（例えば、特開平９−６４２１９号公報、特開２００１−２３７４８２号公報、特開２００１−３１９９８４号公報参照）。このようなパッケージの内部に半導体素子を収納して、半導体素子がパッケージの外部と電気的に接続されるように組み立てることにより半導体装置が構成される。なお、このような半導体素子収納用パッケージは、外部と電気的に接続するためのコネクタが、半導体素子を取り囲む枠体に組み込まれている。ところで、半導体素子収納用パッケージが、半導体素子からコネクタに熱が伝わることで、コネクタが熱膨張を起こして、コネクタが組み込まれた枠体や基板にクラックが発生する可能性が高い構造となっている。

本発明は、上記の問題点に鑑みてなされたものであり、半導体素子からコネクタに熱が伝わりにくくすることで、熱による影響を低減することが可能な半導体素子収納用パッケージおよび半導体装置を提供することを目的とする。

本発明の一実施形態に係る半導体素子収納用パッケージは、上面に半導体素子を実装する実装領域を有する基板と、前記基板上に前記実装領域から前記基板の端部にかけて形成された配線導体と、前記基板上に設けられた、前記実装領域を囲むとともに、前記基板の端部を外側に露出させた枠体とを備えている。また、半導体素子収納用パッケージは、前記基板の側面に、前記枠体と間をあけて設けられ、前記配線導体に電気的に接続されたコネクタ部材を備えている。

本発明の一実施形態に係る半導体装置は、前記半導体素子収納用パッケージと、前記実装領域に実装された半導体素子と、前記枠体上に前記半導体素子を覆う蓋体とを備えている。

図１は、本発明の一実施形態に係る半導体装置の内部を示した概観斜視図であって、コネクタ部材の筒状体を示している。 図２は、本発明の一実施形態に係る半導体装置の内部を示した概観斜視図であって、コネクタ部材の芯線を示している。なお、蓋体を取り除いている。 図３は、本発明の一実施形態に係る半導体装置の概観斜視図であって、基板の下面を示している。 図４は、本発明の一実施形態に係る半導体装置の内部を示した平面図である。 図５は、本発明の一実施形態に係る半導体装置の側面図である。 図６は、本発明の一実施形態に係る半導体装置の正面図である。 図７は、一変形例に係る半導体素子収納用パッケージを示した概観斜視図である。 図８は、一変形例に係る半導体素子収納用パッケージを示した概観斜視図である。 図９は、図７の一変形例に係る半導体素子収納用パッケージの下面を示した概観斜視図である。 図１０は、図７の一変形例に係る半導体素子収納用パッケージの側面図である。 図１１は、図７の一変形例に係る半導体素子収納用パッケージの下面を示した底面図である。 図１２は、一変形例に係る半導体素子収納用パッケージを示した概観斜視図である。 図１３は、一変形例に係る半導体素子収納用パッケージの概観斜視図であって、基板の下面を示している。 図１４は、図１３の一変形例に係る半導体素子収納用パッケージの概観斜視図であって、蓋体および金属基板を取り外した状態を示している。

以下、本発明の一実施形態に係る半導体素子収納用パッケージおよび半導体装置について、図面を参照しながら説明する。

＜半導体装置の構成＞
図１は、本発明の一実施形態に係る半導体装置１を示す分解斜視図である。半導体装置１は、外部からの電気信号を半導体素子で信号処理して外部に出力するための装置であって、例えばＩＣ、ＬＳＩ、発光ダイオード、半導体レーザダイオードまたはフォトダイオード等の半導体素子２を実装するのに用いるものである。なお、半導体装置１は、半導体素子収納用パッケージ３に半導体素子２を実装したものである。

半導体装置１は、半導体素子２と、半導体素子収納用パッケージ３および蓋体４とを備えている。半導体素子収納用パッケージ３は、上面に半導体素子２を実装する実装領域Ｒを有する基板３１と、基板３１上に実装領域Ｒから基板３１の端部にかけて形成された配線導体３２と、基板３１上に実装領域Ｒを囲むとともに、基板３１の端部を露出した枠体３３と、基板３１の側面に、枠体３３と間をあけて設けられ、配線導体３２に電気的に接続されたコネクタ部材３４とを備えている。

基板３１は、半導体素子２を実装することが可能な板状体である。基板３１は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等の絶縁層を複数層積層したものである。また、基板３１上には、半導体素子２を搭載する実装領域Ｒが形成されている。

基板３１は、矩形状の板状体であって、平面視して、四隅が面取りされているが、面取りされている箇所を含めず、一辺の長さが例えば１０ｍｍ以上５０ｍｍ以下に設定されている。また、基板３１は、上下方向の厚みが例えば１ｍｍ以上６ｍｍ以下であって、側面にコネクタ部材３４を取り付けることができる大きさの厚みを有している。基板３１の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上２００Ｗ／（ｍ・Ｋ）以下に設定されている。

また、基板３１の上面には、高周波信号が伝送されるモリブデンまたはマンガン等の金属を含む金属ペーストを焼結して成る配線導体３２が形成されている。また、基板３１の側面には、例えば、モリブデンまたはマンガン等の金属ペーストを焼結したメタライズ層３５が形成されている。コネクタ部材３４は、メッキ処理が施されたメタライズ層３５に対して、例えば半田またはろう材の接合部材を介して接続されている。

また、基板３１の上面には、実装領域Ｒを取り囲むように枠体３３が設けられている。枠体３３は、基板３１のコネクタ部材３４が設けられている一辺を除いて、基板３１の三辺に沿って設けられている。これにより、基板３１の上面と枠体３３の外周面との間に角部が設けられないことから、半導体装置１の製造工程や動作時に生じる熱応力が角部等の一部に集中することが抑制される。その結果、基板３１や枠体３３に生じるクラックが抑制される。枠体３３は、基板３１のコネクタ部材３４が設けられている一辺に対しては、基板３１上に形成された配線導体３２を横切るように設けられている。配線導体３２は、図４に示すように、枠体３３の一辺によって、平面視して二つに分かれているが、枠体３３の下部を横切って基板３１の一辺にまで伸びている。または、配線導体３２は、枠体３３の下部で基板１の内部を介して基板３１の一辺にまで伸びていてもよい。そして、枠体３３で囲まれない領域に位置する配線導体３２の一部は、大気中に露出して設けられる。

枠体３３は、枠状部材であって、半導体素子２を外部から保護するものである。枠体３３は、図１または図２に示すように、半導体素子２を実装する実装領域Ｒを囲むように基板３１上に設けられる。枠体３３は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等の絶縁層を複数層積層したものである。なお、枠体３３は、基板３１と一体的に形成されていてもよいし、基板３１と別個独立に形成されていてもよい。基板３１と枠体３３とが別個独立に形成された場合には、基板３１と枠体３３とは、例えば半田またはろう材等の接合部材を介して接合される。

また、枠体３３は、上下方向の厚みが例えば０．３ｍｍ以上６ｍｍ以下であって、半導体素子２の厚みよりも大きく設定されている。また、枠体３３は、平面視して、四隅が面取りされているが、面取りされている箇所を含めず、外縁の一辺の長さが例えば５ｍｍ以上５０ｍｍ以下に設定されている。また、枠体３３は、平面視して、内縁の一辺の長さが例えば３ｍｍ以上４８ｍｍ以下に設定されている。

基板３１の下面には、図３に示すように、外部と電気的に接続するための、複数のリード端子３６が設けられている。リード端子３６は、基板３１のコネクタ３４が設けられた一辺を間に挟んだ二辺に設けられている。基板３１の下面には、複数のリード端子３６に対応して複数のビア導体が設けられている。そして、複数のリード端子３６のそれぞれが各ビア導体と接続されている。なお、複数のビア導体は、基板３１内をとおって配線導体３２に接続され、基板３１上面の実装される半導体素子２と電気的に接続される。なお、リード端子３６は、ビア導体を介して基板３１の下面に電気的に接続された配線パターンに対して、例えば半田またはろう材等の接合部材を介して接合される。

ここで、コネクタ部材３４について説明する。コネクタ部材３４は、同軸端子を接続するためのものである。コネクタ部材３４は、外部の同軸端子を接続して、外部と電気的に接続することができる。コネクタ部材３４は、一対の貫通孔を有する板状体３４１と、一対の貫通孔に嵌められた一対の筒状体３４２と、貫通孔に貫通して設けられた芯線３４３とを備えている。

板状体３４１は、それぞれ筒状体３４２を嵌めることが可能な一対の貫通孔が設けられている。板状体３４１は、例えば鉄、ニッケル、コバルト、銅またはこれらの合金からなり、金型や切削にて加工することで作製することができる。板状体３４１は、上下方向の厚みが例えば２ｍｍ以上６ｍｍ以下であって、平面視したときの一辺の長さが例えば５ｍｍ以上５０ｍｍ以下に設定されている。また、板状体３４１は、貫通孔の直径が例えば３ｍｍ以上１０ｍｍ以下に設定されている。

筒状体３４２は、同軸端子を嵌めることができ、芯線３４３と同軸端子とを電気的に接続するものである。筒状体３４２は、例えば鉄、ニッケル、コバルト、銅またはこれらの合金からなり、金型や切削にて加工することで作製することができる。筒状体３４２は、円筒状であって、平面視したときの一辺の長さが例えば３ｍｍ以上１０ｍｍ以下に設定されている。また、筒状体３４２は、内径が例えば２ｍｍ以上６ｍｍ以下に設定されている。

芯線３４３は、筒状体３４２で囲まれる領域から基板３１上の端部に形成された配線導体３２上にまで延在している。芯線３４３は、基板３１上の配線導体３２と同じ高さ位置に設定されている。そして、芯線３４３と配線導体３２とが電気的に接続され、芯線３４３と半導体素子２とが電気的に接続される。そして、芯線３４３と電気的に接続された基板３１上の配線導体３２は、枠体３３で囲まれる領域から枠体３３で囲まれない領域にかけて設けられている。なお、芯線３４３は、例えば鉄、ニッケル、コバルト、銅またはこれらの合金等の導電性材料からなる。

また、枠体３３上には、半導体素子２を覆うように蓋体４が設けられる。蓋体４は、枠体３３で囲まれる領域を気密封止するものである。蓋体４は、例えば、銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金、あるいは酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミックスから成る。また、蓋体４は、枠体３３の上面に、例えば半田またはろう材等の接合部材を介して接合される。

枠体３３で囲まれた領域は、真空状態または窒素ガス等が充填されており、蓋体４を枠体３３上に設けることで、枠体３３で囲まれる領域を気密封止された状態にすることができる。蓋体４は、所定雰囲気で、枠体３３上に載置され、枠体３３の封止用導体パターン上に接合されたシールリングと蓋体３３の封止部材とが溶接されるように所定電流を蓋体３３に印加して、シーム溶接を行なうことにより枠体３３上に取り付けられる。また、蓋体４は、例えばろう材、ガラス接合材または樹脂接合材等の接合材を介して取り付けることができる。

本実施形態に係る半導体装置１および半導体素子収納用パッケージ３は、基板３１の側面にコネクタ部材３４を設け、基板３１上の枠体３３内に位置する半導体素子２が実装される実装領域Ｒから基板３１上の枠体３３外に位置する基板３１上の端部にかけて配線導体３２が形成されている。また、配線導体３２は、枠体３３内から枠体３３外にまで延在しており、枠体３３外で配線導体３２の一部が大気中に露出している。そして、コネクタ部材３４の芯線３４３が基板３１上の端部に形成された配線導体３２に接続されている。半導体素子２の発した熱が、基板３１または配線導体３２を介して枠体３３内から枠体３３外に伝わる。そして、コネクタ部材３４は、枠体３３内の配線導体３２と直接接続されず、枠体３３外の基板３１上の端部にて露出された配線導体３２の一部と接続されている。

配線導体３２および枠体３３の外側に延在する基板３１の上面は枠体３３外で大気中に露出しているため、半導体素子２から伝わる熱が、配線導体３２や枠体３３の外側に延在する基板３１の上面を介して大気中に放熱される。半導体素子２が発する熱や蓋体４を枠体３３に接続する際に加えられる熱を枠体３３からコネクタ部材３４に伝わりにくくすることができ、基板３１、枠体３３またはコネクタ部材３４に熱応力が集中して、クラックが発生する虞を低減することができる。このように、半導体素子２からコネクタ部材３４に熱が伝わりにくくすることで、熱による影響を低減することが可能な半導体素子収納用パッケージ３および半導体装置１を提供することができる。

また、配線導体３２を誘電率が小さい大気中に露出させることで、配線導体３２の線路幅を広く設定することができる。そして、配線導体３２の線路幅を大きくすることで、芯線３４３との接続面積を大きくすることができ、配線導体３２と芯線３４３との接続強度を向上させることができる。また、配線導体３２の線路幅を大きくすることで、配線導体３２の電気抵抗を小さくすることができ、配線導体３２の温度上昇を抑えることができる。その結果、低電流・低電力による電気信号伝送がしやすくなり、伝送特性を向上させることができる。

さらに、基板３１上の枠体３３にコネクタ部材３４を設ける場合は、コネクタ部材３４分の上下方向の大きさ分が枠体３３に必要になり、枠体３３を上下方向に大きくしなければならない。しかしながら、本実施形態に係る半導体装置１および半導体素子収納用パッケージ３は、基板３１の側面にコネクタ部材３４を設けるため、枠体３３の上下方向の大きさが、コネクタ部材３４分の上下方向の大きさ分も必要なくなり、枠体３３の上下方向の大きさを小さくすることができ、低背化を実現することができる。

枠体３３内は、気密封止されており、半導体素子２の発する熱が、配線導体３２に伝わりやすく、配線導体３２が形成された箇所に熱応力が集中しやすい。そのため、枠体３３と配線導体３２との間に熱が伝わりやすい。仮に、枠体３３にコネクタ部材３４を設けることが可能な切欠きを設けて、コネクタ部材３４を枠体３３の切欠きに設けるとすると、半導体装置１の製造工程において加えられる熱に起因した熱応力や、半導体素子２の発する熱とコネクタ部材３４の発する熱とに起因した熱応力が枠体３３に集中して、枠体３３にクラックが発生し、枠体３３内の気密封止された状態が破壊される虞がある。また、半導体素子収納用パッケージおよび半導体装置の製造工程において付加される熱により、基板３１、枠体３３またはコネクタ部材３４に、熱膨張係数差に起因した熱応力が生じやすい。例えば、コネクタ部材３４が枠体３３にろう材によって接合される際や、枠体３３の上面に接合されたシールリングを介して蓋体４をシーム溶接によって接合する際である。

そのため、仮に枠体３３にコネクタ部材３４を設けることが可能な切欠きを設けて、コネクタ部材３４を枠体３３の切欠きに嵌めたりすると、基体３１、枠体３３またはコネクタ部材３４の熱膨張係数差に起因した熱応力がそれぞれの部材に加わりやすい。そして、基体３１または枠体３３にクラックが発生し、枠体３３内の気密封止された状態が破壊される虞がある。また、基体３１、枠体３３またはコネクタ部材３４が歪んだり、反ったりすることによってコネクタ部材３４の芯線３４３が配線導体３２の所望の位置から変動して、芯線３４３が配線導体３２から剥がれたりする虞がある。

そこで、コネクタ部材３４を枠体３３に取り付けず、基板３１の側面に設けることで、枠体３３とコネクタ部材３４との熱膨張差によって枠体３３に集中する熱応力を低減することができ、枠体３３内の気密封止された状態を良好に維持することができる。さらには、コネクタ部材３４または芯線３４３を基板３１の所望する個所に適切に接合することができ、芯線３４３を配線導体３２に電気的に接続することができることから、半導体素子収納用パッケージおよび半導体装置１の電気特性を良好に維持することができる。

さらには、半導体素子収納用パッケージ３は、コネクタ部材３４が枠体３３とは別に基板３１の一辺に設けられることにより、枠体３３は、半導体素子２を収納する程度の高さを有すればよく、コネクタ部材３４を設けるための切り欠きを形成するために必要な高さ、および側面に設けるために必要な高さを必要としないため、枠体３３の高さに応じて半導体素子収納用パッケージ３および半導体装置１の高さを調整することができ、低背化を実現することが可能となる。

＜変形例＞
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。

以下、本実施形態の変形例について説明する。なお、本実施形態の変形例に係る半導体装置１および半導体素子収納用パッケージ３のうち、本実施形態に係る半導体装置１および半導体素子収納用パッケージ３と同様な部分については、同一の符号を付して適宜説明を省略する。

図７は、一変形例に係る半導体素子収納用パッケージ３であって、基板３１の側面に複数のコネクタ部材３４を設けた構造を示した概観斜視図である。図８は、一変形例に係る半導体素子収納用パッケージ３であって、基板３１の一つの側面に、一対の筒状体３４３を複数設けた構造を示した概観斜視図である。図９は、図７の一変形例に係る半導体素子収納用パッケージ３の下面を示した概観斜視図である。図１０は、図７の一変形例に係る半導体素子収納用パッケージ３の側面を示した側面図である。図１１は、図７の一変形例に係る半導体素子収納用パッケージ３の下面を示した底面図である。図１２は、一変形例に係る半導体素子収納用パッケージ３であって、枠体３３ｂの一部がコネクタ部材３４ａに当接した構造を示した概観斜視図である。図１３は、一変形例に係る半導体素子収納用パッケージ３であって、基板３１の下面に金属基板３７が設けられている。図１４は、図１３の一変形例に係る半導体素子収納用パッケージ３から、金属基板３７を取り外した状態を示している。

コネクタ部材３４は、図７に示すように、基板３１の側面に２つ設けられてもよい。この例では、基板３１は、２つのコネクタ部材３４の間に位置している。コネクタ部材３４は、基板３１の対向する２つの辺に位置する側面に基板３１が２つのコネクタ部材３４の間に位置するようにして設けられてもよい。枠体３３は、コネクタ部材３４が設けられる基板３１の２つの辺を除いて、基板３１の２辺に沿って設けられてもよい。これにより、基板３１の上面と枠体３３の外周面との間に角部が設けられないことから、半導体装置１の製造工程や動作時に生じる熱応力が角部等の一部に集中することが抑制される。その結果、基板３１や枠体３３に生じるクラックが抑制される。そして、配線導体３２は、枠体３３で囲まれない領域の複数個所に、配線導体３２の一部が、大気中に上面を露出して設けられる。また、コネクタ部材３４ａは、図８に示すように、枠体３３ａの外側に延在する基板３１の一辺に、一対の筒状体３４３を並べるように複数設けてもよい。その結果、半導体装置１および半導体素子収納用パッケージ３は、入出力される電気信号の容量を増やすことができる。

また、半導体素子収納用パッケージ３は、図９に示すように、基板３１の下面に設けられた、基板３１内のビア導体を介して電気的に接続された複数の電極パッドに半田バンプ３２ａが設けられる。そして、基板３１の下面には、それぞれの半田バンプ３２ａを取り囲むように一体的に形成されたセラミック層３１ａが設けられている。セラミック層３１ａは、半田バンプ３２ａを基板３１の下面における所望の位置に設けるとともに、隣接する半田バンプ３２ａが電気的に短絡することを抑制するものである。セラミック層３１ａは、基板３１と同じ材料からなり、基板３１との熱膨張差によって生じる応力によってクラックが生じることを抑制することができる。さらに、半導体素子収納用パッケージ３は、基板３１内のビア導体を介して電気的に接続された複数の電極パッドを高密度に設けることができるとともに半導体装置１を低背化することができる。

セラミック層３１ａは、平面透視して枠体３３の外縁で囲まれる領域の全てを覆うように形成されている。セラミック層３１ａが平面透視して枠体３３の外縁で囲まれる全てを覆うように形成されていることで、基板３１と枠体３３、セラミック層３１ａとの熱膨張差に伴って生じる応力がセラミック層３１ａの外周部に集中し、セラミック層３１ａの外周部からクラックが生じることが抑制されるという作用効果を奏する。なお、セラミック層３１ａは、例えば、平面視したときの一辺の長さが４ｍｍ以上４８ｍｍ以下であって、上下方向の厚みが０．０５ｍｍ以上０．５ｍｍ以下に設定されている。セラミック層３１ａは、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体等のセラミック材料からなる。セラミック層３１ａの熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上２００Ｗ／（ｍ・Ｋ）以下に設定されている。

セラミック層３１ａは、基板３１内のビア導体を介して電気的に接続され、基板３１の下面に設けられた電極パッドを取り囲むように設けられる。そして、セラミック層３１ａで取り囲まれる電極パッドに、半田バンプ３２ａが設けられている。電極パッドおよび半田バンプ３２ａは、マトリックス状に規則的に配列されている。また、半田バンプ３２ａは、平面透視して枠体３３の外縁内に収まるように配置されている。半田バンプ３２ａが、枠体３３の外縁内に収まるように配置されていることで、半導体素子２からの熱を効率よく外部の実装基板に放熱することができるとともに、枠体３３の外側に延在する基板３１の端部が反ったり変形したりすることによって半田バンプ３２ａが外部の実装基板や電極パッドから剥がれ、電気的に断線されることが抑制されるという作用効果を奏する。なお、半田バンプ３２ａは、例えば、Ａｕ−Ｓｎ半田、Ｓｎ−Ａｇ半田またはＳｎ−Ｃｕ半田等の導電材料からなる。

図１２は、図８で示した半導体素子収納用パッケージ３において、枠体３３ｂの一部がコネクタ部材３４ａに接続された構造である。コネクタ部材３４ａの一対の筒状体３４３の間であって、コネクタ部材３４ａと枠体３３ｂとの間に凸部３３１ｂが設けられている。コネクタ部材３４ａは、一対の筒状体３４３を設けることで、基板３１の一辺に沿った長さが長くなる。そのため、コネクタ部材３４ａは、反り変形をしやすくなったり傾いて接続されやすくなったりする。そこで、一対の筒状体３４３側面の一部であって、枠体３３側の面に凸部３３１ｂを当接させる。凸部３３１ｂが、コネクタ部材３４ａが反り変形しようとしたり、傾いたりしようとするのを、コネクタ部材３４ａの側面に当接させることで、コネクタ部材３４ａが反り変形したり傾いたりするのを抑制することができる。また、凸部３３１ｂは、平面視してコネクタ部材３４ａの中央部に接続されてもよく、コネクタ部材３４ａが一方向に偏って反り変形しようとしたり傾いたりしようとするのを抑制することができる。さらに、凸部３３１ｂは、一対の筒状体３４３に接続される、それぞれの配線導体３２との間に生じる電気的な干渉を抑制することができる。

図１３、図１４は、図３に示した半導体素子収納用パッケージ３の下面に金属基板３７を設けた構造である。金属基板３７は、基板３１の下面に設けられる。金属基板３７は、基板３１の下面を露出する開口部Ａを有している。金属基板３７は、半導体素子収納用パッケージ３を外部の基板に、例えばろう材、ガラス接合材または樹脂接合材等の接合材を介して接続するものである。金属基板３７は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。金属基板３７は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、金属基板３７の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。金属基板３７の熱膨張係数は、例えば３×１０^−６／Ｋ以上２８×１０^−６／Ｋ以下に設定されている。

金属基板３７の開口部Ａは、矩形状であって基板３１の下面の中央部分を露出する大きさに形成されている。開口部Ａの一辺の長さは、例えば２ｍｍ以上１０ｍｍ以下に設定されている。開口部Ａの上下方向の長さは、例えば１ｍｍ以上５ｍｍ以下に設定されており、金属基板３７の上下方向の厚みと一致している。金属基板３７は、基板３１の下面を露出する開口部Ａが形成されていることで、開口部Ａに露出された基板３１を半導体素子収納用パッケージ３の下側から確認しながら、基板３１を所望の位置に固定することができる。

また、金属基板３７は、平面視してコネクタ部材３４と開口部Ａとの間に、基板３１の下面の一部を露出する、孔部Ｂ１（第１孔部ともいう）が形成されている。第１孔部Ｂ１は、矩形状であって一辺の長さが、例えば１ｍｍ以上３０ｍｍ以下に設定されている。コネクタ部材３４は、同軸端子に流れる電流に起因して熱が集中しやすく、また、半導体装置１を作動させる際に発生する半導体素子２からの熱が基板３１や金属基板３７を伝導することによって、基板３１の下面の金属基板３７が外周部から剥離しようとしたり、枠体３３とコネクタ部材３４との熱膨張係数差に起因して生じる熱応力により、接合部付近に剥がれやクラックが生じたりする。

第１孔部Ｂ１が、平面視してコネクタ部材３４と開口部Ａとの間に設けることで、金属基板３７が熱膨張、熱収縮を起こしても、開口部Ａにて応力を緩和させることができ、熱応力が基板３１と金属基板３７との間に加わりにくくすることができる。さらに、半導体装置１を作動させる際に発生する半導体素子２からの熱は、基板３１と金属基板３７との接合部の外周部や、枠体３３とコネクタ部材３４との接合部付近に伝導され難くすることができる。このように、熱が発生しやすい、コネクタ部材３４と開口部Ａとの間に、第１孔部Ｂ１を設けることで、金属基板３７の熱変形による応力が金属基板３７と基板３１との間に伝わりにくくすることができる。

金属基板３７は、基板３１の下面の縁を露出する切欠きＣが形成されている。切欠きＣは、図５に示すように、コネクタ部材３４が配置されている基板３１の一辺を除いて、金属基板３７の三辺に設けられている。基板３１の下面であって、金属基板３７の切欠きＣが形成されている箇所に、リード端子３６が設けられている。なお、複数のリード端子３６は、それぞれ電気的に絶縁するように間を空けて配置されている。

金属基板３７は、開口部Ａと切欠きＣとの間に、基板３１の下面の一部を露出する、孔部Ｂ２（第２孔部ともいう）が形成されている。第２孔部Ｂ２は、矩形状であって一辺の長さが、例えば１ｍｍ以上２５ｍｍ以下に設定されている。一対の第２孔部Ｂ２の間には、開口部Ａが位置するように設けられている。リード端子３６は、リード端子３６に流れる電流に起因して熱が集中しやすく、また、半導体装置１を作動させる際に発生する半導体素子２からの熱が基板３１または金属基板３７を伝導することによって、金属基板３７の切欠きＣの周囲には熱が伝わりやすい。そこで、切欠きＣと開口部Ａとの間に、第２孔部Ｂ２を設けることで、リード端子３６からの熱応力を緩和しやすくすることができるとともに、半導体装置１を作動させる際に発生する半導体素子２からの熱を切欠きＣに伝導し難くすることができる。そして、基板３１と金属基板３７との間に熱応力が加わることによって、金属基板３７が剥離しようとするのを抑制したり、基板３１と金属基板３７との接合部に生じるクラックを抑制したりすることができる。

また、コネクタ部材３４に発生する熱が金属基板３７に伝わっても、コネクタ部材３４からの距離が短い、コネクタ部材３４と開口部Ａとの間に第１孔部Ｂ１が設けられているため、金属基板３７が熱変形しにくくなっている。また、半導体素子収納用パッケージ３および半導体装置１に熱が加えられるそれぞれの製造工程において、第１孔部Ｂ１によって金属基板３７の熱膨張、熱収縮による熱応力が低減され、金属基板３７が基板３１から剥離しようとするのを抑制することができる。

また、リード端子３６に発生する熱が金属基板３７に伝わっても、リード端子３６からの距離が短い切欠きＣと開口部Ａとの間に第２孔部Ｂ２が設けられているため、金属基板３７が熱変形しにくくなっている。また、半導体素子収納用パッケージ３および半導体装置１に熱が加えられるそれぞれの製造工程において、第２孔部Ｂ２によって金属基板３７の熱膨張、熱収縮による熱応力が低減され、金属基板３７が基板３１から剥離しようとするのを抑制することができる。さらに、第１孔部Ｂ１では、金属基板３７と基板３１とは接合されていないため、基板３１と金属基板３７とを接合する半田等に発生するボイドによる接合不良や、ボイドを起点とした熱応力によって基板３１から金属基板３７が剥がれることを抑制できる。

また、金属基板３７は、平面視して配線導体３２が大気中に露出される、枠体３３よりも外側に位置する基板３１の上面に重なる位置に設けられてもよい。これにより、金属基板３７を接地導体とした場合には、配線導体３２と金属基板３７との間に電界分布を発生させることができ、配線導体３２の高周波信号における伝送特性を向上させることができる。

＜半導体装置の製造方法＞
ここで、図１に示す半導体装置１の製造方法について説明する。まず、基板３１を準備する。基板３１は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に、有機バインダー、可塑剤または溶剤等を添加混合して混合物を得る。そして、混合物から複数のグリーンシートを作製する。

また、タングステンまたはモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを得る。そして、基板３１となるセラミックグリーンシートに配線導体３２となるメタライズパターン、リード端子３６が接合されるメタライズパターンおよびコネクタ部材３４を接合するためのメタライズパターンを、それぞれ所定パターンで印刷し、複数のセラミックグリーンシートを積層することで、基板３１を準備することができる。

枠体３３は、基板３１と同様に、複数のセラミックグリーンシートを積層して、半導体素子２を実装するために、予めパンチ等で実装領域Ｒとしての貫通孔を形成することで作製することができる。そして、枠体３３は、基板３１の上面に貫通孔が実装領域Ｒを取り囲むように積層される。さらに、基体３１と枠体３３は、所定の温度で同時に焼成されることによって一体的に形成することができる。

ここで、コネクタ部材３４の作製方法について説明する。まず、板状体３４１と筒状体３４２および芯線３４３とは、金型成形または切削加工によって所望の形状に形成する。そして、芯線３４３がガラスからなる誘電体を介して中心軸に固定された筒状体３４２に取り付ける。さらに、筒状体３４２を、板状体３４１に形成された貫通孔に、ろう材または樹脂接合材を介して挿入固定する。このようにして、コネクタ部材３４を作製することができる。

次に、準備した基板３１にコネクタ部材３４をろう材を介して接続する。具体的には、枠体３３上にシールリングをろう材を介して接続する。このとき、枠体３３は、基板３１上に形成された配線導体３２を横切るように形成する。さらに、基板３１の側面にメタライズパターンの表面に形成された金属層を介してコネクタ部材３４を固定し、基板３１の下面に形成されたメタライズパターンの表面に形成された金属層を介して複数のリード端子３６を固定する。そして、コネクタ部材３４の芯線３４３を配線導体３２に電気的に接続する。このようにして、半導体素子収納用パッケージ３を作製することができる。

次に、半導体素子収納用パッケージ３の実装領域Ｒに半導体素子２を実装する。そして、半導体素子２と配線導体３２とを電気的に接続する。さらに、枠体３３内の気密性を保つ状態で蓋体４を枠体３３上に接続することで、半導体装置１を作製することができる。

Claims (6)

1. 上面に半導体素子を実装する実装領域を有する基板と、
   前記基板上に前記実装領域から前記基板の端部にかけて形成された配線導体と、
   前記基板上に設けられた、前記実装領域を囲むとともに、前記基板の端部を外側に露出させた枠体と、
   前記基板の側面に、前記枠体と間をあけて設けられ、前記配線導体に電気的に接続されたコネクタ部材と、
   前記基板の下面に、平面透視して前記実装領域に重なる前記基板の下面を露出する開口部を有して設けられた金属基板を備えたことを特徴とする半導体素子収納用パッケージ。
2. 請求項１に記載の半導体素子収納用パッケージであって、
   前記コネクタ部材は、一対の貫通孔を有する板状体と、前記一対の貫通孔に嵌められた筒状体と、前記筒状体に対して同軸に設けられた同軸芯線とを備えており、
   前記同軸芯線は、前記筒状体で囲まれる領域から前記基板上の端部に形成された前記配線導体上にまで延在していることを特徴とする半導体素子収納用パッケージ。
3. 請求項１または請求項２に記載の半導体素子収納用パッケージであって、
   前記コネクタ部材は、前記基板の側面に２つ設けられており、
   前記基板は、２つの前記コネクタ部材の間に位置していることを特徴とする半導体素子収納用パッケージ。
4. 請求項１に記載の半導体素子収納用パッケージであって、
   前記金属基板には、平面透視して前記コネクタ部材と前記開口部との間に、前記基板の下面の一部を露出する孔部が形成されていることを特徴とする半導体素子収納用パッケージ。
5. 請求項１または請求項４に記載の半導体素子収納用パッケージであって、
   前記金属基板は、前記基板の外縁まで覆うように設けられているとともに前記基板の外縁の一部を露出する切欠きが形成されており、
   前記基板の下面であって、前記金属基板の前記切欠きが形成された箇所に、リード端子が設けられていることを特徴とする半導体素子収納用パッケージ。
6. 請求項１ないし請求項５のいずれかに記載の半導体素子収納用パッケージと、前記実装領域に実装された半導体素子と、前記枠体上に設けられた、前記半導体素子を覆う蓋体と
   を備えた半導体装置。

Images