JP5320704B2 - 多層プリント基板、多層プリント基板と同軸コネクタとの接続構造 - Google Patents

多層プリント基板、多層プリント基板と同軸コネクタとの接続構造 Download PDF

Info

Publication number
JP5320704B2
JP5320704B2 JP2007217903A JP2007217903A JP5320704B2 JP 5320704 B2 JP5320704 B2 JP 5320704B2 JP 2007217903 A JP2007217903 A JP 2007217903A JP 2007217903 A JP2007217903 A JP 2007217903A JP 5320704 B2 JP5320704 B2 JP 5320704B2
Authority
JP
Japan
Prior art keywords
multilayer printed
circuit board
printed circuit
layer
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007217903A
Other languages
English (en)
Other versions
JP2009054667A (ja
Inventor
良昌 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007217903A priority Critical patent/JP5320704B2/ja
Publication of JP2009054667A publication Critical patent/JP2009054667A/ja
Application granted granted Critical
Publication of JP5320704B2 publication Critical patent/JP5320704B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、多層プリント基板、及び多層プリント基板と同軸コネクタとの接続構造に関する。
コンピュータに代表される電子情報機器の昨今の高速化に伴い、GHzを越える高い周波数のデジタル信号をLSI間やプリント基板間で伝送する必要が生じている。これまで高速でないデジタル信号をプリント基板間で伝送する場合、信号線を同一平面上に並列に多数並べたフラットケーブルなどを使用していた。一方、高速デジタル信号を伝送する場合は、ケーブルの特性インピーダンスが設計・制御された同軸ケーブルが主に使用されており、ケーブル端にはSMAコネクタなどの同軸コネクタが使用されている。
例えば特許文献1、2、3では、プリント基板上に形成されたマイクロストリップ線路とそれに接続されるコネクタとの接続構造が開示されている。
特許文献1は、SMAコネクタなどKコネクタに比べて、モジュールベースの加工、組立が簡単なコネクタを用いて、Kコネクタと同等の反射特性を得ることのできる、コネクタと回路基板との接合構造を提供することを目的としている。この目的の下、同文献に記載された発明においては、回路基板の信号線路と同軸コネクタとの接合部分に、2つのグランドパッドを基板上の信号線路の両脇に設け、かつ2つのグランドのパッド間の距離を同軸コネクタの誘電体の直径よりも小さくしている。
特許文献2は、同軸コネクタと多層プリント基板の接続による、導体パターンの剥離や、伝送特性の劣化を防ぐことができる、同軸コネクタと多層プリント基板の接続構造を提供することを目的としている。この目的の下、同文献に記載された発明においては、同軸コネクタの中心導体と多層プリント基板のマイクロストリップ線路を接続する構造において、マイクロストリップ線路の、同軸コネクタがはんだ接続される接続部の幅が他の部分よりも広くなっており、この接続部の特性インピーダンスが同軸コネクタの特性インピーダンスと等しくなるように、多層プリント基板の内層の、接続部に対向する部分に切欠部が設けられている。
特許文献3は、誘電体と回路基板との接続点での高周波信号の整合を取りやすくした高周波コネクタを提供することを目的としている。この目的の下、同文献に記載された発明においては、高周波信号を伝送する同軸線の外導体に接続されるフレームと、同軸線の内導体に接続され、かつフレームとの距離が変化する中心導体と、中心導体と接地との間の間隔を保持する誘導体とを備えてなり、この誘導体はその外周面の一部が削り取られ、高周波信号が伝送される回路基板側にむかって断面積が減少するよう構成されている。
特開平10−327004号公報(第0005段落、第0006段落) 特開平6−350312号公報(第0006段落、第0007段落) 特開平5−242934号公報(第0004段落、第0005段落)
GHzを越える高い周波数成分を持つデジタル信号、つまり高速デジタル信号を伝送するマイクロストリップ線路や同軸ケーブルなどの伝送線路は、電磁界理論に基づいて断面構造などを特定の構造として、伝送線路の特性インピーダンスをある一定値に設計している。これは特性インピーダンスが異なる伝送線路を接続した場合、特性インピーダンスの不連続面で信号成分が反射してしまうことを避けるためであり、換言すれば特性インピーダンスを一定にすることで、信号を効率よく伝送できるからである。そして、同軸ケーブルを接続する同軸コネクタとプリント基板との接続界面では、その特性インピーダンスを所望の値にする事が困難なため、特許文献1,2,3のような工夫がなされている。
しかしながら、特許文献1に開示された接続構造においては、信号の反射を十分に抑制できないという課題がある。具体的には、同文献では、プリント基板上のパッド形状を工夫してインピーダンス整合を図っているものの、同軸コネクタとプリント基板との界面での物理形状が不連続なため、信号の反射が生じることとなる。
より詳しくは、同軸ケーブルと、プリント基板上に形成されたマイクロストリップ線路とは、共にTEM波(Transverse Electromagnetic Wave)を信号として伝送する。ここで、この信号成分の進行方向に対して垂直な断面における電磁界の分布を考えた場合、同軸ケーブルにおいては、中心導体から外導体に向かって放射状に電気力線が分布するのに対し、マイクロストリップ線路が形成されたプリント基板においては、上部にあるマイクロストリップ線路から下部にある接地層に向かうように電気力線が分布する。したがって、同軸ケーブルと、プリント基板上に形成されたマイクロストリップ線路とは、いずれもTEM波を信号として伝送するも、伝送するTEM波の電界分布やこれと同時に形成される磁界分布が異なるために、同軸ケーブルが接続される同軸コネクタと、マイクロストリップ線路が形成されたプリント基板と、の界面で、電磁界分布の不連続が生じる。そして、その結果、同軸コネクタとプリント基板との界面で信号の反射が生じることとなる。
特許文献2ではこの問題を解決すべく、多層プリント基板の形状を工夫している。しかしながら一般的に市販されているコネクタの多くは同文献の様な形状になっておらず、同文献の技術を実現するにはコネクタを特注する必要があり、その結果コストアップとなり、低コストを強く要求される分野での使用は事実上困難であるという課題がある。
特許文献3においては、電磁界分布の遷移を緩やかに行うように、同軸コネクタの形状を工夫している。しかしながら、一般的に市販されている同軸コネクタの形状は同文献の様な形状になっておらず、同文献の技術を実現するには同軸コネクタを特注する必要がある。また、同軸ケーブルが接続される同軸コネクタと、マイクロストリップ線路が形成されたプリント基板との間の電磁界分布の連続性が未だ不十分という課題もある。
本発明の第1の目的は、上記課題を解決するためになされたものである。より具体的には、同軸コネクタと多層プリント基板との界面での電磁界分布の連続性をより高いレベルで確保することにより同界面での信号の反射を低減し、低コストで実用化可能な多層プリント基板を提供することにある。
本発明の第2の目的は、上記課題を解決するためになされたものである。より具体的には、同軸コネクタと多層プリント基板との界面での電磁界分布の連続性をより高いレベルで確保することにより同界面での信号の反射を低減し、低コストで実用化可能な多層プリント基板と同軸コネクタとの接続構造を提供することにある。
上記課題を解決するための本発明の多層プリント基板は、信号層と、該信号層の下部に設けられ、電気的に互いに接続された複数の接地層と、を有する多層プリント基板であって、前記複数の接地層の少なくとも一部の接地層に切り欠き部が設けられており、該切り欠き部の大きさが前記接地層ごとに異なる、ことを特徴とする。
本発明の多層プリント基板の好ましい態様においては、前記複数の接地層が、所定の間隔をもって略平行に配置され、かつ、前記切り欠き部が重なるように配置される。
本発明の多層プリント基板の好ましい態様においては、前記信号層に最も近い第1の接地層における切り欠き部を最も大きくし、前記第1の接地層からの距離が遠くなるにつれ、接地層の切り欠き部の大きさを徐々に小さくする。
本発明の多層プリント基板の好ましい態様においては、前記第1の接地層から、切り欠き部が設けられる最後の接地層までの各切り欠き部の大きさがテーパ状になるように形成される。
本発明の多層プリント基板の好ましい態様においては、前記切り欠き部の形状が、台形、三角形、及び四角形のいずれかである。
本発明の多層プリント基板の好ましい態様においては、前記切り欠き部の輪郭が、指数関数曲線又は放物線曲線で形成される。
上記課題を解決するための本発明の多層プリント基板と同軸コネクタとの接続構造(本明細書では、多層プリント基板と同軸コネクタとの接続構造を単に「接続構造」という場合がある。)は、本発明の多層プリント基板に、中心導体と、該中心導体を同心円状に囲む円筒状の外導体と、を有する同軸コネクタが接続される、ことを特徴とする。
本発明の接続構造の好ましい態様においては、前記外導体と前記複数の接地層とが接続される。
本発明の接続構造の好ましい態様においては、前記信号層と該信号層から最も遠い接地層との距離t2が、前記中心導体と前記外導体との距離rよりも大きくなっている。
本発明によれば、複数の接地層の少なくとも一部の接地層に切り欠き部が設けられており、この切り欠き部の大きさを接地層ごとに異なるようにしているので、同軸コネクタと多層プリント基板との界面での電磁界分布の連続性をより高いレベルで確保することにより同界面での信号の反射を低減できるようになり、その結果、効率・品質の良い高速信号伝送が実現可能な多層プリント基板を提供することができる。また、特殊なコネクタを用いる必要がなく、低コストで実用化可能な多層プリント基板を提供することができる。
本発明によれば、本発明の多層プリント基板に、中心導体と、この中心導体を同心円状に囲む円筒状の外導体と、を有する同軸コネクタが接続されるので、同軸コネクタと多層プリント基板との界面での電磁界分布の連続性をより高いレベルで確保することにより同界面での信号の反射を低減できるようになり、その結果、効率・品質の良い高速信号伝送が実現可能な接続構造を提供することができる。また、特殊なコネクタを用いる必要がなく、低コストで実用化可能な接続構造を提供することができる。
以下、本発明の実施例につき説明するが、本発明は以下の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲において任意に変形して実施することができる。
図1は、本発明の接続構造の一例を示す模式的な斜視図である。より具体的には、図1は、信号層としてマイクロストリップ線路を用いた実施例である。すなわち、本発明における「信号層」とは信号伝送が行われる層をいい、信号層としては、例えば、マイクロストリップ線路だけでなく、信号配線が形成された層等を挙げることができる。こうした様々な態様を取りうる信号層のうち、一例として、図1では、信号層をマイクロストリップ線路としている。図2は、図1におけるA−A’面の模式的な断面図である。より具体的には、図2は、多層プリント基板1に対して垂直かつ同軸コネクタ8の中心導体9やマイクロストリップ線路2の中心を通る面での模式的な断面図である。図3は、信号層(マイクロストリップ線路)及び複数の接地層をそれぞれ取り出して示した模式的な平面図である。
多層プリント基板1と同軸コネクタ8との接続構造20は、多層プリント基板1に、中心導体9と、中心導体9を同心円状に囲む円筒状の外導体10と、を有する同軸コネクタ8が接続されることにより構成される。
(多層プリント基板)
多層プリント基板1は、信号層たるマイクロストリップ線路2と、マイクロストリップ線路2の下部に設けられ、電気的に互いに接続された複数の接地層3a,4a,5a,6a,7aと、を有する。そして、複数の接地層3a,4a,5a,6a,7aの少なくとも一部である、接地層3a,4a,5a,6aに切り欠き部K3,K4,K5,K6が設けられており、切り欠き部K3,K4,K5,K6の大きさが接地層3a,4a,5a,6aごとに異なっている。これにより、同軸コネクタ8と多層プリント基板1との界面での電磁界分布の連続性をより高いレベルで確保することにより同界面での信号の反射を低減できるようになり、その結果、効率・品質の良い高速信号伝送が実現可能な多層プリント基板1を提供することができる。また、特殊なコネクタを用いる必要がなく、低コストで実用化可能な多層プリント基板1を提供することができる。電磁界分布の連続性をより高いレベルで確保できる点については後程詳しく説明する。
多層プリント基板1においては、図1に示すように、複数の接地層3a,4a,5a,6a,7aが、所定の間隔をもって略平行に配置され、かつ、接地層3a,4a,5a,6aにおけるそれぞれの切り欠き部K3,K4,K5,K6が重なるように配置される。接地層3a,4a,5a,6a,7aは、図1,2には図示されていないが、相互にビアなどで電気的に接続されており各接地層は同電位となっている。また、マイクロストリップ線路2と接地層3aとの間、接地層3a,4a,5a,6a,7aそれぞれの間には誘電体層が設けられているが、図1,2では図示していない。さらに、多層プリント基板1は、マイクロストリップ線路2と接地層3a,4a,5a,6a,7aの6層基板であるが、ここに図示されない電源層や他の信号層、他の接地層があっても構わない。
多層プリント基板1においては、図3に示すように、マイクロストリップ線路2に最も近い第1の接地層3aにおける切り欠き部K3を最も大きくし、第1の接地層3aからの距離が遠くなるにつれ、接地層4a,5a,6aの切り欠き部K4,K5,K6の大きさを徐々に小さくする。すなわち、接地層3a,4a,5a,6aそれぞれの切り欠き部K3,K4,K5,K6の大きさが、マイクロストリップ線路2に最も近い第1の接地層3aから徐々に小さくなるように形成されている。より具体的には、接地層3a,4a,5a,6aそれぞれの切り欠き部K3,K4,K5,K6の形状が台形となっており、接地層3a(第2層:第1の接地層)の切り欠き部K3、接地層4a(第3層)の切り欠き部K4、接地層5a(第4層)の切り欠き部K5、接地層6a(第5層)の切り欠き部K6となるにつれて、切り欠き部の台形の面積が小さくなるように形成されている。そして、接地層7a(第6層)には切り欠き部を設けていない。各接地層3a,4a,5a,6aの切り欠き部を上記説明した形状とすることにより、図1,2に示すように、第1の接地層3aから、切り欠き部が設けられる最後の接地層6aまでの各切り欠き部K3,K4,K5,K6の大きさがテーパ状になるように形成されることになる。
このように、切り欠き部K3,K4,K5,K6は、多層プリント基板1の表面に近い第1の接地層3aが一番大きく、下層になるに従って小さくなり、最終的に接地層7aでは切り欠き部がない。そして、接地層3a,4a,5a,6aに形成された切り欠き部K3,K4,K5,K6が、図1に示すように、基板面(接地層)に対して垂直方向から見た際、すなわち接地層3a,4a,5a,6aを平面視した場合に重なるように配置されている。その結果、図1,2に示すように、基板面側から見ることにより、接地層3a,4a,5a,6aを平面視した場合に、切り欠き部K3,K4,K5,K6がテーパ状になるように配置される。さらに、切り欠き部K3,K4,K5,K6の上部にマイクロストリップ線路2が配置され、多層プリント基板1が形成される。ここでは、切り欠き部K3,K4,K5,K6は接地層3a,4a,5a,6aまでの4層に形成されているが、この層数は増減してもよい。
以上説明したように、多層プリント基板1においては、マイクロストリップ線路2の下部に、ビアなどで相互に接続された複数の接地層3a,4a,5a,6a,7aを設け、接地層3a,4a,5a,6aの導体面の基板端には、大きさの異なる切り欠き部K3,K4,K5,K6がそれぞれ形成されている。そして、切り欠き部K3,K4,K5,K6は、基板面(接地層)に対して垂直方向から見た際に重なるように配置され、さらにマイクロストリップ線路2から遠い層ほど、切り欠き部K3,K4,K5,K6が小さくなるように形成されている。その結果、切り欠き部K3,K4,K5,K6が基板面側から見た際にテーパ状になっている。こうした形状の多層プリント基板1を採用することにより、同軸コネクタ8と多層プリント基板1との界面での電磁界分布の連続性をより高いレベルで確保しやすくなる。そこで、この電磁界分布の連続性について次に説明する。
一般に、同軸コネクタと多層プリント基板とをコネクタを介して接続する際、同軸コネクタの中心導体と、多層プリント基板の信号層と、を接続して信号線路とし、外導体と多層プリント基板の複数の接地層とを接続する。コンピュータなどのデジタル機器で使用される多層プリント基板の場合、多層プリント基板の表面にある信号層と、信号層の下部に設けられる複数の接地層のうち信号層に最も近い接地層との間、及び複数の各接地層間には、それぞれ数百μm程度の厚さを有する誘電体層が存在する。そして、TEM波として伝搬される信号により、信号層から接地層に向かう下向きの電磁界が誘電体層内に形成される。
一方、同軸コネクタ内を伝搬するTEM波が形成する電磁界は、中心導体から外導体に向けて上下左右に放射状に広がる。このため、同軸コネクタと、所定の切り欠き部を接地層に設けない多層プリント基板とを、コネクタを介して接続した場合、多層プリント基板内で形成される信号層から接地層に向かう下向きの電磁界と、同軸コネクタ内に形成される放射状の電磁界と、が連続的につながらない。特にコンピュータなどのデジタル機器で使用する多層プリント基板では各接地層の層間距離が100〜200μm程度であるのに対し、同軸コネクタにおける中心導体と外導体との距離はこれよりも大きい場合が多い。例えばSMAコネクタの場合、中心導体と外導体との距離は1mm程度である。したがって、同軸コネクタの中心導体と、多層プリント基板の信号層と、を同一平面上にて接続した場合、同軸コネクタにて形成される電磁界の一部は、接続界面において接地層の下側にまわりこんでしまい、接地層の裏側に電磁界が漏れてしまう。こうした場合においては、同軸コネクタと多層プリント基板上の信号層(例えばマイクロストリップ線路)とが同じ特性インピーダンスを持つように設計されていても、同軸コネクタと多層プリント基板との界面で電磁界が漏れることで効率・品質の良い信号伝送を行いにくくなる。
そこで、本発明においては、一例として図1〜3に示すように、多層プリント基板1の複数の接地層3a,4a,5a,6aの導体面の基板端に、台形の切り欠き部K3,K4,K5,K6を形成し、切り欠き部K3,K4,K5,K6が基板面(接地層)に対して垂直方向から見た際に重なるように配置して重ね合わせている。そして、第1の接地層3aの切り欠き部K3を最も大きくし、第1の接地層3aから遠い接地層4a,5a,6aほど切り欠き部K4,K5,K6の面積が小さくなるようにして、基板面から見た際に切り欠き部K3,K4,K5,K6がテーパ状になるように配置している。こうした構成を採用することにより、多層プリント基板1と同軸コネクタ8との界面付近における、信号層たるマイクロストリップ線路2と接地層3a,4a,5a,6a,7aとが形成する電磁界が放射状に形成される傾向となり、同軸コネクタ8の中心導体9と外導体10間で形成される放射状の電磁界に近づいていく。その結果、同軸コネクタ8と多層プリント基板1との界面での電磁界分布の連続性をより高いレベルで確保することにより同界面での信号の反射を低減できるようになる。
なお、図1〜3では、接地層3a,4a,5a,6aの切り欠き部K3,K4,K5,K6の各台形は、信号層たるマイクロストリップ線路2を対称線として線対称となるように配置されている。接地層3a,4a,5a,6aの切り欠き部K3,K4,K5,K6の各形状がマイクロストリップ線路2を中心として線対称に配置されることにより、電磁界の分布を均一にさせやすくなるため、本発明の効果が顕著に発揮されやすくなる。しかしながら、所定の電磁界の連続性が確保されればよく、接地層の切り欠き部の形状が信号層を中心とした線対称でなくてもよい。
また、図1〜3では、切り欠き部K3,K4,K5,K6はすべて台形とされているが、これら切り欠き部の形状は同一とする必要は必ずしもない。さらに、図1〜3では、切り欠き部K3,K4,K5,K6はテーパ状に形成されているが、テーパ状に限られるわけではなく、適宜設計変更をしてもよい。
(接続構造)
接続構造20は、多層プリント基板1に、中心導体9と、中心導体9を同心円状に囲む円筒状の外導体10と、を有する同軸コネクタ8が接続されることによって構成される。同軸コネクタ8は、より詳しくは、中心導体9と、中心導体9の周囲に配置される誘電体12と、誘電体12の周囲に配置される外導体10と、から形成されている。こうした接続構造を採用することにより、同軸コネクタ8と多層プリント基板1との界面での電磁界分布の連続性をより高いレベルで確保することにより同界面での信号の反射を低減できるようになり、その結果、効率・品質の良い高速信号伝送が実現可能な接続構造20を提供することができる。また、特殊なコネクタを用いる必要がなく、低コストで実用化可能な接続構造20を提供することができる。より詳しくは、同軸コネクタ8に特別な形状を施さず、多層プリント基板1の接地層3a,4a,5a,6aの形状のみをパターンニングして形成しているため、特別な部品や加工技術を必要としない。よって追加の製造コスト無く、効率・品質の良い同軸コネクタ8と多層プリント基板1との接続を実現することができる。
接続構造20における多層プリント基板1と同軸コネクタ8とは、図1に示すように、中心導体9とマイクロストリップ線路2とが接続されることにより、同軸コネクタ8から多層プリント基板1への信号伝送が行われる。さらに、外導体10と複数の接地層3a,4a,5a,6a,7aとが接続されている。より具体的には、同軸コネクタ8の外導体10が同軸コネクタ8の固定ブロック11を介して多層プリント基板1の接地層3a,4a,5a,6a,7aに接続される。
接続構造20における、固定ブロック11を介した外導体10と接地層3a,4a,5a,6a,7aとの接続は、電気的に接続される必要があるため、固定ブロック11は導体である必要があり、例えば表面が金メッキされた銅などが好適である。但し、固定ブロック11は、本発明の要旨の範囲内で、他の金属や導体であってもよい。また、本発明においては、複数の接地層が多層プリント基板内にて互いに電気的に接続されているので、固定ブロックと多層プリント基板の接地層との接続は、固定ブロックと複数の接地層全てを接続する必要はなく、固定ブロックを任意の接地層と接続してもよい。電気的な接続をより高い周波数まで安定して行いやすくする観点からは、固定ブロックと複数の接地層とを最短距離でかつ広い面積で接続することが好ましい。このため、図1,2に示すように、固定ブロック11を接地層3a,4a,5a,6a,7a全てと接続することがより好ましい。
接続構造20においては、図1,2に示すように、多層プリント基板1の接地層3a,4a,5a,6aの切り欠き部K3,K4,K5,K6は、順次大きさが小さくなるように形成され、接地層3a,4a,5a,6aは、基板端からテーパ状に導体面が後退するように配置されている。このため、同軸コネクタ8内を伝送する高速デジタル信号が形成する電磁波は、導体面がテーパ状に後退している接地層3a,4a,5a,6aに従い、多層プリント基板1に形成されるマイクロストリップ線路2にスムースに導かれる。このため、同軸コネクタ8と多層プリント基板1との界面での電磁波の反射が少なく、効率・品質の良い信号伝送を実現しやすくなる。
接続構造20においては、図1,2に示すように、接地層3a,4a,5a,6aの切り欠き部K3,K4,K5,K6、及び接地層7aで形成されるテーパ状の溝が外導体10の経よりも大きくなるように配置されている。これにより、同軸コネクタ8を伝送する信号が形成する電磁界を、接地層7aの裏面に漏らすことなく多層プリント基板1に伝えやすくなる。その結果、効率・品質の良い信号伝送を実現することができる。
接続構造20においては、図2に示すように、中心導体9と外導体10との距離をrとし、多層プリント基板1のマイクロストリップ線路2から第1の接地層3aまでの距離をt1とし、多層プリント基板1のマイクロストリップ線路2から、切り欠き部を設けない最初の接地層であり、マイクロストリップ線路2から最も遠くに位置する接地層7aまでの距離をt2とした場合に、t2をrよりも大きくすること、すなわちt2>rとすることが好ましい。これにより、同軸コネクタ8を伝送する信号が形成する電磁界を、接地層7aの裏面に漏らすことなく多層プリント基板1に伝えやすくなる。より好ましくは、t1<r、かつ、t2>rとする。こうした構成を採用することにより、同軸コネクタ8から多層プリント基板1への電磁波のスムースな伝搬が行われやすくなり、本発明の効果が顕著に発揮される。なお、t2>rとなる場合においては、接地層の層数を適宜変えてもよい。また、t2>rとしない場合においても本発明の効果が失われるわけではないので、コネクタの設計によっては、t2≦rとしてもよい。
(接続構造の特性)
図4は、本発明の接続構造を採用することによる効果を示す特性図である。図5は、本発明の接続構造を採用することによる効果を示す他の特性図である。具体的には、図4には、同軸コネクタ8から多層プリント基板1へと信号が伝送する際の挿入損失を3次元電磁界解析にて求めた結果が示されている。図5には、同軸コネクタ8から多層プリント基板1へと信号が伝送する際の反射損失を3次元電磁界解析にて求めた結果が示されている。そして、図4,5において、実線で示した特性は、図1,2に示す接続構造20における挿入損失および反射損失を示している。また、図4,5において、点線で示した特性は、接地層に所定の切り欠き部を設けず、テーパ構造を用いない多層プリント基板で接続構造を形成した場合(関連技術)における挿入損失及び反射損失を示している。なお、3次元電磁界解析は、特性インピーダンスが50Ωの市販のSMAコネクタ相当の同軸コネクタ形状と、多層ガラスエポキシ基板上に50Ωに設計されたマイクロストリップ線路構造とで実施している。
図4,5から明らかなとおり、本発明の接続構造20では、0から20GHzにわたる領域において反射損失が−20dB以下であり、信号がほとんど反射することなく伝送されることがわかる。特に、接地層にテーパ構造を用いない多層プリント基板で接続構造を形成した場合(関連技術)においては、16GHzを越えると反射が急激に増加し、それに伴い挿入損失も大きく増加するのに対し、本発明の接続構造20では、周波数が上がっても反射が増加せず、その結果20GHzでの挿入損失は関連技術の半分以下となっている。この結果から、高周波成分を含む高速デジタル信号を伝送する際に、本発明の接地構造の採用が極めて有効であることがわかる。
(接地層の他の実施例)
接地層に設ける切り欠き部の形状は、本発明の要旨の範囲内において任意に設計することができる。
図6は、信号層(マイクロストリップ線路)及び複数の接地層をそれぞれ取り出して示した他の模式的な平面図である。図6からわかるように、接地層3b,4b,5b,6bにおいては切り欠き部が三角形として形成されている。なお、他の実施例と同様に、接地層7bには切り欠き部が形成されていない。
図7は、信号層(マイクロストリップ線路)及び複数の接地層をそれぞれ取り出して示したさらに他の模式的な平面図である。図7からわかるように、接地層3c,4c,5c,6cにおいては切り欠き部が四角形として形成されている。より具体的には、接地層3c,4c,5c,6cにおいては切り欠き部が正方形として形成されているが、切り欠き部の形状は長方形であってもよい。なお、他の実施例と同様に、接地層7cには切り欠き部が形成されていない。
図8は、信号層(マイクロストリップ線路)及び複数の接地層をそれぞれ取り出して示したさらに他の模式的な平面図である。図8からわかるように、接地層3d,4d,5d,6dにおいては切り欠き部が指数関数曲線で形成されている。具体的には、切り欠き部の輪郭が指数関数曲線で形成されている。なお、他の実施例と同様に、接地層7dには切り欠き部が形成されていない。
以上、種々の実施例について説明したが、本発明は上記実施例に限定されるものではない。例えば、切り欠き部の輪郭を放物線曲線で形成してもよい。また各接地層の切り欠き部の形状は、相似形でなくてもよい。
本発明の接続構造の一例を示す模式的な斜視図である。 図1におけるA−A’面の模式的な断面図である。 信号層(マイクロストリップ線路)及び複数の接地層をそれぞれ取り出して示した模式的な平面図である。 本発明の接続構造を採用することによる効果を示す特性図である。 本発明の接続構造を採用することによる効果を示す他の特性図である。 信号層(マイクロストリップ線路)及び複数の接地層をそれぞれ取り出して示した他の模式的な平面図である。 信号層(マイクロストリップ線路)及び複数の接地層をそれぞれ取り出して示したさらに他の模式的な平面図である。 信号層(マイクロストリップ線路)及び複数の接地層をそれぞれ取り出して示したさらに他の模式的な平面図である。
符号の説明
1 多層プリント基板
2 マイクロストリップ線路
3 接地層(第1の接地層)
4,5,6,7 接地層
8 同軸コネクタ
9 中心導体
10 外導体
11 固定ブロック
12 誘電体
20 接続構造
K3,K4,K5,K6 切り欠き部

Claims (7)

  1. 信号層と、該信号層の下部に設けられ、電気的に互いに接続された複数の接地層と、を有する多層プリント基板であって、
    前記複数の接地層の少なくとも一部の接地層は、同軸コネクタに接続される側の端面にのみ切り欠き部が設けられており、該切り欠き部の大きさが前記接地層ごとに異なり、
    前記複数の接地層が、相互に重なり合うように所定の間隔をもって略平行に配置され、かつ、前記切り欠き部が重なるように配置され、
    前記信号層に最も近い第1の接地層における切り欠き部を最も大きくし、前記第1の接地層からの距離が遠くなるにつれ、接地層の切り欠き部の大きさを徐々に小さくすることを特徴とする多層プリント基板。
  2. 前記第1の接地層から、切り欠き部が設けられる最後の接地層までの各切り欠き部が相似形になるように形成される、請求項に記載の多層プリント基板。
  3. 前記切り欠き部の形状が、台形、三角形、及び四角形のいずれかである、請求項1又は2に記載の多層プリント基板。
  4. 前記切り欠き部の輪郭が、指数関数曲線又は放物線曲線で形成される、請求項1又は2に記載の多層プリント基板。
  5. 請求項1〜4のいずれか1項に記載の多層プリント基板に、中心導体と、該中心導体を同心円状に囲む円筒状の外導体と、を有する同軸コネクタが接続される、ことを特徴とする多層プリント基板と同軸コネクタとの接続構造。
  6. 前記外導体と前記複数の接地層とが接続される、請求項に記載の接続構造。
  7. 前記信号層と該信号層から最も遠い接地層との距離t2が、前記中心導体と前記外導体との距離よりも大きい、請求項5又は6に記載の接続構造。
JP2007217903A 2007-08-24 2007-08-24 多層プリント基板、多層プリント基板と同軸コネクタとの接続構造 Expired - Fee Related JP5320704B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007217903A JP5320704B2 (ja) 2007-08-24 2007-08-24 多層プリント基板、多層プリント基板と同軸コネクタとの接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007217903A JP5320704B2 (ja) 2007-08-24 2007-08-24 多層プリント基板、多層プリント基板と同軸コネクタとの接続構造

Publications (2)

Publication Number Publication Date
JP2009054667A JP2009054667A (ja) 2009-03-12
JP5320704B2 true JP5320704B2 (ja) 2013-10-23

Family

ID=40505513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007217903A Expired - Fee Related JP5320704B2 (ja) 2007-08-24 2007-08-24 多層プリント基板、多層プリント基板と同軸コネクタとの接続構造

Country Status (1)

Country Link
JP (1) JP5320704B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5161034B2 (ja) * 2008-10-29 2013-03-13 島田理化工業株式会社 多層プリント基板における同軸コネクタの接続構造および接続方法
TWI381599B (zh) * 2010-06-18 2013-01-01 Univ Nat Taipei Technology 連接器
JP5921207B2 (ja) * 2012-01-19 2016-05-24 三菱電機株式会社 プリント基板およびプリント基板装置
JP5873167B2 (ja) * 2012-04-23 2016-03-01 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
CN106415821B (zh) * 2014-01-24 2019-03-01 京瓷株式会社 元件收纳用封装以及安装结构体
JP7172793B2 (ja) * 2019-03-27 2022-11-16 住友大阪セメント株式会社 光変調器及びそれを用いた光送信装置
CN116546723A (zh) * 2023-07-05 2023-08-04 苏州联讯仪器股份有限公司 一种pcb板卡及误码仪

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0371703A (ja) * 1989-08-11 1991-03-27 Hitachi Ltd 多層基板の接続方法
JPH06350312A (ja) * 1993-06-04 1994-12-22 Nec Corp 同軸コネクタと多層プリント基板の接続構造
JP2001177311A (ja) * 1999-12-21 2001-06-29 Oki Electric Ind Co Ltd 同軸コネクタと平面回路基板の接続構造
JP4717431B2 (ja) * 2004-12-16 2011-07-06 キヤノン株式会社 プリント配線板
JP2008219476A (ja) * 2007-03-05 2008-09-18 Mitsubishi Electric Corp 伝送線路変換部並びにこれを有する高周波回路及び高周波モジュール

Also Published As

Publication number Publication date
JP2009054667A (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
JP5320704B2 (ja) 多層プリント基板、多層プリント基板と同軸コネクタとの接続構造
JP5362120B2 (ja) 導波管変換器への低損失広帯域平面伝送路
US9125314B2 (en) Printed circuit board
US7518462B2 (en) Transmission line pair having a plurality of rotational-direction reversal structures
JP5194440B2 (ja) プリント配線基板
TWI333685B (en) Folded flex circuit interconnect having a grid array interface
JP5146703B2 (ja) 多層基板
US20150229016A1 (en) Multi-layer transmission lines
JP6013298B2 (ja) 高周波伝送線路
JP2006024618A (ja) 配線基板
JP6388667B2 (ja) 差動データ信号を送信するための装置及び方法
US9462679B2 (en) Attenuation reduction grounding pattern structure for connection pads of flexible circuit board
JP6436692B2 (ja) 光モジュール、光送受信モジュール、及びフレキシブル基板
JP2013511849A (ja) 空気孔を備えた回路基板
WO2015133454A1 (ja) アンテナモジュール、及び、その実装方法
JP6907918B2 (ja) コネクタおよびコネクタ平面線路接続構造
JP2017168777A (ja) プリント回路基板、光モジュール、及び伝送装置
JP2010021505A (ja) 接続方法、基板
JP5922604B2 (ja) 多層配線基板
JP5921207B2 (ja) プリント基板およびプリント基板装置
JP2009060150A (ja) 差動平衡信号伝送基板
JP5950764B2 (ja) プリント配線板
JP5519328B2 (ja) 高周波用伝送線路基板
JP2008205099A (ja) 多層配線基板
KR101874693B1 (ko) 마이크로스트립 회로 및 이를 포함하는 칩-대-칩 인터페이스 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130701

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees