JP2017168777A - プリント回路基板、光モジュール、及び伝送装置 - Google Patents

Abstract

【課題】伝送線路のクロストークが低減されるプリント回路基板、光モジュール、及び伝送装置の提供。【解決手段】第１誘電体層の内部を通る第１信号配線と、第１誘電体層の表面及び裏面にそれぞれ配置される第１接地導体層及び第２接地導体層と、第１接地導体層の表面側に配置される第２信号配線と、第１信号配線と第２信号配線とを接続する信号ビアと、信号ビアを囲う複数の接地ビアと、を備え、複数の接地ビアは、複数の第１点に配置される複数の第１接地ビアと、複数の第２点に配置される複数の第２接地ビアと、を含み、複数の第１点は、前記信号ビアを内側に含む第１多角形の線上にあり、複数の第２点は、辺上又は辺の内側に前記第１多角形を含む第２多角形の線上にあり、隣り合う第１点の間及び隣り合う第２点の間は、すべて第１距離以下であり、隣り合ういずれの１対の第１点から、ともに第１距離以内に、第２点が少なくとも１つある。【選択図】図２

Description

本発明は、プリント回路基板、光モジュール、及び伝送装置に関し、特に、プリント回路基板上に形成される伝送線路のクロストーク量の低減に関する。

プリント回路基板上に伝送線路が形成され、当該伝送線路を用いて電気信号（例えば、シリアルデータ信号）が伝送される。プリント回路基板上に、複数の伝送線路を近接して配置する場合、クロストークによる電気信号の波形品位の劣化が懸念される。伝送線路間のクロストークには、遠端クロストーク（ＦＥＸＴ（Far End Crosstalk）、又はForward Crosstalk）と、近端クロストーク（ＮＥＸＴ：Near End Crosstalk、又はBackward Crosstalk）との二種類が含まれる。

複数の伝送線路の一領域を互いに近接して平行に配置する場合、その領域の長さを長くするに従って、クロストーク量が増大する。また、電気信号の高速化に従って（例えば、シリアルデータ信号のビットレートが高くなると）、クロストーク量が増大する。

特開２０１４−１３８０１５号公報 特開２０１１−６６１０１号公報 特開２００６−１７８２０９号公報

プリント回路基板が搭載される装置の小型化に伴って、プリント回路基板の幅がさらに縮小することが求められ、かつ、より多くの伝送線路を配置する必要が生じる。かかる傾向に鑑みて、伝送線路におけるクロストーク量を低減する技術が重要となる。

伝送線路の一例として、マイクロストリップ線路（Microstrip Line）がある。マイクロストリップ線路は、平面状の接地導体層と、誘電体層を介して配置される線状の導体とを含んで、構成される。ここで、線状とは、所定の幅を有して延伸する形状であり、以下、線状の導体をストリップ導体と呼ぶ。複数の伝送線路の場合は、複数のストリップ導体が配置される。マイクロストリップ線路では、隣り合うストリップ導体の間隔を近づけるに従って、遠端クロストーク量が増大し問題となる。

これに対して、高速の電気信号の伝送に適する伝送線路として、ストリップ線路（Strip Line）構造があり、ストリップ線路は、隣り合う伝送線路間のクロストーク量の低減に優れていることが知られている。ストリップ線路は、ストリップ導体と、該導体の上下にそれぞれ、誘電体層を介して、２枚の平面状の接地導体層と、を含んで構成される。ストリップ線路では、遠端クロストーク量を理論的には完全にゼロにすることができる。電界に起因するクロストークと、磁界に起因するクロストークとが、完全に相殺されるからである。現実的には、誘電体の比誘電率の不均一性や導体の断面形状の非対称性などにより、遠端クロストーク量は完全にゼロまでには至らないが、クロストーク量を大幅に低減することができる。ストリップ線路は、複数の接地導体層が誘電体層を介して順に積層されるプリント回路基板によって実現される。ストリップ導体を、プリント回路基板の表面ではなく、隣り合う２枚の接地導体層の間に配置することとなる。

ストリップ線路では、伝送線路のストリップ導体をプリント回路基板の表面に配置しなくて済むことにより、プリント回路基板の表面に空き領域を確保することができる。かかる領域に種々の回路を表面実装することができるので、高密度実装を図る上で設計の自由度が向上するとの格別の効果が得られる。

特許文献１及び２に、クロストーク量の低減を図る構造として、ストリップ線路をそれぞれ含む複数の伝送線路構造が提示されている。

特許文献１に、伝送線路をストリップ線路の差動信号対で構成し、複数の配線層間を接続する差動信号ビア間のクロストーク量を低減する構造が開示されている。信号ビアおよびグラウンドビアは比較的高密度に配置された構造が開示されている。

特許文献２には格子状に高密度に配置されたビアの間隙にストリップ線路を敷設する場合に、ストリップ線路間のクロストーク量を低減する線路構造が開示されている。

ストリップ線路は電磁波を伝搬する伝送線路であり、その伝搬する電磁波のモードはＴＥＭモードであることが知られている。一方、上下を導体層で覆われた空間は、平行平板導波路であることが知られている。すなわち、ＴＥモード及びＴＭモードの電磁波を伝搬しうる導波路である。ＴＥモード及びＴＭモードの伝搬を阻止する手段としては、その領域空間に多数の高誘電体柱や金属柱を周期的に配置する技術、すなわち二次元格子状に配置する技術が知られている。その構造体は二次元フォトニック結晶とも呼ばれる。

特許文献３に、二次元フォトニック結晶の一例が開示されている。特許文献３に開示の構造体は、上下を導体層で覆われた誘電体からなる空間内に、高誘電体柱を六方格子又は正方格子状に配置することでＴＭモードの伝搬を阻止する領域を設けている。格子のピッチは約１．９ｍｍであり、格子領域が周波数２９ＧＨｚ以下のＴＭモードを遮断すると記載されている。

伝送線路の一部が、２枚の平面導電層と、その間にある誘電体層の内部に配置されるストリップ導体とを含んで、プリント回路基板に構成される場合について考察する。伝送線路のうち、かかる部分を第１伝送線路とする。第１伝送線路はストリップ線路である。第１伝送線路をプリント回路基板に形成する場合であっても、プリント回路基板の表面に実装される電気部品や、他の基板と、接続させるためには、プリント回路基板の表層に他の伝送線路となる第２伝送線路を形成し、第１伝送線路の端部と第２伝送線路の端部とを接続させてやればよい。ここで、他の基板とは、例えば、フレキシブル基板（ＦＰＣ：Flexible Printed Circuit）であり、第２伝送線路は、マイクロストリップ線路によって構成すればよい。

この場合、第１伝送線路と第２伝送線路とは、ビアホールによって接続すればよい。第１伝送線路のストリップ導体（プリント回路基板の内部に配置される）の端部と、第２伝送線路のストリップ導体（プリント回路基板の表面に配置される）の端部とを、信号ビアによって接続する。第１伝送線路のストリップ導体の長さをより長くし、それに応じて、第２伝送線路のストリップ導体の長さを短くすることにより、クロストーク量を低減できる。なお、プリント回路基板に送信チャネルと受信チャネルの伝送線路が配置される場合、送信チャネルの信号ビアと受信チャネルの信号ビアは、可能な範囲で両者の距離を大きくするように配置するのが望ましい。しかし、伝送線路がかかる構造を有する場合であっても、電気信号の高速化に伴って、クロストーク量は増大するので、さらなるクロストーク量を低減することが課題となる。

本発明は、かかる課題に鑑みてなされたものであり、伝送線路のクロストークが低減されるプリント回路基板、光モジュール、及び伝送装置の提供を目的とする。

（１）上記課題を解決するために、本発明に係るプリント回路基板は、第１誘電体層と、前記第１誘電体層の内部を通る第１信号配線と、前記第１誘電体層の表面に配置されるとともに、貫通穴を有する、第１接地導体層と、前記第１誘電体層の裏面に配置される、第２接地導体層と、前記第１接地導体層の、前記第１信号配線とは反対側の面に配置される、第２誘電体層と、前記第１接地導体層の、前記第１信号配線とは反対側に、少なくとも前記第２誘電体層を介して配置される、第２信号配線と、前記貫通穴を通り、前記第１信号配線と前記第２信号配線とを電気的に接続するとともに、前記第１接地導体層と電気的に遮断される、信号ビアと、前記信号ビアを囲うとともに、前記第１誘電体層を貫通して、前記第１接地導体層と前記第２接地導体層とを電気的に接続する複数の接地ビアと、を備え、前記複数の接地ビアは、複数の第１点にそれぞれ配置される複数の第１接地ビアと、複数の第２点にそれぞれ配置される複数の第２接地ビアと、を含み、前記複数の第１点は、平面視して、内側に前記信号ビアを含む第１多角形の線上であって少なくともすべての頂点に配置され、前記複数の第２点は、平面視して、辺上又は辺の内側に前記第１多角形を含む第２多角形の線上であって、少なくともすべての頂点に配置され、前記複数の接地ビアが正三角格子状に配列される場合に、伝送する電気信号に対応する周波数を遮断周波数とする正三角格子間距離を第１距離とするとき、前記複数の第１点のうち、隣り合う前記第１点の間は、すべて前記第１距離以下であり、前記複数の第２点のうち、隣り合う前記第２点の間は、すべて前記第１距離以下であり、隣り合ういずれの１対の前記第１点から、ともに前記第１距離以内に、前記第２点が少なくとも１つあり、前記信号ビアの外側であって前記第２多角形の内側となる領域に、接地電位以外の電位に接続されるビアを含まず、前記第２多角形の外側に前記第２多角形から前記第１距離以内に配置される接地ビアを含まない、ことを特徴とする。

（２）本発明に係るプリント回路基板は、第１誘電体層と、前記第１誘電体層の内部を通る第１信号配線と、前記第１誘電体層の表面に配置されるとともに、貫通穴を有する、第１接地導体層と、前記第１誘電体層の裏面に配置される、第２接地導体層と、前記第１接地導体層の、前記第１信号配線とは反対側に配置される、第２誘電体層と、前記第１接地導体層の、前記第１信号配線とは反対側に、少なくとも第２誘電体層を介して配置される、第２信号配線と、前記貫通穴を通り、前記第１信号配線と前記第２信号配線とを電気的に接続するとともに、前記第１接地導体層と電気的に遮断される、信号ビアと、前記信号ビアを囲うとともに、前記第１誘電体層を貫通して、前記第１接地導体層と前記第２接地導体層とを電気的に接続する複数の接地ビアと、を備え、前記複数の接地ビアは、複数の第１点にそれぞれ配置される複数の第１接地ビアと、複数の第２点にそれぞれ配置される複数の第２接地ビアと、を含み、前記複数の第１点は、平面視して、内側に前記信号ビアを含む第１矩形の線上であって少なくともすべての頂点に配置され、前記複数の第２点は、平面視して、辺上又は辺の内側に前記第１矩形を含む第２矩形の線上であって少なくともすべての頂点に配置され、前記複数の接地ビアが正方格子状に配列される場合に、伝送する電気信号に対応する周波数を遮断周波数とする正方格子間距離を第２距離とするとき、前記複数の第１点のうち、隣り合う前記第１点の間は、すべて前記第２距離以下であり、前記複数の第２点のうち、隣り合う前記第２点の間は、すべて前記第２距離以下であり、前記複数の第１点それぞれから、前記第２距離以内に、前記第２点が少なくとも１つあり、前記信号ビアの外側であって前記第２矩形の内側となる領域に、接地電位以外の電位に接続されるビアを含まず、前記第２矩形の外側に前記第２矩形から前記第２距離以内に配置される接地ビアを含まなくてもよい。

（３）上記（１）に記載のプリント回路基板であって、前記複数の第１点及び前記複数の第２点は、正三角格子の格子点にあってもよい。

（４）上記（１）又は（２）に記載のプリント回路基板であって、前記複数の第１点及び前記複数の第２点は、正方格子の格子点にあってもよい。

（５）上記（１）に記載のプリント回路基板であって、前記第２多角形に前記第１多角形が内接していてもよい。

（６）上記（２）に記載のプリント回路基板であって、前記第２矩形に前記第１矩形が内接していてもよい。

（７）上記（１）に記載のプリント回路基板であって、前記第１距離は１．０ｍｍであってもよい。

（８）上記（２）に記載のプリント回路基板であって、前記第２距離は０．９ｍｍであってもよい。

（９）上記（１）乃至（８）のいずれかに記載のプリント回路基板であって、平面視して、前記第２信号配線が前記信号ビアへ到達する方向に対して、前記第１信号配線は、前記複数の接地ビアを避けるように屈曲してもよい。

（１０）上記（１）乃至（９）のいずれかに記載のプリント回路基板であって、前記第１信号配線は、１対の第１サブ信号配線を含み、前記第２信号配線は、１対の第２サブ信号配線を含み、前記信号ビアは、前記１対の第１サブ信号配線の１つと前記複数の第２サブ信号配線の１つをそれぞれが別々に電気的に接続する１対のサブ信号ビアを含んでいてもよい。

（１１）上記（１）乃至（１０）のいずれかに記載のプリント回路基板であって、前記第１信号配線と、前記第２信号配線と、前記信号ビアと、前記複数の接地ビアと、を含む伝送線路構造を、複数備えてもよい。

（１２）本発明に係る光モジュールは、上記（１）乃至（１１）のいずれかに記載のプリント回路基板と、前記プリント回路基板に電気的に接続され、光信号又は電気信号のうち一方から他方へ変換する光素子と、を備えていてもよい。

（１３）本発明に係る伝送装置は、上記（１）乃至（１１）のいずれかに記載のプリント回路基板、を備えていてもよい。

本発明により、伝送線路のクロストークが低減されるプリント回路基板、光モジュール、及び伝送装置が提供される。

本発明の第１の実施形態に係る伝送装置及び光モジュールの構成を示す模式図である。 本発明の第１の実施形態に係るプリント回路基板の一部の平面を示す模式図である。 本発明の第１の実施形態に係るプリント回路基板の一部の断面を示す模式図である。 本発明の第１の実施形態に係る複数の接地ビアの配置を示す模式図である。 接地ビアが正三角格子状に配列される周期構造を示す模式図である。 図５に示す周期構造の中心間隔における遮断周波数の計算結果を示す図である。 本発明の第１の実施形態に係るプリント回路基板の一部の平面を示す模式図である。 本発明の第１の実施形態に係るプリント回路基板の信号ビアのクロストーク特性を示す図である。 本発明の第２の実施形態に係るプリント回路基板の一部の平面を示す模式図である。 本発明の第３の実施形態に係るプリント回路基板の一部の平面を示す模式図である。 本発明の第３の実施形態に係るプリント回路基板の一部の断面を示す模式図である。 接地ビアが正方格子状に配列される周期構造を示す模式図である。 図１２に示す周期構造の中心間隔における遮断周波数の計算結果を示す図である。 本発明の第３の実施形態に係るプリント回路基板の信号ビアのクロストーク特性を示す図である。 本発明の第４の実施形態に係るプリント回路基板の一部の平面を示す模式図である。 本発明の第５の実施形態に係るプリント回路基板の一部の平面を示す模式図である。 本発明の第６の実施形態に係るプリント回路基板の一部の平面を示す模式図である。 本発明の第６の実施形態に係るプリント回路基板の信号ビアのクロストーク特性を示す図である。 本発明の第７の実施形態に係るプリント回路基板の一部の平面を示す模式図である。 本発明の第８の実施形態に係るプリント回路基板の一部の平面を示す模式図である。 比較例に係るプリント回路基板の一部の平面を示す模式図である。 比較例に係るプリント回路基板の信号ビアのクロストーク特性を示す図である。

以下に、図面に基づき、本発明の実施形態を具体的かつ詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。なお、以下に示す図は、あくまで、実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。

［第１の実施形態］
図１は、本発明の第１の実施形態に係る伝送装置１及び光モジュール２の構成を示す模式図である。伝送装置１は、プリント回路基板１１を備えている。また、光モジュール２は、プリント回路基板２１を備えている。当該実施形態に係るプリント回路基板は、これらプリント回路基板１１，２１のいずれか又は両方である。

伝送装置１は、ＩＣ１２をさらに備える。伝送装置１は、例えば、大容量のルータやスイッチである。伝送装置１は、例えば交換機の機能を有しており、基地局などに配置される。伝送装置１は、光モジュール２より受信用のデータ（受信用の電気信号）を取得し、ＩＣ１２などを用いて、どこへ何のデータを送信するかを判断し、送信用のデータ（送信用の電気信号）を生成し、プリント回路基板１１を介して、該当する光モジュール２へそのデータを伝達する。

光モジュール２は、送信機能及び受信機能を有するトランシーバであり、光ファイバ３Ａを介して受信する光信号を電気信号に変換するＲＯＳＡ２３Ａと、電気信号を光信号に変換して光ファイバ３Ｂへ送信するＴＯＳＡ２３Ｂと、を含んでいる。プリント回路基板２１と、ＲＯＳＡ２３Ａ及びＴＯＳＡ２３Ｂとは、それぞれフレキシブル基板２２Ａ，２２Ｂを介して接続されている。ＲＯＳＡ２３Ａより電気信号がフレキシブル基板２２Ａを介してプリント回路基板２１へ伝送され、プリント回路基板２１より電気信号がフレキシブル基板２２Ｂを介してＴＯＳＡ２３Ｂへ伝送される。光モジュール２と伝送装置１とは電気コネクタ５を介して接続される。ＲＯＳＡ２３ＡやＴＯＳＡ２３Ａは、プリント回路基板２１に電気的に接続され、光信号又は電気信号のうち一方から他方へ変換する光素子である。

当該実施形態に係る伝送システムは、２個以上の伝送装置１と２個以上の光モジュール２と、１個以上の光ファイバ３を含む。各伝送装置１に、１個以上の光モジュール２が接続される。２個の伝送装置１にそれぞれ接続される光モジュール２の間を、光ファイバ３が接続している。一方の伝送装置１が生成した送信用のデータが接続される光モジュール２によって光信号に変換され、かかる光信号を光ファイバ３へ送信される。光ファイバ３上を伝送する光信号は、他方の伝送装置１に接続される光モジュール２によって受信され、光モジュール２が光信号を電気信号へ変換し、受信用のデータとして当該他方の伝送装置１へ伝送する。

ここで、各光モジュール２が送受信する電気信号のビットレートは４００Ｇｂｉｔ／ｓ級のものであり、光モジュール２は、送信用に８チャンネル、受信用に８チャンネルの多チャンネル方式である。各々のチャネルを伝送する電気信号のビットレートは５０Ｇｂｉｔ／ｓ乃至５６Ｇｂｉｔ／ｓのいずれかである。

図２は、当該実施形態に係るプリント回路基板３１の一部の平面を示す模式図である。図３は、当該実施形態に係るプリント回路基板３１の一部の断面を示す模式図である。図３に、図２のＩＩＩ−ＩＩＩ線による断面が示されている。図２及び図３は、プリント回路基板３１の構造を理解するために、平面及び断面をそれぞれ模式的に示しており、実際の平面図及び断面図とは異なっている。

当該実施形態に係るプリント回路基板３１は、高速デジタル信号用の伝送線路を複数備えている。すなわち、プリント回路基板３１は複数のチャネルを有している。図２及び図３には、複数の伝送線路のうち、１つの伝送線路（１チャネル）が示されている。ここで、伝送される電気信号のビットレートは５６Ｇｂｉｔ／ｓである。そして、伝送線路は、第１伝送線路と第２伝送線路とを含んでいる。ここで、前述の通り、第１伝送線路は、ストリップ線路であり、２枚の平面導体層と、その間に配置されるストリップ導体とを、含んでいる。第２伝送線路は、例えばマイクロストリップ線路によって構成される。なお、ここで、プリント回路基板３１は、光モジュール２のプリント回路基板２１であるが、前述の通り、伝送装置１のプリント回路基板１１であってもよい。

プリント回路基板３１は、それぞれ誘電体層を介して複数の導体層が形成される多層構造（ここでは、１４層）のプリント配線基板である。理解を容易にするために、図３に示す断面では、高さ方向の縮尺が横方向の８倍に拡大されている。図３には、１４層のうち、上部の６層の構造のみが示されている。

図２及び図３に示す通り、プリント回路基板３１は、信号ビア１０１と、複数の接地ビアと、２つのストリップ導体１０４，１１４と、２つの接地導体層１０５，１１５と、を備える。プリント回路基板３１は、さらに、接地導体層１０５とストリップ導体１０４との間に、誘電体層１０９Ａを、２つの接地導体層１０５，１１５との間に、誘電体層１０９Ｂを、接地導体層１１５の裏面側に、誘電体層１０９Ｃを、それぞれ備える。ここで、複数の接地ビアは、複数の第１接地ビア１０２と複数の第２接地ビア１０３とを含んでいる。プリント回路基板３１の表面に、ストリップ導体１０４を覆って、カバーレイ１０８が配置される。

誘電体層１０９Ｂは、第１誘電体層であり、誘電体層１０９Ａは、第２誘電体層である。ストリップ導体１１４は第１信号配線であり、誘電体層１０９Ｂの内部を通る。接地導体層１０５は第１接地導体層であり、誘電体層１０９Ｂの表面（図３の上側の面）に配置される。誘電体層１０９Ａは、接地導体層１０５の表面（図３の上側の面）に配置される。すなわち、誘電体層１０９Ａは、接地導体層１０５の、ストリップ導体１１４とは反対側の面に配置される。接地導体層１１５は第２接地導体層であり、誘電体層１０９Ｂの裏面（図３の下側の面）に、すなわち、表面とは反対側の面に配置される。言い換えれば、誘電体層１０９Ｂは、接地導体層１０５の裏面と、接地導体層１１５の表面に挟まれて配置される。

２つの接地導体層１０５，１１５と、その間に配置されるストリップ導体１１４と、を含んで、第１伝送線路が構成される。接地導体層１０５とストリップ導体１１４の間隔（接地導体層１０５の裏面と、ストリップ導体１１４の表面と、の距離）、及び接地導体層１１５とストリップ導体１１４の間隔（接地導体層１１５の表面と、ストリップ導体１１４の裏面と、の距離）は、ともに等しく、ここでは、０．１１２ｍｍである。言い換えれば、誘電体層１０９Ｂの、ストリップ導体１１４より上側に位置する部分の厚みと、誘電体層１０９Ｂの、ストリップ導体１１４より下側に位置する部分の厚さは、とも等しく、ここでは、０．１１２ｍｍである。ストリップ導体１１４の幅は０．１２６ｍｍであり、厚さｔは１２μｍである。これら寸法は、第１伝送線路の特性インピーダンスＺｏによって決定され、ここでは、特性インピーダンスＺｏは５０Ωである。電磁界解析によれば、これら寸法により、第１伝送線路の特性インピーダンスＺｏに近い値が実現している。

接地導体層１０５は、平面視して、ストリップ導体１１４の一端となる位置に貫通穴１０６を有しているが、貫通穴１０６を除いて、広く広がる平面層となっている。接地導体層１１５は、広く広がる平面層となっている。しかしながら、第１伝送線路を構成するためには、接地導体層１０５，１１５が配置される領域は、平面視して、ストリップ導体１１４と対向する領域と、かかる領域の外側へ広がる領域とを少なくとも含んでいればよい。なお、ストリップ導体１１４の一端は、平面視して、貫通穴１０６へ延びている。

ストリップ導体１０４は、第２信号配線であり、接地導体層１０５の、ストリップ導体１１４とは反対側に配置される。ここでは、接地導体層１０５の表面に誘電体層１０９Ａが配置されており、誘電体層１０９Ａの表面（図３の上側の面）に、ストリップ導体１０４が配置される。なお、ストリップ導体１０４の一端は、平面視して、貫通穴１０６へ延びている。

接地導体層１０５と、ストリップ導体１０４と、を含んで、第２伝送線路が構成される。第２伝送線路を構成するためには、接地導体層１０５が形成される領域は、平面視して、ストリップ導体１０４と対向する領域と、かかる領域の外側へ広がる領域とを少なくとも含んでいればよい。ここで、接地導体層１０５とストリップ導体１０４の間隔（誘電体層１０９Ａの厚さ）は０．０５０ｍｍであり、ストリップ導体１０４の幅は０．１６ｍｍであり、厚さｔは１２μｍである。また、カバーレイ１０８のうち、ストリップ導体１０４に形成される部分の厚み（ストリップ導体１０４の上面から空気５０までの距離）は０．０５０ｍｍである。これら寸法は、第２伝送線路の特性インピーダンスＺｏによって決定され、第２伝送線路のインピーダンスは、一般には、第１伝送線路の特性インピーダンスと等しく、ここでは、特性インピーダンスＺｏは５０Ωである。電磁界解析によれば、これら寸法により、第２伝送線路の特性インピーダンスＺｏに近い値が実現している。

なお、当該実施形態に係るプリント回路基板３１では、第１伝送線路に含まれる一方の接地導体層と、第２伝送線路に含まれる接地導体層とは、同一の接地導体層（接地導体層１０５）によって実現している。ストリップ導体１０４は、接地導体層１０５の上面に配置される誘電体層１０９Ａの上面に、配置されているが、これに限定されることはない。すなわち、第１伝送線路に含まれる一方の接地導体層と、第２伝送線路に含まれる接地導体層とは、別々の接地導体層であってもよく、第２信号配線は、第１接地導体層の、第１信号配線とは反対側に、少なくとも第２誘電体層を介して、配置されていればよい。

信号ビア１０１は、貫通穴１０６を通るビアホールであり、ビアホールの内壁に金属メッキ加工を施すことにより、ストリップ導体１１４とストリップ導体１０４とを電気的に接続する。接地導体層１０５に信号ビア１０１を囲うように設けられる貫通穴１０６は、クリアランスホールとも呼ばれる。信号ビア１０１と貫通穴１０６との間が誘電体によって埋め込まれることにより、信号ビア１０１は接地導体層１０５と電気的に遮断される。なお、クリアランスホールはアンチパッドと呼ばれることもある。貫通穴１０６の直径は、例えば０．７０ｍｍである。

複数の接地ビアは、信号ビア１０１を囲うとともに、それぞれ、誘電体層１０９Ｂを貫通して、接地導体層１０５と接地導体層１１５とを電気的に接続する。前述の通り、複数の接地ビアは、複数の第１接地ビア１０２（第１接地ビア群）と複数の第２接地ビア１０３（第２接地ビア群）とを含んでいる。

図４は、当該実施形態に係る複数の接地ビアの配置を示す模式図である。複数の第１接地ビア１０２（第１接地ビア群：Ｖ１）は、複数の第１点にそれぞれ配置される。ここでは、図４に示す通り、信号ビア１０１の近傍に、信号ビア１０１を取り囲むように、４個の第１点が等間隔で配置され、隣り合う第１点を結ぶと正方形となる。隣り合う第１点の間の距離のうち最大値をＬｓ１とする。ここで、隣り合う第１点の間の距離は等間隔であるので、距離Ｌｓ１は当該等間隔の値である。各第１接地ビア１０２は、該当する第１点を含む位置に配置され、理想的には、第１点と第１接地ビア１０２の中心とが一致するように、第１接地ビア１０２が配置される。信号ビア１０１及び複数の第１接地ビア１０２（第１接地ビア群）は、第１伝送線路と第２伝送線路との接続部分であり、信号ビア１０１及び複数の第１接地ビア１０２を含んで、同軸線路を模擬した伝送線路（第３伝送線路）が構成される。当該伝送線路は、第３伝送線路をさらに含んでいる。第１伝送線路と、第２伝送線路と、該第１伝送線路及び該第２伝送線路とを接続する第３伝送線路と、を含んで、高速デジタル用のチャネル（伝送線路）が構成される。

複数の第１接地ビア１０２がそれぞれ配置される複数の第１点は、平面視して、第１多角形の線上であって、少なくともすべての頂点に配置される。第１多角形は内側に信号ビア１０１を含んでいる。ここでは、第１多角形は正方形であり、複数の第１点は、正方形の頂点に配置される４個の第１点である。言い換えれば、該正方形の線上のうち、頂点を除いて、辺上には第１点は配置されていないが、正方形の頂点（４個の頂点）に加えて、該正方形の辺上に第１点がさらに配置されていてもよい。

複数の第２接地ビア１０３（第２接地ビア群：Ｖ２）は、複数の第２点にそれぞれ配置される。複数の第１接地ビア１０２（第１接地ビア群）を取り囲むように、６個の第２点が等間隔で配置され、隣り合う第２点を結ぶと正六角形となる。隣り合う第２点の間の距離のうち最大値をＬｓ２とする。ここで、隣り合う第２点の間の距離は等間隔であるので、距離Ｌｓ２は当該等間隔の値である。各第２接地ビア１０３は、該当する第２点を含む位置に配置され、理想的には、第２点と第２接地ビア１０３の中心とが一致するように、第２接地ビア１０３が配置される。

複数の第２接地ビア１０３がそれぞれ配置される複数の第２点は、平面視して、第２多角形の線上であって少なくともすべての頂点に配置される。第２多角形は、その辺上又は辺の内側に前記第１多角形を含んでいる。ここでは、第２多角形は、辺の内側に第１多角形を含んでいる。第２多角形は正六角形であり、複数の第２点は、正六角形の頂点に配置される６個の第２点である。言い換えれば、該正六角形の線上のうち、頂点を除いて、辺上には第２点は配置されていないが、該正六角形の頂点（６個の頂点）に加えて、該正六角形の辺上に第２点がさらに配置されていてもよい。

本明細書において、「第２多角形は、辺上又は辺の内側に前記第１多角形を含む」とは、以下の２つの場合を含むものとする。第１の場合は、第１多角形が第２多角形の各辺に接することなく、第１多角形が第２多角形の内側に包含されるよう位置している。当該実施形態はこの場合に属する。第２の場合は、第１多角形の１個以上の頂点が、第２多角形の辺上（頂点を除く）にあり、第１多角形が一部分も第２多角形の外側へはみ出ないように位置している。なお、第２の場合に、第１多角形の各頂点が第２多角形の辺上（頂点を除く）にある場合、すなわち、第１多角形が第２多角形に内接する場合が、含まれる。

当該実施形態において、複数の接地ビアが図２及び図４に示す配列となっていることにより、平面視して、第２信号配線（ストリップ導体１０４）と信号ビア１０１と第１信号配線（ストリップ導体１１４）とが、一直線上に配置することが出来ている。第２信号配線が信号ビアへ到達する方向に沿って、第１信号配線が信号ビアより延伸している。第１信号配線は、複数の接地ビアと重ならず、該方向に沿って、複数の接地ビアの外側（第２多角形の外側）へ延伸している。当該実施形態では、複数の接地ビアの外側に、さらなる接地ビアを含んでおらず、第１信号配線の設計自由度が格別に向上している。

当該実施形態に係るプリント回路基板の特徴は、複数の第１点及び複数の第２点の配列にある。第１の特徴は、隣り合う第１点の間の距離は、すべて第１距離以下であることにある。当該実施形態では、複数の第１点は等間隔に配置されており、隣り合う第１点の間の距離はすべて距離Ｌｓ１であり、ここで距離Ｌｓ１は０．７０７ｍｍである。また、第１距離（Ｌ１）について詳細は後述するが、ここで第１距離は１．０ｍｍである。

第２の特徴は、隣り合う第２点の間の距離はすべて第１距離以下であることにある。当該実施形態では、複数の第２点は等間隔に配置されており、隣り合う第２点の間の距離はすべて距離Ｌｓ２であり、ここで距離Ｌｓ２は１．０ｍｍである。

第３の特徴は、隣り合ういずれの１対の第１点から、ともに第１距離以内に、第２点が少なくとも１つあることにある。隣り合う１対の第１点と、近傍の第２点と、で構成する三角形のうち、第１点と第２点とを結ぶ辺の最大の長さを、距離Ｌｓ３とする。当該実施形態では、長さが距離Ｌｓ３となる辺を含む三角形は、図４に網掛けとともに示す三角形である。ここで距離Ｌｓ３は、０．９９５ｍｍである。すなわち、距離Ｌｓ１，Ｌｓ２，Ｌｓ３の値はすべて第１距離（Ｌ１）である１．０ｍｍ以下である。すなわち、１．０ｍｍと等しいか、又はより小さい。

第４の特徴は、信号ビアの外側であって第２多角形の内側となる領域に、接地電位以外の電位に接続されるビアを含まず、第２多角形の外側に第２多角形から第１距離以内に配置される接地ビアを含まないことにある。第２多角形の外側にさらなる接地ビアも配置されないのが望ましく、何らかの必要により接地ビアを配置する場合であっても、かかる接地ビアを第２多角形から第１距離よりも離れて配置する。第２多角形の外側に第１距離より離れて接地ビアを配置する場合には、かかる接地ビアの配置密度を、複数の第１接地ビア（第１接地ビア群）及び複数の第２接地ビア（第２接地ビア群）の配置密度に比べて疎とすればよく、隣り合う該接地ビアの中心間隔が第１距離（Ｌ１）を越えていればよい。

以下に、当該実施形態に係るプリント回路基板３１の構造の詳細を説明する。前述の通り、プリント回路基板３１は高速デジタル信号用の伝送線路を複数備えており、伝送される電気信号のビットレートは５６Ｇｂｉｔ／ｓである。例えばビルドアップ工法により、ストリップ導体や接地導体層などの配線層をパターニングで形成し、その上側に誘電体層を積層し、それを繰り返して、プリント回路基板３１を形成する。

ストリップ導体１０４，１１４や接地導体層１０５，１１５には、銅箔が用いられる。誘電体層１０９Ａ，１０９Ｂ，１０９Ｃには、ガラス布基材とエポキシ樹脂からなる材料（ガラスエポキシ樹脂）、液晶ポリマ（ＬＣＰ：Liquid Crystal Polymer）、フッ素系樹脂（ＰＴＦＥ：PolyTetraFluoroEthylene）などのうち、いずれかを用いる。例えば、誘電体層１０９Ａ，１０９Ｂ，１０９Ｃの比誘電率は３．０である。

カバーレイ１０８は、誘電体からなる保護フィルムであり、例えば比誘電率は３．０である。カバーレイ１０８は、プリント回路基板３１が外環境（例えば空気５０）に曝されるのを防いでいる。カバーレイ１０８の代わりにソルダレジスト層と呼ばれるハンダ付着防止用の誘電体膜であってもよい。

信号ビア１０１、及び複数の接地ビア（第１接地ビア１０２及び第２接地ビア１０３）は、レーザビア（ＬＶＨ）を用いるのが好適である。ビア径は例えば０．１ｍｍとする。信号ビア１０１、及び複数の接地ビアは、積層方向に沿って複数のランド１０７をそれぞれ含んでいる。ランド１０７は導体層に形成される導体パターンの一部であり、積層方向に延びるレーザビアにおいて、配線層に中継する導体層である。ここで、ランド１０７は円形状であり、その直径は例えば０．３ｍｍである。特に、ストリップ導体１０４と信号ビア１０１との接続部分、及びストリップ導体１１４と信号ビア１０１との接続部分は、電気的接続を十分とするために、ランド１０７が形成されている。パターニングされる銅箔は、ストリップ導体１０４（１１４）の部分と、ランド１０７の部分とを含んでおり、ストリップ導体１０４（１１４）の一端がランド１０７に繋がっている。ストリップ導体１０４（１１４）の一端はランド１０７であるとしてもよい。以上、当該実施形態に係るプリント回路基板３１の構造の詳細を説明した。

次に、第１距離について説明する。第１距離は、本発明に係る複数の接地ビアの配列を規定する基準値である。第１距離は、複数の接地ビアが第１接地層と第２接地導体層とを電気的に接続するよう正三角格子状に配列される場合に、伝送する電気信号に対応する周波数を遮断周波数とする正三角格子間距離である。すなわち、複数の接地ビアが正三角格子状に配列される周期構造において、当該伝送線路を伝送する電気信号に対応する周波数を遮断周波数とする距離である。ここで、遮断周波数は、ＴＥモード及びＴＭモードの電磁波を遮断する最高の周波数と定義される。当該実施形態に係るプリント回路基板３１において、各々のチャネルを伝送する電気信号のビットレートは５０Ｇｂｉｔ／ｓ乃至５６Ｇｂｉｔ／ｓのいずれかであり、かかるビットレート帯に対応できるよう、遮断周波数を５６ＧＨｚとする。すなわち、当該伝送線路を伝送する電気信号に対応する周波数は５６ＧＨｚである。

図５は、接地ビアが正三角格子状に配列される周期構造を示す模式図である。図５に示すプリント回路基板４１は、当該実施形態に係る第１伝送線路と同様の伝送線路を含んでおり、ここで、プリント回路基板４１の伝送線路は、当該実施形態に係る第１伝送線路と同じ寸法をしている。図５に、２枚の接地導体層のうち、上側の接地導体層２０５が示されている。２枚の接地導体層を接続する複数の接地ビア２０２が、正三角格子状に等間隔に配置される。前述の通り、当該伝送線路の断面構造および各層の厚さは当該実施形態に係る第１伝送線路と同じである。２枚の接地導体層は、十分に又は無限に広く、複数の接地ビア２０２による周期構造も、十分に又は無限に続いているものとする。複数の接地ビア２０２による周期構造は、正三角格子（equilateral triangular lattice)又は六角格子(hexagonal lattice)と呼ばれる二次元格子構造である。この２枚の接地導体層に挟まれた領域に存在できるＴＥモード及びＴＭモードの電磁波は、電磁界解析ツールを用いれば比較的容易に、かつ正確に算出することができる。隣り合う接地ビア２０２のビア中心間の距離、すなわち、中心間隔（Via Pitch）を変化させ、ＴＥモード及びＴＭモードの電磁波が存在しうる最低の周波数、すなわちＴＥ及びＴＭモードの電磁波の遮断周波数を算出する。

図６は、図５に示す周期構造の中心間隔における遮断周波数の計算結果を示す図である。図６は、当該実施形態に係る第１伝送線路と同様に、ストリップ導体と上下それぞれの接地導体層との間隔（誘電体層の厚さ）が０．１１２ｍｍの場合に加え、その約１／２倍（０．０５０ｍｍ）、約２倍（０．２３６ｍｍ）の場合もプロットされている。隣り合う接地ビア２０２の中心間隔（Via Pitch）を狭くするに従い、遮断周波数は急激な上昇を示している。

これに対して、誘電体層の厚さを１／２倍〜２倍の範囲で変化させても、遮断周波数の変化は非常に小さい。デジタル変調信号のビットレートをＦとする。ここでは、ビットレートは、５６Ｇｂｉｔ／ｓである。２枚の接地導体層で誘電体層が挟まれる領域では、０からＦまでの周波数領域でＴＥモード及びＴＭモードの電磁波が遮断されることが望まれる。

図６より、遮断周波数をビットレートに対応する周波数Ｆ（５６ＧＨｚ）とするのに必要な複数の接地ビア２０２の中心間隔（Via Pitch)を求めることが出来る。かかる中心間隔（正三角格子間距離）が第１距離（Ｌ１）である。遮断周波数が５６ＧＨｚであるとき、第１距離（Ｌ１）は１．０ｍｍである。また、遮断周波数が２８ＧＨｚであるとき、第１距離（Ｌ１）は１．８ｍｍである。

実際のプリント回路基板において、接地導体層の領域は有限であり、配置される接地ビア２０２の個数も有限である。その場合の遮断周波数は、図６に示す曲線より求まる遮断周波数より必ず高くなるという結果を得ている。よって、実際のプリント回路基板において、複数の接地ビア２０２の中心間隔を第１距離（Ｌ１）、すなわち１．０ｍｍとする場合、図６に示す遮断周波数、すなわち５６ＧＨｚよりも、実際の遮断周波数は高くなる。また、実際のプリント回路基板において、隣り合う３つの接地ビア２０２がなす三角形は、必ずしも正三角形であるとは限らない。その場合であっても、接地ビアの全てが三角形を構成し、その三角形の三辺の長さがすべて第１距離（Ｌ１）以下の値であれば、図６に示す曲線より求まる遮断周波数よりも、実際の遮断周波数は必ず高くなる。よって、複数の接地ビア２０２の中心間隔を第１距離（Ｌ１）を１．０ｍｍとすれば、周波数が０からＦ＝５６ＧＨｚまでの周波数領域で、ＴＥモード及びＴＭモードの電磁波を遮断することが出来る。以上、第１距離について説明した。

発明者らは、さらなる種々の検討により、当該実施形態に係るプリント回路基板が上記第１乃至上記第４の特徴を有することにより、伝送線路に電気信号が伝搬する際に、信号ビアで発生する電磁波（ＴＥモード及びＴＭモード）の伝搬を十分に遮断できることを見出している。その結果、信号ビアと他のチャネルの信号ビアとの間のクロストークを十分に抑圧できる。

図７は、当該実施形態に係るプリント回路基板３１の一部の平面を示す模式図である。
前述の通り、当該実施形態に係るプリント回路基板３１は、複数のチャネル（伝送線路）を含んでいる。すなわち、当該実施形態に係るプリント回路基板３１は、複数の伝送線路構造を備えており、各伝送線路構造は、第１信号配線（ストリップ導体１１４）と、第２信号配線（ストリップ導体１０４）と、信号ビア１０１と、複数の接地ビア（第１接地ビア１０２及び第２接地ビア１０３）と、を含んでいる。図７は、そのうち２つのチャネルの一部を表している。なお、簡単のため、図７には、複数の接地ビアの一部が記載されている。

各チャネルにおいて、第１伝送線路の両端にそれぞれ、第３伝送線路を介して、第２伝送線路が延びている。すなわち、図７の左から右へ順に、第２伝送線路、第３伝送線路、第１伝送線路、第３伝送線路、及び第２伝送線路が接続されている。各チャネルは、ともに図２に示す構造を有している。２つのチャネルは、平面視して、ともに所定の間隔を維持し、互いに平行になるように、図の横方向に延伸している。２つのチャネルの信号ビア１０１の中心間距離Ｄ１は９ｍｍである。各チャネルにおける２つの信号ビア１０１の中心間距離Ｄ２（ストリップ導体１１４の長さ）は２５ｍｍである。

図８は、当該実施形態に係るプリント回路基板３１の信号ビア１０１のクロストーク特性を示す図である。プリント回路基板３１は、図７に示す２つのチャネルを有しており、図８に示す曲線は、当該２つのチャネルに対する近端クロストーク特性であり、周波数０から６０ＧＨｚの範囲で−５０ｄＢ以下、周波数０から３３ＧＨｚの範囲では−６０ｄＢ以下と、非常に良好な特性が得られている。また、遠端クロストーク特性もほぼ同じ値が得られている。このように、当該実施形態に係るプリント回路基板３１では、送信チャネル間、受信チャネル間、及び送信チャネル−受信チャネル間それぞれのクロストーク量を低減できる。さらに、第１接地ビア１０２及び第２接地ビア１０３の配置領域（第２多角形）の面積を低減することが出来ており、ストリップ導体１１４の設計自由度が向上しており、高速化と高密度実装を両立する効果が得られる。

当該実施形態に係るプリント回路基板では、複数の第２接地ビア（第２多角形）の外側に、積極的に接地ビアを配置する必要がなく、プリント回路基板の設計自由度を高めている。それゆえ、図７に示す通り、複数の伝送線路構造が容易に実現される。図７に示す１つのチャネルの信号ビア１０１について考察する。該信号ビア１０１の中心と、他のチャネルの信号ビア１０１との中心間距離Ｄ１は９ｍｍであり、他のチャネルの信号ビア１０１を囲う複数の第１接地ビア１０２及び複数の接地ビア１０３は、該信号ビア１０１を囲う複数の接地ビア１０３（第２多角形）から第１距離Ｌ１より遠くに配置されており、当該実施形態に係る第４の特徴を満たしている。同様に、各チャネルにおける一方と他方の信号ビア１０１の中心間距離Ｄ２は２５ｍｍであり、他方の信号ビア１０１を囲う複数の第１接地ビア１０２及び複数の接地ビア１０３は、一方の信号ビア１０１を囲う複数の接地ビア１０３（第２多角形）から第１距離Ｌ１より遠くに配置されており、当該実施形態に係る第４の特徴を満たしている。言い換えれば、１つの伝送線路構造が、他の伝送線路構造の配置に与える影響は非常に小さい。これに対して、複数の接地ビアを二次元格子状に配置する場合（例えば、特許文献２及び特許文献３）、プリント回路基板の設計自由度は制限される。設計上のなんらかの理由により、二次元格子の１つの格子点の位置に接地ビアを配置しない場合、接地ビアが配置されないことがクロストーク増大に招いてしまう。

光ファイバ伝送用の光送受信機（光トランシーバモジュール）は近年のブロードバンドネットワークの普及と共に、高速化及び小型・低コスト化が図られている。高速化に関しては、現在ではビットレートが１００Ｇｂｉｔ／ｓ級のものが用いられ始めている。小型・低コスト化に関しては、イーサネット（登録商標）系のＭＳＡ（Multi Source Agreement）が主導となり、現在のＣＦＰからＣＦＰ２，ＣＦＰ４（各ＭＳＡ規格）へとケース体積の縮小化・部品数の削減化が進んでいる。

これらのうち、ＣＦＰ２，ＣＦＰ４においては光送受信機（ＴＯＳＡやＲＯＳＡ）とそれを装着する伝送装置との間はプリント回路基板の一面上に設けた差動伝送線路（平衡伝送線路）からなるチャネル（伝送路）を介してシリアルデータを電気信号として伝送する。その仕様はＯＩＦ ＣＥＩ−２８Ｇに基づいており、送信用が４チャネル、受信用が４チャネルであり、各々のチャネルを伝送する電気信号のビットレートは２５Ｇｂｉｔ／ｓ乃至２８Ｇｂｉｔ／ｓである。

光送受信機の高速化はさらに進行中であり、次は４００Ｇｂｉｔ／ｓ級のものが主流になることが予想される。プリント回路基板の伝送線路からなるチャネルは、送信用が８チャネル、受信用が８チャネル、各々のチャネルを伝送する電気信号のビットレートは５０Ｇｂｉｔ／ｓ乃至５６Ｇｂｉｔ／ｓとなるであろう。その場合の仕様はＯＩＦ ＣＥＩ−５６Ｇに基づく予定である。当該実施形に係るプリント回路基板３１は、各チャネルを通じて伝送されるデジタル電気信号のビットレートが５０Ｇｂｉｔ／ｓ以上となる場合に望ましく、特に、５０Ｇｂｉｔ／ｓ乃至５６Ｇｂｉｔ／ｓのいずれかとなる場合に、好適である。

本発明は、発明者らが検討し、得られた知見に基づいてなされたものである。各チャネルを伝送するデジタル電気信号のビットレートが、例えば、５０Ｇｂｉｔ／ｓ乃至５６Ｇｂｉｔ／ｓといった高い領域においても、送信チャネル間、受信チャネル間、及び送信チャネル−受信チャネル間それぞれのクロストーク量を低減させることが必要となる。特に、送信チャネル−受信チャネル間のクロストーク量はさらに低く抑える必要がある。送信信号の強度に比べて、受信信号の強度が小さいからである。発明者らは、当該実施形態に係るプリント回路基板３１と同様に、第１伝送線路と、第２伝送線路と、該第１伝送線路及び該第２伝送線路とを接続する第３伝送線路とで、高速デジタル用のチャネルにおけるメカニズムを、実測及び三次元電磁界解析ツールを用いて解析して、以下の知見を得ている。

（Ａ）第１伝送線路又は第２伝送線路を伝搬する電磁波（ＴＥＭモード）の一部が、第３伝送線路（信号ビア構造）により、ＴＥモード及びＴＭモードに変換される。

（Ｂ）第３伝送線路の信号ビアで発生した電磁波（ＴＥモード及びＴＭモード）は、第１伝送線路を伝搬して、比較的遠い位置の他のチャネルの信号ビアまで到達し、当該他のチャネルの第３伝送線路（信号ビア構造）により、ＴＥモード及びＴＭモードからＴＥＭモードに変換される。

（Ｃ）当該他のチャネルの第３伝送線路（信号ビア構造）で発生した電磁波（ＴＥＭモード）が、当該他のチャネルの第１伝送線路又は第２伝送線路を伝搬し、クロストークが生じる。

発明者らは、上記（Ｂ）を抑圧することにより、上記メカニズムによるクロストーク量を抑圧できるかを検討している。しかしながら、以下の述べる問題点があり、クロストーク量の低減と高密度実装とを両立するには不適当であることを見出した。

特許文献１に、上下を接地電位の導体層で覆われた空間全体に接地ビアを２ｍｍピッチで正方格子状に配置した構造が開示されている。特許文献３を参考にすると、接地ビアによる格子を配置した領域がＴＥモード及びＴＭモードを遮断して、信号ビアで発生した電磁波の伝搬を阻止しうることが推定できる。しかし、２ｍｍピッチの格子配列された接地ビアで遮断できる上限の周波数は、特許文献３によると２９ＧＨｚ程度であり、伝送速度の高速化には限界がある。例えば、ビットレート５０Ｇｂｉｔ／ｓ乃至５６Ｇｂｉｔ／ｓの電気信号のクロストーク量を抑圧するには特性が不足している。

特許文献２において、上下を導体層で覆われた空間全体に任意電位のビアを１ｍｍピッチで正方格子状に配置した構造が開示されている。特許文献３を参考にして、上下の導体層に正方格子状に配置したビア（金属柱）を接続することを想定した場合、格子状にビアを配置した領域においてＴＥモード及びＴＭモードを遮断して、信号ビアで発生した電磁波の伝搬を阻止しうることが推定できる。１ｍｍピッチの正方格子状の配列で遮断できる上限の周波数は、我々の検討によると５２ＧＨｚ程度である。それゆえ、ビットレート５２Ｇｂｉｔ／ｓ程度の電気信号のクロストーク量を抑圧する効果を有する。

しかしながら、特許文献２において内層の信号配線の配置が例示されているが、ビアの配置に占める面積が大であるとともに、信号配線を敷設するのに極めて自由度が小さい配置である。それゆえ、高密度実装を目指す上で障害となると考えられる。さらに、実際のプリント回路基板上には、送受信号以外の制御信号配線や、ＩＣへの電源供給配線を敷設するために、接地ビア以外の制御信号用ビア、電源配線用ビアを当該領域に配置する必要がある。特許文献２において、接地ビアの格子配置を保ちながら接地ビア以外のビアを配置することは困難である。よって、他の部品の搭載領域を確保することが難しいという点で問題があり、高密度実装との両立には不適当である。

これに対して、当該実施形態に係るプリント回路基板に、複数の送信用信号用の伝送線路と複数の受信信号用の伝送線路とが配置される場合であっても、送信チャネル間、受信チャネル間、及び送信チャネル−受信チャネル間それぞれのクロストーク量を低減できる。さらに、内層の信号配線の配置自由度と、接地ビア以外のビアの配置自由度とを、確保することにより、配置領域の面積を低減することができ、高速化と高密度実装とが可能なプリント回路基板が実現される。特に、表層の信号配線と内層の信号配線とを接続する信号ビア構造により、送受信波形品位の確保と小型化を両立したプリント回路基板が提供される。

本発明の効果を示すために、以下に示す比較例に係るプリント回路基板８１におけるクロストーク特性を解析している。

図２１は、比較例に係るプリント回路基板８１の一部の平面を示す模式図である。プリント回路基板８１には、複数の第２接地ビア１０３が配置されていない。比較例に係るプリント回路基板８１は、図７に示す当該実施形態に係るプリント回路基板３１と同様に、２つのチャネル（伝送線路）を含んでおり、プリント回路基板８１は、複数の第２接地ビア１０３が配置されない以外は、当該実施形態に係るプリント回路基板３１の伝送線路と同じ構造をしており、寸法も同じとする。すなわち、２つのチャネルの信号ビア１０１の中心間距離Ｄ１は９ｍｍであり、各チャネルの信号ビア１０１の中心間距離Ｄ２（ストリップ導体１１４の長さ）は２５ｍｍである。

図２２は、比較例に係るプリント回路基板８１の信号ビア１０１のクロストーク特性を示す図である。図２２に示す曲線は、実測により得た近端クロストーク特性であり、周波数３３ＧＨｚから６０ＧＨｚの範囲ではほとんど−５０ｄＢを超え、最大値で−３４ｄＢを示している。周波数１１ＧＨｚ乃至３３ＧＨｚの範囲でも−５０ｄＢを超える場合が多く、最大値で−４０ｄＢを示している。図２２に示す通り、比較例に係るプリント回路基板８１ではクロストーク量を十分に低く抑えることができないが、図８に示す通り、当該実施形態に係るプリント回路基板３１では、クロストーク量の抑制が大幅に改善できている。

以上、当該実施形態に係るプリント回路基板３１について説明した。当該実施形態に係るプリント回路基板３１は複数の伝送線路（複数のチャネル）を備えており、送信チャネル間、受信チャネル間、及び送信チャネル−受信チャネル間それぞれのクロストーク量を低減することが出来ている。このように、複数のチャネルを備えるプリント回路基板に、本発明は格別の効果を奏する。以下の実施形態においても同様である。

また、当該実施形態に係るプリント回路基板３１のチャネル（伝送線路）を伝送する電気信号は、二値変調のデジタル信号としているが、これに限定されることはなく、多値変調されるデジタル信号であってもよい。この場合は、ビットレートをシンボルレート（又は変調レート）に、単位“ｂｉｔ／ｓ”を単位“ｂａｕｄ”に読み替えればよい。以下の実施形態においても同様である。

［第２の実施形態］
本発明の第２の実施形態に係るプリント回路基板３２は、第１の実施形態に係るプリント回路基板３１と同様に、高速デジタル信号用の伝送線路を複数備えているが、かかる伝送線路は差動（ディファレンシャル）伝送線路である。差動伝送線路は１対のストリップ導体を含んでおり、１対の伝送線路で１つのチャネルを構成していると言ってもよい。

図９は、当該実施形態に係るプリント回路基板３２の一部の平面を示す模式図である。第１伝送線路は、２つの接地導体層１０５，１１５と、その間に配置される１対のストリップ導体１１４，１３４と、を含んでいる。第１信号配線は、１対の第１サブ信号配線を含み、該１対の第１サブ信号配線が１対のストリップ導体１１４，１３４である。第２伝送線路は、接地導体層１０５と、１対のストリップ導体１０４，１２４と、を含んでいる。第２信号配線は、１対の第２サブ信号配線を含み、該１対の第２サブ信号配線が１対のストリップ導体１０４，１２４である。第３伝送線路は、信号ビア１０１，１２１と、複数の第１接地ビア１０２とを含んでいる。第３伝送線路に備えられる信号ビア１０１，１２１は、１対のサブ信号ビアであり、信号ビアは１対のサブ信号ビアを含むとしてよい。信号ビア１０１は、ストリップ導体１１４とストリップ導体１０４とを電気的に接続し、信号ビア１２１は、ストリップ導体１３４とストリップ導体１２４とを電気的に接続する。すなわち、１対のサブ信号ビアは、１対の第１サブ信号配線の１つと１対の第２サブ信号配線の１つをそれぞれ別々に電気的に接続する。

当該実施形態に係るプリント回路基板３２は、第１の実施形態に係るプリント回路基板３１とは、以下の点で異なっているが、それ以外については同じである。第１伝送線路は、ストリップ導体１１４に加えて、ストリップ導体１３４をさらに含む。そして、１対のストリップ導体１１４，１３４の形状が異なっている。第２伝送線路は、ストリップ導体１０４に加えて、ストリップ導体１２４をさらに含む。第３伝送線路は、信号ビア１０１に加えて、信号ビア１２１をさらに含む。そして、複数の第１接地ビア１０２及び複数の第２接地ビア１０３の個数と配置が異なっている。

ここで、１対の信号ビア１０１，１０２の中心間距離は１ｍｍである。１対のストリップ導体１０４，１２４は、互いに平行し、中心線間距離を１ｍｍに維持して、図９の右向きに延伸して、１対の信号ビア１０１，１２１にそれぞれ到達する。１対のストリップ導体１１４，１３４は、１対の信号ビア１０１，１２１から、互いに平行して右向きに延伸し、延伸する向き（右向き）に対して反時計方向に屈曲する。そして、１対のストリップ導体１１４，１３４は、互いに平行して図の右上の向きに延伸し、延伸する向き（右上の向き）に対して時計方向に屈曲し、さらに、図の右向きに延伸する。１対のストリップ導体１１４，１３４の中心線間距離は、図の右向きに延伸する部分において、１対のストリップ導体１０４，１２４の中心線間距離と同じ１ｍｍに維持される。１対のストリップ導体１１４，１３４は、図の右上の向きに延伸する部分において、中心線の図の縦方向の距離が１ｍｍに維持される。すなわち、かかる部分における中心線間距離は１ｍｍより短い距離に維持される。１対のストリップ導体１１４，１３４が屈曲しているのは、第２接地ビア１０３の配置による。

当該実施形態において、複数の接地ビアが図９に示す配列となっていることにより、平面視して、第１信号配線（ストリップ導体１１４，１３４）が複数の接地ビアを避けるように屈曲している。平面視して、第２信号配線（ストリップ導体１０４，１２４）上に、第２接地ビア１０３が配置されているが、第２信号配線は、接地導体層１０５の上方に配置されているので、第２信号配線が第２接地ビア１０３と接することはない。これに対して、もしも第１信号配線（ストリップ導体１１４，１３４）が第２信号配線の延伸方向（図の横方向）に沿って直線状に延伸するならば、平面視して、第１信号配線上に、第２接地ビア１０３が配置されることとなる。第２信号配線は第１誘電体層（誘電体層１０９Ｂ）の内部に配置されているので、第１信号配線は第２接地ビア１０３が接し、電気的に接続される。よって、平面視して、第１信号配線は、第２信号配線の延伸方向（第２信号配線が信号ビアへ到達する方向）に対して屈曲し、複数の接地ビアと接することを避けることができる。

図９に示す通り、複数（ここでは８個）の第１接地ビア１０２（第１接地ビア群）が配置される。第１の実施形態に係る第１接地ビア１０２と同様に、１対の信号ビア１０１，１２１それぞれを取り囲むように、それぞれ４個の第１接地ビア１０２（４個の第１点）が配置される。４個の第１点を結ぶと正方形となる。複数（ここでは８個）の第１接地ビア１０２がそれぞれ配置される複数（ここでは８個）の第１点は、平面視して、１対の信号ビア１０１，１２１（１対のサブ信号ビア）を内側に含むように、第１多角形線上に配置される。ここで、第１多角形は長方形（矩形）であり、複数の第１点は、長方形の頂点に配置される４個の第１点と、長方形の図の縦方向に延びる右辺上に配置される２個の第１点と、左辺上に配置される２個の第１点である。距離Ｌｓ１は、各サブ信号ビアを取り囲む４個の第１点がなす正方形の一辺の長さ（当該等間隔）であり、ここでは、距離Ｌｓ１は０．７０７ｍｍである。

複数（ここでは８個）の第１接地ビア１０２を取り囲むように、複数（ここでは１０個）の第２接地ビア１０３が複数の第２点にそれぞれ配置される。複数の第２点は等間隔で配置され、隣り合う第２点を結ぶと長方形となる。すなわち、第２多角形は長方形であり、同じく長方形である第１多角形を内側に含んでいる。隣り合う第２点の距離は等間隔であるので、距離Ｌｓ２は当該等間隔の値であり、ここでは、距離Ｌｓ２は１．０ｍｍである。

当該実施形態では、長さが距離Ｌｓ３となる辺を含む三角形は、図９に網掛けとともに示す三角形である。ここで、距離Ｌｓ３は、０．９３ｍｍである。すなわち、距離Ｌｓ１，Ｌｓ２，Ｌｓ３の値はすべて第１距離（Ｌ１）である１．０ｍｍ以下である。当該実施形態に係るプリント回路基板３２は、第１の実施形態において説明した第１乃至第４の特徴をすべて有している。

当該実施形態に係るプリント回路基板３２は、１つのチャネルが差動伝送線路によって構成されているが、かかる場合であっても、送信チャネル間、受信チャネル間、及び送信チャネル−受信チャネル間それぞれのクロストーク量を低減できる。さらに、第１接地ビア１０２及び第２接地ビア１０３の配置領域（第２多角形）の面積を低減することが出来ており、ストリップ導体１１４，１３４の設計自由度が向上しており、高速化と高密度実装を両立する効果が得られる。当該実施形に係るプリント回路基板３２は、各チャネルを通じて伝送されるデジタル電気信号のビットレートが５０Ｇｂｉｔ／ｓ乃至５６Ｇｂｉｔ／ｓのいずれかとなる場合に、好適である。

以上、当該実施形態に係るプリント回路基板３２について説明した。当該実施形態に係るプリント回路基板３２では、１つのチャネルが差動伝送線路で構成されている。信号ビアは１対のサブ信号ビアを含んでおり、第１多角形の内側に１対のサブ信号ビアを含んでいる。すなわち、伝送線路がシングルエンド伝送路であっても差動伝送線路であっても、本発明は格別の効果を奏する。以下の実施形態においても同様である。

［第３の実施形態］
本発明の第３の実施形態に係るプリント回路基板３３は、複数の接地ビアの配列が第１の実施形態に係るプリント回路基板３１と異なる点を除いて、第１の実施形態と同じである。なお、第２信号配線（ストリップ導体１０４）と第１信号配線（ストリップ導体１１４）は、平面視して、一直線上に延伸している。

図１０は、当該実施形態に係るプリント回路基板３３の一部の平面を示す模式図である。図１１は、当該実施形態に係るプリント回路基板３３の一部の断面を示す模式図である。図１１に、図１０のＸＩ−ＸＩ線による断面が示されている。図１０及び図１１は、第１の実施形態に係る図２及び図３にそれぞれ対応している。

複数の第１接地ビア１０２（第１接地ビア群）は、複数の第１点にそれぞれ配置される。ここでは、図１０に示す通り、４個の第１点が等間隔で配置され、隣り合う第１点を結ぶと正方形となる。隣り合う第１点の間の距離は等間隔であるので、距離Ｌｓ１は当該等間隔の値である。信号ビア１０１及び複数の第１接地ビア１０２とを含んで、同軸線路を模擬した伝送線路（第３伝送線路）が構成される。

複数の第１接地ビア１０２がそれぞれ配置される複数の第１点は、平面視して、第１矩形の線上であって、少なくともすべての頂点に配置される。ここでは、第１矩形は、正方形であり、内側に信号ビア１０１を含んでいる。また、複数の第１点は、正方形の頂点に配置される４個の第１点である。言い換えれば、該正方形の線上のうち、頂点を除いて、辺上には第１点は配置されていないが、正方形の頂点（４個の頂点）に加えて、該正方形の辺上に第１点がさらに配置されていてもよい。

複数の第２接地ビア１０３（第２接地ビア群）は、複数の第２点にそれぞれ配置される。複数の第１接地ビア１０２を取り囲むように、１２個の第２点が等間隔で配置され、隣り合う第２点を結ぶと正方形となる。隣り合う第２点の間の距離は等間隔であるので、距離Ｌｓ２は当該等間隔の値である。複数の第２接地ビア１０３がそれぞれ配置される複数の第２点は、平面視して、第２矩形の線上であって、少なくともすべての頂点に配置される。第２矩形は、その辺上又は辺の内側に第１矩形を含んでいる。ここでは、第２矩形は、その辺の内側に第１矩形を含んでいる。第２矩形は正方形であり、複数の第２点は、正方形（第２矩形）の頂点それぞれに配置される４個の第２点と、正方形の（頂点を除く）辺上それぞれに配置される２個の第２点、すなわち、８個の第２点と、の合計８個の第２点である。

当該実施形態に係るプリント回路基板の特徴は、複数の第１点及び複数の第２点の配列にある。第１の特徴は、隣り合う第１点の間の距離は、すべて第２距離以下であることにある。当該実施形態では、複数の第１点は等間隔に配置されており、隣り合う第１点の間の距離はすべて距離Ｌｓ１であり、ここで距離Ｌｓ１は０．９ｍｍである。また、第２距離（Ｌ２）について詳細は後述するが、ここで第２距離は０．９ｍｍである。

第２の特徴は、隣り合う第２点の間の距離はすべて第２距離以下であることにある。当該実施形態では、複数の第２点は等間隔に配置されており、隣り合う第２点の間の距離はすべて距離Ｌｓ２であり、ここで距離Ｌｓ２は０．９ｍｍである。

第３の特徴は、複数の第１点それぞれから、前記第２距離以内に、前記第２点が少なくとも１つあることにある。複数の第１点それぞれと、該第１点から最も近い位置にある第２点との距離のうち、最大の長さを、距離Ｌｓ４とする。当該実施形態では、複数の第１点及び複数の第２点は、正方格子の格子点にあり、４×４の正方格子（合計１６個）上に配置されている。すなわち、複数の第１点それぞれと、最も近い第２点との距離は、当該等間隔である０．９ｍｍであり、距離Ｌｓ４は０．９ｍｍ（Ｌｓ１＝Ｌｓ２＝Ｌｓ４）である。すなわち、距離Ｌｓ１，Ｌｓ２，Ｌｓ４の値はすべて第２距離（Ｌ２）である０．９ｍｍと等しく、０．９ｍｍ以下である。

第４の特徴は、信号ビアの外側であって第２矩形の内側となる領域に、接地電位以外の電位に接続されるビアを含まず、第２矩形の外側に第２矩形から第２距離以内に配置される接地ビアを含まないことにある。第２矩形の外側にさらなる接地ビアも配置されないのが望ましく、何らかの必要により接地ビアを配置する場合であっても、かかる接地ビアを第２矩形から第２距離より離れて配置する。第２矩形の外側に第２距離より離れて接地ビアを配置する場合には、該接地ビアの配置密度を、複数の第１接地ビア（第１接地ビア群）及び複数の第２接地ビア（第２接地ビア群）の配置密度に比べて疎とすればよく、隣り合う該接地ビアの中心間隔が第２距離（Ｌ２）を越えていればよい。

当該実施形態に係る複数の接地ビアの配置を、第１の実施形態に係る第１乃至第４の特徴を満たすか否かを考察する。隣り合う第１点間の距離はすべて０．９ｍｍであり、第１距離である１．０ｍｍより小さい。隣り合う第２点間の距離はすべて０．９ｍｍであり、第１距離である１．０ｍｍより小さい。しかしながら、隣り合う１対の第１点と、近傍の第２点とで、直角二等辺三角形を構成し、直角を鋏む２辺の長さは０．９ｍｍであり、斜辺の長さは１．１５ｍｍとなる。よって、距離Ｌｓ３は１．１５ｍｍであるが、第１距離より大きい。すなわち、当該実施形態に係る複数の接地ビアの配置は、第１の実施形態に係る第１乃至第４の特徴すべてを満たしている訳ではない。しかしながら、当該実施形態に係るプリント回路基板における複数の接地ビアは、当該実施形態に係る第１乃至第４の特徴すべてを満たしている。

次に、第２距離について説明する。第２距離は、本発明に係る複数の接地ビアの配列を規定する基準値である。第２距離は、複数の接地ビアが第１接地層と第２接地導体層とを電気的に接続するよう正方格子状に配列される場合に、伝送する電気信号に対応する周波数を遮断周波数とする正方格子間距離である。すなわち、複数の接地ビアが正方格子状に配列される周期構造において、当該伝送線路を伝送する電気信号に対応する周波数を遮断周波数とする距離である。当該実施形態に係るプリント回路基板３３において、各々のチャネルを伝送する電気信号のビットレートは５０Ｇｂｉｔ／ｓ乃至５６Ｇｂｉｔ／ｓのいずれかであり、かかるビットレート帯に対応できるよう、遮断周波数を５６ＧＨｚとする。すなわち、当該伝送線路を伝送する電気信号に対応する周波数は５６ＧＨｚである。

図１２は、接地ビアが正方格子状に配列される周期構造を示す模式図である。図１２に示すプリント回路基板４２は、当該実施形態に係る第１伝送線路と同様の伝送線路を含んでおり、ここで、当該伝送線路は、当該実施形態（及び第１の実施形態）に係る第１伝送線路と同じ寸法をしている。図１２に示すプリント回路基板４２は、図５に示すプリント回路基板４１と、複数の接地ビア２０２の配列が異なっており、２枚の接地導体層を接続する複数の接地ビア２０２が、正方格子状に等間隔に配置される。複数の接地ビア２０２による周期構造は、正方格子（square lattice)と呼ばれる二次元格子構造である。

図１３は、図１２に示す周期構造の中心間隔における遮断周波数の計算結果を示す図である。図１３は、図６と同様に、ストリップ導体と上下それぞれの接地導体層との間隔（誘電体層の厚さ）が０．１１２ｍｍの場合に加え、その約１／２倍（０．０５０ｍｍ）、約２倍（０．２３６ｍｍ）の場合もプロットされている。図６と同様に、隣り合う接地ビア２０２の中心間隔（Via Pitch）を狭くするに従い、遮断周波数は急激な上昇を示している。これに対して、誘電体層の厚さを１／２倍〜２倍の範囲で変化させても、遮断周波数の変化は非常に小さい。

図１３より、遮断周波数をビットレートに対応する周波数Ｆ（５６ＧＨｚ）とするのに必要な複数の接地ビア２０２の中心間隔（Via Pitch)を求めることが出来る。かかる中心間隔（正方格子間距離）が第２距離（Ｌ２）である。遮断周波数が５６ＧＨｚであるとき、第２距離（Ｌ２）は０．９ｍｍである。また、遮断周波数が２８ＧＨｚであるとき、第２距離（Ｌ２）は１．７ｍｍである。

実際のプリント回路基板において、接地導体層の領域は有限であり、配置される接地ビア２０２の個数も有限である。その場合の遮断周波数は、図１３に示す曲線より求まる遮断周波数より必ず高くなるという結果を得ている。よって、実際のプリント回路基板において、複数の接地ビア２０２の中心間隔を第２距離（Ｌ２）、すなわち０．９ｍｍとする場合、図１３に示す遮断周波数、すなわち５６ＧＨｚよりも、実際の遮断周波数は高くなる。また、実際のプリント回路基板において、複数の接地ビアの配置が正方格子状でない場合について考える。複数の接地ビアの配置が矩形格子（rectangular lattice）状である場合も、当該矩形（長方形）の一辺の長さがすべて第２距離（Ｌ２）以下の値であれば、その場合の遮断周波数は、図１３に示す曲線より求まる遮断周波数より必ず高くなるという結果を得ている。同様に、隣り合う４つの接地ビア２０２がなす四角形は、必ずしも正方形であるとは限らない。その場合であっても、接地ビアの全てが四角形を構成し、その四角形の四辺の長さがすべて第２距離（Ｌ２）以下の値であれば、図１３に示す曲線より求まる遮断周波数よりも、実際の遮断周波数は必ず高くなる。よって、複数の接地ビア２０２の中心間隔を第２距離（Ｌ２）を０．９ｍｍとすれば、周波数が０からＦ＝５６ＧＨｚまでの周波数領域で、ＴＥモード及びＴＭモードの電磁波を遮断することが出来る。以上、第２距離について説明した。

発明者らは、さらなる種々の検討により、当該実施形態に係るプリント回路基板が、たとえ第１の実施形態に係る第１乃至第４の特徴をすべて満たしていない場合であっても、当該実施形態に係る第１乃至第４の特徴を有することにより、伝送線路に電気信号が伝搬する際に、信号ビアで発生する電磁波（ＴＥモード及びＴＭモード）の伝搬を十分に遮断できることを見出している。その結果、信号ビアとのチャネルの信号ビアとの間のクロストークを十分に抑圧できる。なお、当該実施形態に係る複数の第１点及び複数の第２点は、正方格子の格子点にあり、非常に簡便な構成であり、当該実施形態に係る第１乃至第３の特徴を満たすよう条件を容易に設定することが出来る。

図１４は、当該実施形態に係るプリント回路基板３３の信号ビア１０１のクロストーク特性を示す図である。ここで、プリント回路基板３３は、図７と同様に、２つのチャネルを有しており、２つのチャネルの信号ビア１０１の中心間距離Ｄ１は９ｍｍである。各チャネルの信号ビア１０１の中心間距離Ｄ２（ストリップ導体１１４の長さ）は２５ｍｍである。図１４に示す３つの曲線は、図８に示す曲線と同様に、近端クロストーク特性であり、複数の接地ビア（第１接地ビア１０２及び第２接地ビア１０３）の中心間隔（距離Ｌｓ１）を、０．９ｍｍ（第２距離（Ｌ２））とする場合に加えて、０．７０７ｍｍ及び１．０ｍｍとする場合をそれぞれ表している。当該実施形態に係る中心間隔（距離Ｌｓ１）が０．９ｍｍである場合、周波数０から５６ＧＨｚの範囲で−５０ｄＢ以下、周波数０から４０ＧＨｚの範囲では−６０ｄＢ以下と、非常に良好な特性が得られている。また、遠端クロストーク特性もほぼ同じ値が得られている。このように、当該実施形態に係るプリント回路基板３１では、送信チャネル間、受信チャネル間、及び送信チャネル−受信チャネル間それぞれのクロストーク量を低減できる。さらに、第１接地ビア１０２、及び第２接地ビア１０３の配置領域（第２矩形）の面積を低減することが出来ており、ストリップ導体１１４の設計自由度が向上しており、高速化と高密度実装を両立する効果が得られる。当該実施形に係るプリント回路基板３３は、各チャネルを通じて伝送されるデジタル電気信号のビットレートが５０Ｇｂｉｔ／ｓ乃至５６Ｇｂｉｔ／ｓのいずれかとなる場合に、好適である。

複数の接地ビアの中心間隔（距離Ｌｓ１）を０．９ｍｍより小さくしてもよいのは言うまでもない。かかる中心間隔（距離Ｌｓ１）を０．７０７ｍｍとする場合、第２距離（Ｌ２）を十分に下回っている。この場合、図１４が示す近端クロストーク特性は、周波数０から６０ＧＨｚの範囲で−５０ｄＢ以下、周波数０から４０ＧＨｚの範囲では−６０ｄＢ以下と非常に良好な特性が得られている。各チャネルを通じて伝送されるデジタル電気信号のビットレートが５６Ｇｂｉｔ／ｓをさらに越える場合であっても、好適である。

一方、複数の接地ビアの中心間隔（距離Ｌｓ１）を１．０ｍｍと大きくする場合、第２距離（Ｌ２）を越えてしまう。この場合、図１４が示す近端クロストーク特性は、周波数５３ＧＨｚから６０ＧＨｚの範囲で−４０ｄＢを超え、最大で−２０ｄＢを示す。また周波数４３ＧＨｚから５３ＧＨｚの範囲では−５０ｄＢを超える場合もあり、最大で−４０ｄＢを示す。かかる場合、各チャネルを通じて伝送されるデジタル電気信号のビットレートが５６Ｇｂｉｔ／ｓとなる場合には適していない。すなわち、当該実施形態に係るプリント回路基板３３の効果を裏付けるものとなっている。

また、デジタル変調信号のビットレートが２８Ｇｂｉｔ／ｓの伝送に用いる場合には、第２距離（Ｌ２）は１．７ｍｍである。距離Ｌｓ１，Ｌｓ２，Ｌｓ４は１．０ｍｍである場合は、すべて第２距離（Ｌ２）以下との条件を十分に満たしている。図１４が示す近端クロストーク特性は、周波数０から２８ＧＨｚの範囲で十分に低減されている。よって、複数の接地ビアの中心間隔（距離Ｌｓ１）が１．０ｍｍである場合も、チャネルを通じて伝送されるデジタル変調信号のビットレートが２８Ｇｂｉｔ／ｓの場合に、好適である。

［第４の実施形態］
本発明の第４の実施形態に係るプリント回路基板３４は、複数の接地ビアの配列が第１の実施形態に係るプリント回路基板３１と異なる点と、第１信号配線（ストリップ導体１１４）が第２の実施形態と同様に屈曲している点とを除いて、第１の実施形態と同じである。当該実施形態に係る複数の第２点は、第２多角形のすべての頂点に加えて、その辺上にも配置されている。なお、当該実施形態に係る第１信号配線（ストリップ導体１１４）は、第２の実施形態と同様に、複数の接地ビアを避けるように屈曲している。

図１５は、当該実施形態に係るプリント回路基板３４の一部の平面を示す模式図である。図１５は、第１の実施形態に係る図２に対応している。複数（ここでは４個）の第１接地ビア１０２（複数の第１点）の配置は、第１の実施形態と同じであり、複数の第１点は等間隔（０．７０７ｍｍ）に配置されている。ここで、距離Ｌｓ１は０．７０７ｍｍである。

図１５に示す通り、複数の第２接地ビア１０３（第２接地ビア群）の構成が、第１の実施形態に係る複数の第２接地ビア１０３の構成と異なっている。複数（ここでは４個）の第１接地ビア１０２を取り囲むように、複数（ここでは８個）の第２接地ビア１０３（第２点）が配置されている。複数（ここでは８個）の第２点が等間隔で配置されており、隣り合う第２点を結ぶと正方形となる。隣り合う第２点の間の距離は等間隔であるので、距離Ｌｓ２は当該等間隔の値である。ここで、距離Ｌｓ２は１．０ｍｍである。複数の第２点は、正方形の頂点に配置される４個の第２点と、各辺上（の中点）に配置される４個の第２点とである。

当該実施形態において、距離Ｌｓ３は０．７４ｍｍとなる。なお、距離Ｌｓ３は、第１多角形（正方形）の１辺と、第２多角形（正方形）の近接する１辺の中点とを結ぶ三角形の斜辺の長さである。それゆえ、距離Ｌｓ１，Ｌｓ２，Ｌｓ３の値はすべて第１距離（Ｌ１）である１．０ｍｍ以下である。当該実施形態に係るプリント回路基板３４は、第１の実施形態において説明した第１乃至第４の特徴をすべて有している。当該実施形に係るプリント回路基板３４は、各チャネルを通じて伝送されるデジタル電気信号のビットレートが５０Ｇｂｉｔ／ｓ乃至５６Ｇｂｉｔ／ｓのいずれかとなる場合に、好適であることが、電磁界解析ツールによる計算結果によって確認されている。

［第５の実施形態］
本発明の第５の実施形態に係るプリント回路基板３５は、複数の接地ビアの配列が第１の実施形態に係るプリント回路基板３１と異なる点と、第１信号配線（ストリップ導体１１４）が第２の実施形態と同様に屈曲している点とを除いて、第１の実施形態と同じである。当該実施形態に係る第１多角形は、第２多角形に内接している。なお、当該実施形態に係る第１信号配線（ストリップ導体１１４）は、第２の実施形態と同様に、複数の接地ビアを避けるように屈曲している。

図１６は、当該実施形態に係るプリント回路基板３５の一部の平面を示す模式図である。図１６は、第１の実施形態に係る図２に対応している。複数（ここでは４個）の第１接地ビア１０２（複数の第１点）の配置は、第１の実施形態と同じであり、複数の第１点は等間隔（０．７０７ｍｍ）に配置されている。ここで、距離Ｌｓ１は０．７０７ｍｍである。

図１６に示す通り、複数の第２接地ビア１０３（第２接地ビア群）の構成が、第１の実施形態に係る複数の第２接地ビア１０３の構成と異なっている。複数（ここでは４個）の第２接地ビア１０３それぞれが配置される複数（ここでは４個）の第２点は、第２多角形の頂点それぞれに配置されている。第２多角形は正方形であり、第２多角形の各辺の中点それぞれに頂点が配置されるように、第１多角形（正方形）が第２多角形（正方形）に内接している。よって、複数（ここでは４個）の第２点が等間隔で配置されており、距離Ｌｓ２（隣り合う第２点の間の距離のうち最大値）は当該等間隔の値である。ここで、距離Ｌｓ２は１．０ｍｍである。

当該実施形態において、隣り合う１対の第１点と近傍の第２点とで構成する三角形は、隣り合う１対の第１点で斜辺を構成する直角二等辺三角形であり、距離Ｌｓ３は０．５ｍｍである。それゆえ、距離Ｌｓ１，Ｌｓ２，Ｌｓ３の値はすべて第１距離（Ｌ１）である１．０ｍｍ以下である。当該実施形態に係るプリント回路基板３５は、第１の実施形態において説明した第１乃至第４の特徴をすべて有している。当該実施形に係るプリント回路基板３５は、各チャネルを通じて伝送されるデジタル電気信号のビットレートが５０Ｇｂｉｔ／ｓ乃至５６Ｇｂｉｔ／ｓのいずれかとなる場合に、好適であることが、電磁界解析ツールによる計算結果によって確認されている。加えて、複数の接地ビアの総数が８個と少なく、また、第２多角形の面積も他の実施形態と比較して最も狭くなっており、接地ビアの数や接地ビアが配置される領域（第２多角形）の面積をさらに低減することが出来ている。

なお、当該実施形態に係る複数の接地ビアにおいて、距離Ｌｓ４は、距離Ｌｓ３に等しく、０．５ｍｍである。よって、当該実施形態に係るプリント回路基板３５を、第３の実施形態に係る第１乃至第４の特徴に該当するか考察する。この場合、第２矩形に第１矩形が内接している。遮蔽周波数Ｆ＝５６ＧＨｚとすると、第２距離（Ｌ２）は０．９ｍｍとなるとなるので、距離Ｌｓ２が第２距離以下という条件を満たしていないが、遮蔽周波数Ｆ＝２８ＧＨｚとすると、距離Ｌｓ１，Ｌｓ２，Ｌｓ４はすべて第２距離（Ｌ２＝１．７ｍｍ）以下となっており、条件を満たしている。

［第６の実施形態］
本発明の第６の実施形態に係るプリント回路基板３６は、複数の接地ビアの配列が第１の実施形態に係るプリント回路基板３１と異なる点を除いて、第１の実施形態と同じである。当該実施形態において、距離Ｌｓ１，Ｌｓ２，Ｌｓ３がすべて第１距離（Ｌ１）と等しい。なお、第２信号配線（ストリップ導体１０４）と第１信号配線（ストリップ導体１１４）は、平面視して、一直線上に延伸している。

図１７は、当該実施形態に係るプリント回路基板３６の一部の平面を示す模式図である。図１７は、第１の実施形態に係る図２に対応している。複数（ここでは４個）の第１点がなす第１多角形は、第１の実施形態と同様に正方形であり、複数（ここでは４個）の第１点は当該正方形の頂点に配置されている。正方形の一辺の長さ（隣り合う第１接地ビア１０２の中心間距離）が１．０ｍｍと長くなっており、それゆえ、距離Ｌｓ１は１．０ｍｍである。

複数（ここでは８個）の第２点がなす第２多角形は、１辺の長さが交互に１．０ｍｍ、０．７０７ｍｍとなってなる八角形である。第１多角形（正方形）の１辺と、第２多角形の短い方の辺とが平行に配置されており、かかる辺の垂直二等分線は一致している。ここで、距離Ｌｓ２は、八角形の長い方の辺の長さである１．０ｍｍである。当該実施形態では、長さが距離Ｌｓ３となる辺を含む三角形は、図１７に網掛けとともに示す三角形であり、距離Ｌｓ３は１．０ｍｍである。

図１８は、当該実施形態に係るプリント回路基板３６の信号ビア１０１のクロストーク特性を示す図である。ここで、プリント回路基板３６は、図７と同様に、２つのチャネルを有しており、２つのチャネルの信号ビア１０１の中心間距離Ｄ１は９ｍｍである。各チャネルの信号ビア１０１の中心間距離Ｄ２（ストリップ導体１１４の長さ）は２５ｍｍである。図１８に示す曲線は、近端クロストーク特性であり、周波数０から６０ＧＨｚのほとんどの範囲で−５０ｄＢ以下、最大でも−４６ｄＢであり、周波数０から３５ＧＨｚの範囲で−６０ｄＢ以下、以下と、非常に良好な特性が得られている。当該実施形に係るプリント回路基板３６は、距離Ｌｓ１，Ｌｓ２，Ｌｓ３がすべて第１距離（Ｌ１）と等しい場合であるが、各チャネルを通じて伝送されるデジタル電気信号のビットレートが５０Ｇｂｉｔ／ｓ乃至５６Ｇｂｉｔ／ｓのいずれかとなる場合に、好適である。

［第７の実施形態］
本発明の第７の実施形態に係るプリント回路基板３７は、複数の接地ビアの配列が第１の実施形態に係るプリント回路基板３１と異なる点を除いて、第１の実施形態と同じである。当該実施形態に係る複数の第１点及び複数の第２点は、正方格子の格子点にある。なお、第２信号配線（ストリップ導体１０４）と第１信号配線（ストリップ導体１１４）は、平面視して、一直線上に延伸している。

図１９は、当該実施形態に係るプリント回路基板３７の一部の平面を示す模式図である。図１９は、第１の実施形態に係る図２に対応している。複数の第１接地ビア１０２（複数の第１点）及び複数の第２接地ビア１０３（複数の第２点）は、間隔０．７０７ｍｍの正方格子状に配置されている。複数（ここでは４個）の第１接地ビア１０２（複数の第１点）の配置は、第１の実施形態と同じであり、複数の第１点は等間隔（０．７０７ｍｍ）に配置される正方形（第１多角形）である。

図１９に示す通り、複数の第２接地ビア１０３（第２接地ビア群）の構成が、第１の実施形態に係る複数の第２接地ビア１０３の構成と異なっている。第２多角形は八角形であり、複数（ここでは８個）の第２点は、第２多角形の頂点それぞれに配置されている。すなわち、第２多角形は、４×４に並ぶ正方格子の外縁の正方形の１辺上にある２点をそれぞれ結んだ八角形である。すなわち、図１９に示す複数の接地ビアの構成は、図１０に示す第３の実施形態にかかる複数の接地ビア（４×４の正方格子）から四隅に配置されるの４個の第２接地ビア１０３を削除した構成に相当しているが、正方格子の格子間距離（距離Ｌｓ１）は異なっている。

当該実施形態において、第２多角形は、第６の実施形態に係る第２多角形と合同であり、１辺の長さが交互に１．０ｍｍ、０．７０７ｍｍとなってなる八角形である。距離Ｌｓ２は１．０ｍｍである。また、当該実施形態では、長さが距離Ｌｓ３となる辺を含む三角形は、図１９に網掛けとともに示す三角形であり、距離Ｌｓ３は、正方形の１辺が直角をはさむ２辺の長さが正方格子間距離（距離Ｌｓ１）となる直角二等辺三角形の斜辺の長さであり、１．０ｍｍである。

当該実施形態において、距離Ｌｓ１，Ｌｓ２，Ｌｓ３の値はすべて第１距離（Ｌ１）である１．０ｍｍ以下である。当該実施形態に係るプリント回路基板３７は、第１の実施形態において説明した第１乃至第４の特徴をすべて有している。当該実施形に係るプリント回路基板３７は、各チャネルを通じて伝送されるデジタル電気信号のビットレートが５０Ｇｂｉｔ／ｓ乃至５６Ｇｂｉｔ／ｓのいずれかとなる場合に、好適であることが、電磁界解析ツールによる計算結果によって確認されている。

なお、正方格子の格子間距離を第３の実施形態と同様に０．９ｍｍとする場合、距離Ｌｓ１＝０．９ｍｍ、距離Ｌｓ２＝Ｌｓ３＝１．２７ｍｍとなり、距離Ｌｓ１，Ｌｓ２，Ｌｓ３すべてが第１距離（Ｌ１）である１．０ｍｍ以下であるとの条件を満たさなくなるので、各チャネルを通じて伝送されるデジタル電気信号のビットレートが５６Ｇｂｉｔ／ｓとなる場合には適していない。しかしながら、デジタル変調信号のビットレートが２８Ｇｂｉｔ／ｓの伝送に用いる場合には、第１距離（Ｌ１）は１．８ｍｍである。よって、複数の接地ビアの中心間隔（距離Ｌｓ１）が０．９ｍｍである場合も、チャネルを通じて伝送されるデジタル変調信号のビットレートが２８Ｇｂｉｔ／ｓの場合に、好適である。

［第８の実施形態］
本発明の第８の実施形態に係るプリント回路基板３８は、複数の接地ビアの配列が第１の実施形態に係るプリント回路基板３１と異なる点を除いて、第１の実施形態と同じである。当該実施形態に係る複数の第１点及び複数の第２点は、正三角格子の格子点にある。なお、なお、第２信号配線（ストリップ導体１０４）と第１信号配線（ストリップ導体１１４）は、平面視して、一直線上に延伸している。

図２０は、当該実施形態に係るプリント回路基板３８の一部の平面を示す模式図である。図２０は、第１の実施形態に係る図２に対応している。複数の第１点及び複数の第２点が、格子間距離１．０ｍｍの正三角格子状に配置されている。複数（ここでは３個）の第１接地ビア１０２それぞれが配置される複数（ここでは３個）の第１点は、第１多角形の頂点それぞれに配置されている。第１多角形は正三角形であり、複数の第１点は等間隔（１．０ｍｍ）に配置されている。よって、距離Ｌｓ１は１．０ｍｍである。

図２０に示す通り、複数（ここでは９個）の第２点が、複数（ここでは９個）の第２接地ビア１０３それぞれに配置されている。第２多角形は六角形であり、正三角形の三隅から、相似比１／４の正三角形を除いた形状である。すなわち、第２多角形は、１辺の長さが交互に２．０ｍｍ、１．０ｍｍとなってなる六角形である。複数の第２点は、六角形の頂点に配置される６個の第２点と、長い方の辺上（の中点）に配置される３個の第２点である。複数（ここでは９個）の第２点が等間隔で配置されており、距離Ｌｓ２は１．０ｍｍである。当該実施形態では、長さが距離Ｌｓ３となる辺を含む三角形は、図２０に網掛けとともに示す正三角形であり、距離Ｌｓ３は１．０ｍｍである。それゆえ、距離Ｌｓ１，Ｌｓ２，Ｌｓ３の値はすべて第１距離（Ｌ１）である１．０ｍｍと等しい。当該実施形態に係るプリント回路基板３８は、第１の実施形態において説明した第１乃至第４の特徴をすべて有している。当該実施形に係るプリント回路基板３８は、各チャネルを通じて伝送されるデジタル電気信号のビットレートが５０Ｇｂｉｔ／ｓ乃至５６Ｇｂｉｔ／ｓのいずれかとなる場合に、好適であることが、電磁界解析ツールによる計算結果によって確認されている。なお、当該実施形態に係る複数の第１点及び複数の第２点は、正三角格子の格子点にあり、非常に簡便な構成であり、第１の実施形態に係る第１乃至第３の特徴を満たすよう条件を容易に設定することが出来る。

当該実施形態において、格子間距離を１．０ｍｍとしているが、さらに、格子間距離が０．８６６ｍｍである場合も実験的に検証しており、格子間距離を少なくとも０．８６６ｍｍまで縮小してもよい。かかる場合、クロストーク特性をさらに良好にすることが出来る。各チャネルを通じて伝送されるデジタル電気信号のビットレートが５６Ｇｂｉｔ／ｓをさらに越える場合であっても、好適である。加えて、接地ビアの数や接地ビアが配置される領域（第２多角形）の面積をさらに低減することが出来ている。

以上、本発明の実施形態に係るプリント回路基板、光モジュール、及び伝送装置について説明した。本発明は上記実施形態に限定されることはなく、第１伝送線路を含む伝送線路構造に広く適用することが出来る。本発明に係るプリント回路基板は、伝送装置や光モジュールに備えられるプリント回路基板としたが、他の装置に備えられるプリント回路基板であってもよい。また、本発明の実施形態に係るプリント回路基板は、各チャネルを通じて伝送されるデジタル電気信号のビットレートが５０Ｇｂｉｔ／ｓ乃至５６Ｇｂｉｔ／ｓのいずれかとなる場合（又は、シンボルレートが５０Ｇｂａｕｄ乃至５６Ｇｂａｕｄのいずれかとなる場合）に好適であり、その場合は、第１距離は１．０ｍｍであり、第２距離は０．９ｍｍである。しかし、伝送されるデジタル電気信号のビットレート（又はシンボルレート）が５０Ｇｂｉｔ／ｓ（又は５０Ｇｂａｕｄ）より小さい場合はもちろん、５６Ｇｂｉｔ／ｓ（又は５６Ｇｂａｕｄ）を越える場合であっても、作製精度や各部位のサイズが許す限り、本発明を適用することが出来る。

１ 伝送装置、２ 光モジュール、３，３Ａ，３Ｂ 光ファイバ、１１，２１，３１，３２，３３，３４，３５，３６，３７，３８，４１，４２，８１ プリント回路基板、１２ ＩＣ、２２Ａ，２２Ｂ フレキシブル基板、２３Ａ ＲＯＳＡ、２３Ｂ ＴＯＳＡ、１０１，１２１ 信号ビア、１０２ 第１接地ビア、１０３ 第２接地ビア、１０４，１１４，１２４，１３４ ストリップ導体、１０５，１１５，２０５ 接地導体層、１０６ 貫通穴、１０７ ランド、１０８ カバーレイ、１０９Ａ，１０９Ｂ，１０９Ｃ 誘電体層、２０２ 接地ビア。

Claims (13)

1. 第１誘電体層と、
   前記第１誘電体層の内部を通る第１信号配線と、
   前記第１誘電体層の表面に配置されるとともに、貫通穴を有する、第１接地導体層と、
   前記第１誘電体層の裏面に配置される、第２接地導体層と、
   前記第１接地導体層の、前記第１信号配線とは反対側の面に配置される、第２誘電体層と、
   前記第１接地導体層の、前記第１信号配線とは反対側に、少なくとも前記第２誘電体層を介して配置される、第２信号配線と、
   前記貫通穴を通り、前記第１信号配線と前記第２信号配線とを電気的に接続するとともに、前記第１接地導体層と電気的に遮断される、信号ビアと、
   前記信号ビアを囲うとともに、前記第１誘電体層を貫通して、前記第１接地導体層と前記第２接地導体層とを電気的に接続する複数の接地ビアと、
   を備え、
   前記複数の接地ビアは、複数の第１点にそれぞれ配置される複数の第１接地ビアと、複数の第２点にそれぞれ配置される複数の第２接地ビアと、を含み、
   前記複数の第１点は、平面視して、内側に前記信号ビアを含む第１多角形の線上であって少なくともすべての頂点に配置され、
   前記複数の第２点は、平面視して、辺上又は辺の内側に前記第１多角形を含む第２多角形の線上であって、少なくともすべての頂点に配置され、
   前記複数の接地ビアが正三角格子状に配列される場合に、伝送する電気信号に対応する周波数を遮断周波数とする正三角格子間距離を第１距離とするとき、
   前記複数の第１点のうち、隣り合う前記第１点の間は、すべて前記第１距離以下であり、
   前記複数の第２点のうち、隣り合う前記第２点の間は、すべて前記第１距離以下であり、
   隣り合ういずれの１対の前記第１点から、ともに前記第１距離以内に、前記第２点が少なくとも１つあり、
   前記信号ビアの外側であって前記第２多角形の内側となる領域に、接地電位以外の電位に接続されるビアを含まず、前記第２多角形の外側に前記第２多角形から前記第１距離以内に配置される接地ビアを含まない、
   ことを特徴とする、プリント回路基板。
2. 第１誘電体層と、
   前記第１誘電体層の内部を通る第１信号配線と、
   前記第１誘電体層の表面に配置されるとともに、貫通穴を有する、第１接地導体層と、
   前記第１誘電体層の裏面に配置される、第２接地導体層と、
   前記第１接地導体層の、前記第１信号配線とは反対側に配置される、第２誘電体層と、
   前記第１接地導体層の、前記第１信号配線とは反対側に、少なくとも第２誘電体層を介して配置される、第２信号配線と、
   前記貫通穴を通り、前記第１信号配線と前記第２信号配線とを電気的に接続するとともに、前記第１接地導体層と電気的に遮断される、信号ビアと、
   前記信号ビアを囲うとともに、前記第１誘電体層を貫通して、前記第１接地導体層と前記第２接地導体層とを電気的に接続する複数の接地ビアと、
   を備え、
   前記複数の接地ビアは、複数の第１点にそれぞれ配置される複数の第１接地ビアと、複数の第２点にそれぞれ配置される複数の第２接地ビアと、を含み、
   前記複数の第１点は、平面視して、内側に前記信号ビアを含む第１矩形の線上であって少なくともすべての頂点に配置され、
   前記複数の第２点は、平面視して、辺上又は辺の内側に前記第１矩形を含む第２矩形の線上であって少なくともすべての頂点に配置され、
   前記複数の接地ビアが正方格子状に配列される場合に、伝送する電気信号に対応する周波数を遮断周波数とする正方格子間距離を第２距離とするとき、
   前記複数の第１点のうち、隣り合う前記第１点の間は、すべて前記第２距離以下であり、
   前記複数の第２点のうち、隣り合う前記第２点の間は、すべて前記第２距離以下であり、
   前記複数の第１点それぞれから、前記第２距離以内に、前記第２点が少なくとも１つあり、
   前記信号ビアの外側であって前記第２矩形の内側となる領域に、接地電位以外の電位に接続されるビアを含まず、前記第２矩形の外側に前記第２矩形から前記第２距離以内に配置される接地ビアを含まない、
   ことを特徴とする、プリント回路基板。
3. 請求項１に記載のプリント回路基板であって、
   前記複数の第１点及び前記複数の第２点は、正三角格子の格子点にある、
   ことを特徴とするプリント回路基板。
4. 請求項１又は２に記載のプリント回路基板であって、
   前記複数の第１点及び前記複数の第２点は、正方格子の格子点にある、
   ことを特徴とするプリント回路基板。
5. 請求項１に記載のプリント回路基板であって、
   前記第２多角形に前記第１多角形が内接している、
   ことを特徴とするプリント回路基板。
6. 請求項２に記載のプリント回路基板であって、
   前記第２矩形に前記第１矩形が内接している、
   ことを特徴とするプリント回路基板。
7. 請求項１に記載のプリント回路基板であって、
   前記第１距離は１．０ｍｍである、
   ことを特徴とするプリント回路基板。
8. 請求項２に記載のプリント回路基板であって、
   前記第２距離は０．９ｍｍである、
   ことを特徴とするプリント回路基板。
9. 請求項１乃至８のいずれかに記載のプリント回路基板であって、
   平面視して、前記第２信号配線が前記信号ビアへ到達する方向に対して、前記第１信号配線は、前記複数の接地ビアを避けるように屈曲する、
   ことを特徴とするプリント回路基板。
10. 請求項１乃至９のいずれかに記載のプリント回路基板であって、
    前記第１信号配線は、１対の第１サブ信号配線を含み、
    前記第２信号配線は、１対の第２サブ信号配線を含み、
    前記信号ビアは、前記１対の第１サブ信号配線の１つと前記複数の第２サブ信号配線の１つをそれぞれが別々に電気的に接続する１対のサブ信号ビアを含む、
    ことを特徴とするプリント回路基板。
11. 請求項１乃至１０のいずれかに記載のプリント回路基板であって、
    前記第１信号配線と、前記第２信号配線と、前記信号ビアと、前記複数の接地ビアと、を含む伝送線路構造を、複数備える、
    ことを特徴とするプリント回路基板。
12. 請求項１乃至１１のいずれかに記載のプリント回路基板と、
    前記プリント回路基板に電気的に接続され、光信号又は電気信号のうち一方から他方へ変換する光素子と、
    を備える、光モジュール。
13. 請求項１乃至１１のいずれかに記載のプリント回路基板、
    を備える、伝送装置。
    
    

Images