JP2010114189A - 配線基板、プリント配線板の製造方法 - Google Patents

Abstract

【課題】配置設計に係る制約や基板作製でのプロセス工数を抑え、電磁気的な伝送特性を犠牲にすることなく信号を伝送することが可能な配線基板を提供する。
【解決手段】複数の信号線１１と、信号線１１間の伝送方向に形成された導電体からなるガードトレース１２と、一方の面１４ａ上に、複数の信号線１１とガードトレース１２とを積層する誘電体１４と、誘電体１４を挟んで、複数の信号線１１と対向する位置に配置されたグラウンド層１３と、膜厚が下記式を満たすように、複数の信号線１１とガードトレース１２とを被覆する絶縁性のカバーレイ１５とを備える。
（ε２／（ε１−１））×ｔ２＜ｔ１＜（ε２／（ε１−１））×ｔ２×２
ｔ１はカバーレイの膜厚であり、ｔ２は誘電体の膜厚であり、ε１はカバーレイの誘電率であり、ε２は誘電体の誘電率であり、ε２−ε１≦０．３を満たす。
【選択図】 図４

Description

本発明は、例えばプリント配線板（Flexible Printed Circuit：ＦＰＣ）やＦＦＣ（Flexible Flat Cable）等の柔軟性ケーブルとして適用される配線基板、及び、プリント配線板の製造方法に関する。

近年の電子機器に実装される各モジュール間を接続するには、平型柔軟ケーブルであるＦＰＣなどが使用されている。このような柔軟ケーブルとして適用される配線基板は、伝送信号の高速化が進むにつれて特性インピーダンスの整合、高速高周波特性の向上や不要輻射の低減などの機能が要求されてきている。また、配線基板は、ストリップライン、マイクロストリップラインの構成をとることとなり、信号線の増大と相まって、多層基板化が進展している。

例えば、高速高周波特性の向上や不要輻射の低減を実現するため、特許文献１には、複数の高速伝送路を配列するベースの共用平面上に各高速伝送路を挟むガードトレースを形成し、更に、スルーホールを介してガードトレースと接続される第１及び第２グラウンド層が複数の高速伝送路で覆うことによって、各高速伝送路を立体的にシールドしたプリント基板が記載されている。

特開２００７―２３４５００号公報

ガードトレースを設けたマイクロストリップライン構造の配線基板では、ガードトレースとグラウンド層の電位差によって、各信号線の伝送モードが干渉されるのを避けるため、通常、スルーホールに形成したメッキ金属、導電性ペースト等で両者を接続する。このスルーホールは、伝送される信号の波長に対し十分小さい間隔で設けることになるが、例えばＧＨｚ帯で信号伝送を行う場合、信号線の伝送方向に沿ってガードトレースに多くのスルーホールを形成する必要があり、配線の配置設計が制約され、基板作製でのプロセス工数が増えてしまった。

本発明は、このような実情に鑑みて提案されたものであり、配置設計に係る制約や基板作製でのプロセス工数を抑え、電磁気的な伝送特性を犠牲にすることなく信号を伝送することが可能な配線基板、及び、プリント配線板の製造方法を提供することを目的とする。

上述した課題を解決するための手段として、本発明に係る配線基板は、信号を伝送する複数の信号線と、信号線間の上記伝送方向に形成された導電体からなり、信号線により伝送される各信号の干渉を抑えるガードトレースと、一方の面上に、複数の信号線とガードトレースとを積層する誘電体と、誘電体を挟んで、複数の信号線と対向する位置に配置され、複数の信号線により伝送される信号に対するグラウンド層と、膜厚が下記式を満たすように、誘電体の面上に積層された上記複数の信号線とガードトレースとを被覆する絶縁性のカバーレイとを備える。
（ε２／（ε１−１））×ｔ２＜ｔ１＜（ε２／（ε１−１））×ｔ２×２
ｔ１はカバーレイの膜厚であり、ｔ２は誘電体の膜厚であり、ε１はカバーレイの誘電率であり、ε２は誘電体の誘電率であり、ε２−ε１≦０．３を満たす。

また、本発明に係る配線基板は、一対の伝送路により信号を差動伝送する複数の信号線と、信号線間の伝送方向に形成された導電体からなり、信号線により伝送される各信号の干渉を抑えるガードトレースと、一方の面上に、複数の信号線とガードトレースとを積層する誘電体と、誘電体を挟んで、複数の信号線と対向する位置に配置され、複数の信号線により伝送される信号に対するグラウンド層と、膜厚が下記式を満たすように、誘電体の面上に積層された上記複数の信号線とガードトレースとを被覆する絶縁性のカバーレイとを備える。
（ε２/ε１）×ｔ２＜ｔ１＜（ε２/ε１）×ｔ２×３
ｔ１はカバーレイの膜厚であり、ｔ２は誘電体の膜厚であり、ε１はカバーレイの誘電率であり、ε２は誘電体の誘電率であり、ε２−ε１≦０．３を満たす。

また、本発明に係るプリント配線板の製造方法は、ベースフィルムの一方の面上に、信号を伝送する複数の信号線を形成するとともに、信号線により伝送される各信号の干渉を抑えるガードトレースを、信号線間の伝送方向に形成するステップと、ベースフィルムの他方の面上に、複数の信号線により伝送される信号に対するグラウンド層を形成するステップと、膜厚が下記式を満たす絶縁性のカバーレイにより、ベースフィルムの面上に形成された複数の信号線とガードトレースとを被覆するステップとを有する。
（ε２／（ε１−１））×ｔ２＜ｔ１＜（ε２／（ε１−１））×ｔ２×２
ｔ１はカバーレイの膜厚であり、ｔ２はベースフィルムの膜厚であり、ε１はカバーレイの誘電率であり、ε２はベースフィルムの誘電率であり、ε２−ε１≦０．３を満たす。

また、本発明に係るプリント配線板の製造方法は、ベースフィルムの一方の面上に、一対の伝送路により信号を差動伝送する複数の信号線を形成するとともに、信号線により伝送される各信号の干渉を抑えるガードトレースを、信号線間の伝送方向に形成するステップと、ベースフィルムの他方の面上に、複数の信号線により伝送される信号に対するグラウンド層を形成するステップと、膜厚が下記式を満たす絶縁性のカバーレイにより、ベースフィルムの面上に形成された複数の信号線とガードトレースとを被覆するステップとを有する。
（ε２/ε１）×ｔ２＜ｔ１＜（ε２/ε１）×ｔ２×３
ｔ１はカバーレイの膜厚であり、ｔ２はベースフィルムの膜厚であり、ε１はカバーレイの誘電率であり、ε２はベースフィルムの誘電率であり、ε２−ε１≦０．３を満たす。

本発明は、信号線周囲の誘電率が均一化するように、カバーレイの膜厚と、誘電体の膜厚と、これらの誘電率を調整することによって、ガードトレースとグラウンド層と接続をするスルーホールを設けることがないので配置設計に係る制約や基板作製でのプロセス工数を抑え、電磁気的な伝送特性を犠牲にすることなく信号を伝送することができる。

以下、本発明を実施するための最良の形態について、図面を参照しながら詳細に説明する。なお、本発明は、以下の実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。

本発明は、例えばプリント配線板（Flexible Printed Circuit：ＦＰＣ）やＦＦＣ（Flexible Flat Cable）等の柔軟性ケーブルとして適用される配線基板に関する。

まず、本発明が適用された配線基板に係る構成の説明に先立ち、従来から用いられているガードトレースを設けたマイクロストリップライン構造の配線基板について図１及び図２を参照して説明する。

図１は、従来から用いられているマイクロストリップライン構造の配線基板１００の断面図である。この配線基板１００では誘電体１０４を挟んで信号線１０１とグラウンド層１０３が対向し、主にこの間で電磁波の伝送が行われる。通常、信号線１０１を保護するためにカバーレイ１０５がオーバーコートされている。

図２は、マイクロストリップライン構造の配線基板１１０の信号線１１１の両側にガードトレース１１２を併設した構造の伝送線路断面図である。配線基板１１０では、ガードトレース１１２を設けることで配線基板１００に比べて、隣接する信号線１１１、１１１間のクロストークの軽減や放射電磁界抑制等の効果があり高速伝送路用途で多用されている。

配線基板１１０では、ガードトレース１１２とグラウンド層１１３の電位差によって、各信号線１１１の伝送モードが干渉されるのを避けるため、通常、スルーホール１１６に形成したメッキ金属、導電性ペースト等で両者を接続する。このスルーホール１１６は、伝送される信号の波長に対し十分小さい間隔で設けている。

図３は、配線基板１１０と等価な３次元電磁界シミュレーターの解析モデル１２０を用いて、信号線１２１とガードトレース１２２とグラウンド層１２３とからなる伝送路断面での電界分布を解析した解析結果である。図３に示すように、信号線１２１の近傍の領域Ａ１ほど電界強度が高く、領域Ａ２、Ａ３、Ａ４、Ａ５、Ａ６に従って、信号線１２１から遠くになるのに伴って電界強度が小さくなる。

図３に示した解析結果から明らかなように、解析モデル１２０と等価な、図２に示す配線基板１１０では、電界が信号線１１１とグラウンド層１１３との間の誘電体１１４内に強く分布しているが、カバーレイ１１５やその上の空間にも広く分布している。このような電界の分布により、信号線１１１に対してリターンパスとなる金属がグラウンド層１１３、ガードトレース１１２と２系統あり、信号線１１１とそれぞれのリターンパス間での伝送が加え合わされることになる。この時、上記２系統での実効誘電率が異なっていると、実効的な伝送速度が異なり各信号線１１１の伝送モード間で干渉が起こり、信号線１１１とグラウンド層１１３との間を透過する電界強度の周波数特性に周期的な乱れが生じる。この周期的な乱れは、電磁放射を増加させる原因になる。このような各信号線１１１の伝送モード間の干渉を抑制するため、配線基板１１０は、一定間隔でスルーホール１１６を介してグラウンド層１１３とガードトレース１１２間を電気的に接続して、グラウンド層１１３とガードトレース１１２間の電位を等しくしている。

これに対して、本発明が適用された配線基板は、スルーホールを介して電気的な接合を行うことなく、上記した２系統での実効誘電率を略同一にして、各信号線の伝送モード間での干渉を抑えるため、具体的には次のような構成からなる。

＜第１の実施形態＞
図４は、本発明が適用された第１の実施形態に係る配線基板１を示す図である。すなわち、配線基板１は、図４に示すように、信号を伝送する複数の信号線１１と、信号線１１間の伝送方向に形成された導電体からなるガードトレース１２とを備える。また、配線基板１は、一方の面１４ａ上に、信号線１１とガードトレース１２とを積層する誘電体１４と、誘電体１４を挟んで、信号線１１と対向する位置に配置されたグラウンド層１３と、誘電体１４の面１４ａ上に積層された信号線１１とガードトレース１２とを被覆する絶縁性のカバーレイ１５とを備える。

また、配線基板１では、スルーホールを設けることなく信号線１１周囲の誘電率を均一化するため、下記の（１）式を満たすように、カバーレイ１５と、誘電体１４が調整されて形成されている。

（ε２／（ε１−１））×ｔ２＜ｔ１＜（ε２／（ε１−１））×ｔ２×２ ・・・（１）

ここで、ｔ１はカバーレイ１５の膜厚であり、ｔ２は誘電体１４の膜厚であり、ε１はカバーレイ１５の誘電率であり、ε２は誘電体１４の誘電率であり、ε２−ε１≦０．３を満たす。

誘電体１４は、伝送特性の面から誘電率、誘電正接の小さいものが好ましく、例えばフィルム形状のポリイミド、液晶ポリマーなどが用いられる。

これに対して、カバーレイ１５は、信号線１１等を保護するために用いられる絶縁性の物質で伝送特性の面からは誘電正接の小さなものが好ましく、フィルム状、硬化性のインク、ソルダレジスタ、感光性ソルダレジスタが用いられる。また、一般にカバーレイに使われる材料は誘電損失が大きいため、伝送線路の損失を抑えるためにはできるだけ薄いものを用いた方が良い。また柔軟性を阻害しないという観点からも薄いほうが良い。上記（１）式に従って調整されるカバーレイの膜厚の上限はこれらの影響も考慮して設定される。

上記（１）式を満たすように誘電体１４とカバーレイ１５とを調整すればよいが、配線基板１では、ε２−ε１≦０．３の条件に従って、通常誘電体１４の誘電率に対してカバーレイ１５の誘電率が高いものとする。この場合、配線基板１では、上記（１）式に従って形成されることで、カバーレイ１５の膜厚が、誘電体１４の膜厚に比べて薄くなるように調整される。

以上のような構成からなる配線基板１は、例えば次のような工程に従って形成される。まず、誘電体１４として用いるベースフィルムの両面に銅箔などの良導体が被覆された基板の一方の銅箔面をエッチング処理して、信号線１１、及び、ガードトレース１２を形成する。続いて、上記（１）式に従った所定の膜厚のカバーレイ１５を信号線１１の形成された側のベースフィルム（誘電体１４）に貼り付け熱圧着する。

なお、上述したエッチング処理に限定されず、銅などの良導体を用いたパターンニング処理により、ベースフィルムの一方の面上に信号線１１とガードトレース１２とを形成し、他方の面にグラウンド層１３を形成するようにしても良い。

このようにして、配線基板１は、その層構造が上述した図２に示す配線基板１１０とほぼ同じであるが、ガードトレース１２とグラウンド層１３間を電気的に接続するスルーホールを設けていないので、配線設計の自由度の向上と、プロセス工程の省略を図ることができる。

次に、３次元電磁界シミュレーターを用いて配線基板１の伝送特性について解析する。本シミュレーションにおいては、信号線１１の幅と膜厚をそれぞれ４２μｍ、１０μｍ、信号線１１、１１のピッチ間隔を５００μｍとしている。また、ガードトレース１２は信号線１１の間に６０μｍの間隔をとって併設されるものとしている。また、誘電体２４の誘電率と膜厚はそれぞれ３．２、２５μｍとしている。また、解析モデルにおいて、配線基板１の長さは２０ｍｍとしている。

図５はカバーレイ１５の誘電率を５として、カバーレイ１５の膜厚を１５μｍ、２５μｍ、３７μｍと変えた場合の透過特性Ｓ２１を示す図である。ここで、「Ｓ２１」とは、多開口回路の特性の表現に用いられるＳマトリックスを用いて表した透過係数で入力に対する出力の割合を意味するものであり、対数表示している。

カバーレイ１５の膜厚を１５μｍにしたときは、上記（１）式を満たさないが、カバーレイ１５の膜厚を２５μｍ、３７μｍにしたときは、上記（１）式の条件を満たしている。ここで、図５においては、各透過特性の比較を容易にするために特性曲線を縦方向に１ｄＢずらして図示している。図５に示すように、カバーレイ１５の厚みが１５μｍでは特定の周波数で透過特性に乱れが生じているが、カバーレイ１５の厚みが２５μｍではこのような透過特性の乱れが生じなく、（１）式の上限に近い３７μｍでも乱れが少なくなっている。特にカバーレイ１５の膜厚が２５μｍの場合、伝送線路の実効誘電率は３．３となるから、誘電体１４の誘電率３．２とほぼ同じ大きさになっており、信号線１１周囲の誘電率の均一化が図られ、スルーホールを設けることなく通信特性を維持することができる。

また、上述した配線基板１は、誘電体１４の誘電率に対してカバーレイ１５の誘電率が高いものとしたが、誘電体の誘電率に対してカバーレイの誘電率が低い場合、上記（１）式に従って誘電率の均一化を図ることが、上記のε２−ε１≦０．３の条件から困難となる。

図６は、配線基板１の変形例として、誘電体の誘電率に対してカバーレイの誘電率が低い条件下で形成された配線基板２の構成を示す図である。配線基板２は、配線基板１と同様に、複数の信号線２１と、ガードトレース２２と、誘電体２４と、グラウンド層２３と、カバーレイ２５とを備える。配線基板２は、誘電体２４の誘電率に対してカバーレイ２５の誘電率が低いため、上記（１）式に従って形成されることで、カバーレイ２５の膜厚が、誘電体２４の膜厚に比べて厚くなるように調整される。

次に、３次元電磁界シミュレーターを用いて配線基板２の伝送特性について解析する。本シミュレーションにおいては、信号線２１の幅と膜厚をそれぞれ４２μｍ、１０μｍ、信号線２１、２１のピッチ間隔を５００μｍとしている。また、ガードトレース２２は信号線２１の間に６０μｍの間隔をとって併設されるものとしている。また、誘電体２４の誘電率と膜厚はそれぞれ３．２、２５μｍとしている。また、解析モデルの配線基板１の長さは２０ｍｍとしている。

図７は、ε２−ε１≦０．３の条件を満たさないカバーレイ２５の誘電率を２．５として、カバーレイ２５の膜厚を２５μｍ、５０μｍ、１５０μｍと変えた場合の透過特性Ｓ２１を示す図である。図７においては、各透過特性の比較を容易にするために特性曲線を縦方向に１ｄＢずらして図示している。図７に示すように、カバーレイ２５の厚みを厚くしていくと、特定の周波数で透過特性に乱れが減少して改善の傾向がみられる。ここで、カバーレイ２５の誘電率が誘電体２４の誘電率よりも小さすぎると、カバーレイ２５を厚くしても実効誘電率を誘電体２４の誘電率近くすることはできないので、仮に（１）式を満たしていても透過特性の乱れを十分に抑制することができない。この解析結果からも明らかなように、カバーレイ２５の誘電率は誘電体２４の誘電率に対して０．３以上下回らないように、すなわち、ε２−ε１≦０．３を満たすように選択する必要がある。

以上のように、第１の実施形態に係る配線基板１では、信号線周囲の誘電率が均一化するように、上記（１）式に従って、カバーレイの膜厚と、誘電体の膜厚と、これらの誘電率を調整することによって、ガードトレースとグラウンド層とを接続するスルーホールを設けることがないので配置設計に係る制約や基板作製でのプロセス工数を抑え、電磁気的な伝送特性を犠牲にすることなく信号を伝送することができる。

また、図８は、電磁界放射への影響を調べるために、３ｍ遠方での電界強度を解析して比較したものである。比較したモデルは「２．５ｍｍピッチ接続」が、カバーレイとグラウンド層の接続を端子部のみ１．５ｍｍ離れたところで行い他の部分を２．５ｍｍピッチでスルーホールで接続した配線基板であり、もう一方の「無接続」が、（１）式に従ってカバーレイと誘電体とを調整して、カバーレイとグラウンド層の接続を端子部のみ１．５ｍｍ離れたところで行い他の部分は接続していない配線基板である。通常、信号の干渉により図５、図７に示されるような透過特性Ｓ２１の周期的なリップルが生じると、その周波数での電界強度が強くなるが、図８に示すように、「無接続」の配線基板では、３ｍ遠方での放射電界強度に差が無く、特定の周波数での等価特性の乱れに起因して増大する電磁妨害雑音を、スルーホールを設けた「２．５ｍｍピッチ接続」の配線基板と同程度に低減できる。

なお、カバーレイとグラウンド層の接続を端子部のみ１．５ｍｍ離れたところで行うのは、複数のグラウンドトレース間の電気的接続を完全に省くこともできるが、上述したように端子部付近は電気的接続を行い、長いオープンスタブができないような使い方が望ましいからである。

図８の結果からも明らかなように、第１の実施形態に係る配線基板１では、スルーホールが設けられたマイクロストリップライン構造の配線基板と同様に、特定の周波数での等価特性の乱れに起因して増大する電磁界の放射を抑えることができる。

＜第２の実施形態＞
図９は、本発明が適用された第２の実施形態に係る配線基板３を示す図である。すなわち、配線基板３は、図９に示すように、一対の伝送路により信号を差動伝送する複数の信号線３１と、信号線３１間の伝送方向に形成された導電体からなるガードトレース３２とを備える。また、配線基板３は、一方の面３４ａ上に、信号線３１とガードトレース３２とを積層する誘電体３４と、誘電体３４を挟んで、信号線３１と対向する位置に配置されたグラウンド層３３と、誘電体３４の面３４ａ上に積層された信号線３１とガードトレース３２とを被覆する絶縁性のカバーレイ３５とを備える。

また、配線基板３では、隣接する信号線３１、３１の電磁気的結合が、上述した第１の実施形態に係る配線基板１に比べて強い。よって、配線基板３では、このような電磁気的結合を考慮して、スルーホールを設けることなく信号線３１周囲の誘電率を均一化するため、下記の（２）式を満たすように、カバーレイ３５と、誘電体３４が調整されている。

（ε２/ε１）×ｔ２＜ｔ１＜（ε２/ε１）×ｔ２×３ ・・・（２）

ここで、ｔ１はカバーレイの膜厚であり、ｔ２は誘電体の膜厚であり、ε１はカバーレイの誘電率であり、ε２は誘電体の誘電率であり、ε２−ε１≦０．３を満たす。

なお、一般にカバーレイに使われる材料は誘電損失が大きいため、伝送線路の損失を抑えるためにはできるだけ薄いものを用いた方が良い。また柔軟性を阻害しないという観点からも薄いほうが良い。

誘電体３４は、伝送特性の面から誘電率、誘電正接の小さいものが好ましく、例えばポリイミド、液晶ポリマーが用いられる。

これに対して、カバーレイ３５は、信号線３１等を保護するために用いられる絶縁性の物質で伝送特性の面からは誘電正接の小さなものが好ましく、フィルム状、硬化性のインク、ソルダレジスタ、感光性ソルダレジスタが用いられる。また、一般にカバーレイに使われる材料は誘電損失が大きいため、伝送線路の損失を抑えるためにはできるだけ薄いものを用いた方が良い。また柔軟性を阻害しないという観点からも薄いほうが良い。上記（２）式に従って調整されるカバーレイの膜厚の上限は、これらの影響も考慮して設定することができる。

上記（２）式を満たすように誘電体３４とカバーレイ３５とを調整すればよいが、配線基板３では、ε２−ε１≦０．３の条件に従って、誘電体３４の誘電率に対してカバーレイ３５の誘電率が高いものとする。この場合、配線基板３では、上記（２）式に従って形成されることで、カバーレイ３５の膜厚が、誘電体３４の膜厚に比べて薄くなるように調整される。

以上のような構成からなる配線基板３は、配線基板１と同様に、銅などの良導体を用いて、ベースフィルムの一方の面上にパターンニング処理により信号線３１とガードトレース３２とが形成され、他方の面にグラウンド層３３が形成される。

このようにして、配線基板３は、上述した配線基板１と同様にガードトレースとグラウンド層間を電気的に接続するスルーホールを設けていないので、配線設計の自由度の向上と、プロセス工程の省略を図ることができる。

次に、３次元電磁界シミュレーターを用いて配線基板３の伝送特性について解析する。本シミュレーションにおいては、信号線３１の各伝送路の幅と厚みはそれぞれ４２μｍ、１０μｍとし、ガードトレース３２の幅と厚みはそれぞれ４４０μｍ、１０μｍとしている。また、信号線３１を構成する伝送路間の間隔と、信号線３１とガードトレース３２と間の間隔は、それぞれ８０μｍ、６０μｍとしている。誘電体３４の誘電率と厚みはそれぞれ３．２、２５μｍとし、解析モデルの配線基板３の長さは２０ｍｍとしている。

図１０は、カバーレイ３５の誘電率を３．３として、その厚みを１２μｍ、３７μｍ、１００μｍと変えた場合の差動透過特性Ｓ２１を示す図である。カバーレイ３５の膜厚を１２μｍ、１００μｍにしたときは、上記（２）式を満たさないが、カバーレイ３５の膜厚を３７μｍにしたときは、上記（２）式の条件を満たしている。図１０においては、比較を容易にするために特性曲線を縦方向に１ｄＢずらして図示している。図１０に示すように、カバーレイ３５の厚みが１２μｍ、１００μｍでは、特定の周波数で透過特性に乱れが生じており電磁界放射の影響が懸念される。一方、カバーレイの厚みを上記の（２）式に従って適切に調整した３７μｍの場合には、そのような現象はみられない。

以上のように、第２の実施形態に係る配線基板３は、信号線周囲の誘電率が均一化するように、上記（２）式に従って、カバーレイの膜厚と、誘電体の膜厚と、これらの誘電率を調整することによって、信号線３１周囲の誘電率の均一化が図られ、スルーホールを設けることなく通信特性を維持することができる。したがって、配線基板３は、ガードトレースとグラウンド層とを接続するスルーホールを設けることがないので配置設計に係る制約や基板作製でのプロセス工数を抑え、電磁気的な伝送特性を犠牲にすることなく信号を伝送することができる。

従来から用いられているマイクロストリップライン構造の配線基板の断面図である。 マイクロストリップライン構造の配線基板の信号線の両側にガードトレースを併設した構造の伝送線路断面図である。 図２の伝送路断面での電界分布を３次元電磁界シミュレーターにて解析した解析結果である。 本発明が適用された第１の実施形態に係る配線基板を示す図である。 カバーレイの膜厚の変化に応じた透過特性Ｓ２１を示す図である。 第１の実施形態の変形例として、誘電体の誘電率に対してカバーレイの誘電率が低い条件下で形成された配線基板の構成を示す図である。 カバーレイの膜厚の変化に応じた透過特性Ｓ２１を示す図である。 「２．５ｍｍピッチ接続」と「無接続」での３ｍ遠方での電界強度の比較を示す図である。 本発明が適用された第２の実施形態に係る配線基板を示す図である。 カバーレイの膜厚の変化に応じた差動透過特性Ｓ２１を示す図である。

符号の説明

１、２、３、１００、１１０ 配線基板、１１、２１、３１、１０１、１１１、１２１ 信号線、１２、２２、３２、１１２、１２２ ガードトレース、１３、２３、３３、１０３、１１３、１２３ グラウンド層、１４、２４、３４、１０４、１１４ 誘電体、１４ａ、２４ａ、３４ａ 面、１５、２５、３５、１０５、１１５ カバーレイ、１１６ スルーホール

Claims (4)

1. 信号を伝送する複数の信号線と、
   上記信号線間の上記伝送方向に形成された導電体からなり、上記信号線により伝送される各信号の干渉を抑えるガードトレースと、
   一方の面上に、上記複数の信号線と上記ガードトレースとを積層する誘電体と、
   上記誘電体を挟んで、上記複数の信号線と対向する位置に配置され、上記複数の信号線により伝送される信号に対するグラウンド層と、
   膜厚が下記式を満たすように、上記誘電体の面上に積層された上記複数の信号線と上記ガードトレースとを被覆する絶縁性のカバーレイとを備える配線基板。
   （ε２／（ε１−１））×ｔ２＜ｔ１＜（ε２／（ε１−１））×ｔ２×２
   ｔ１は上記カバーレイの膜厚であり、ｔ２は上記誘電体の膜厚であり、ε１は上記カバーレイの誘電率であり、ε２は上記誘電体の誘電率であり、ε２−ε１≦０．３を満たす。
2. 一対の伝送路により信号を差動伝送する複数の信号線と、
   上記信号線間の上記伝送方向に形成された導電体からなり、上記信号線により伝送される各信号の干渉を抑えるガードトレースと、
   一方の面上に、上記複数の信号線と上記ガードトレースとを積層する誘電体と、
   上記誘電体を挟んで、上記複数の信号線と対向する位置に配置され、上記複数の信号線により伝送される信号に対するグラウンド層と、
   膜厚が下記式を満たすように、上記誘電体の面上に積層された上記複数の信号線と上記ガードトレースとを被覆する絶縁性のカバーレイとを備える配線基板。
   （ε２/ε１）×ｔ２＜ｔ１＜（ε２/ε１）×ｔ２×３
   ｔ１は上記カバーレイの膜厚であり、ｔ２は上記誘電体の膜厚であり、ε１は上記カバーレイの誘電率であり、ε２は上記誘電体の誘電率であり、ε２−ε１≦０．３を満たす。
3. ベースフィルムの一方の面上に、信号を伝送する複数の信号線を形成するとともに、上記信号線により伝送される各信号の干渉を抑えるガードトレースを、上記信号線間の上記伝送方向に形成するステップと、
   上記ベースフィルムの他方の面上に、上記複数の信号線により伝送される信号に対するグラウンド層を形成するステップと、
   膜厚が下記式を満たす絶縁性のカバーレイにより、上記ベースフィルムの面上に形成された上記複数の信号線と上記ガードトレースとを被覆するステップとを有するプリント配線板の製造方法。
   （ε２／（ε１−１））×ｔ２＜ｔ１＜（ε２／（ε１−１））×ｔ２×２
   ｔ１は上記カバーレイの膜厚であり、ｔ２は上記ベースフィルムの膜厚であり、ε１は上記カバーレイの誘電率であり、ε２は上記ベースフィルムの誘電率であり、ε２−ε１≦０．３を満たす。
4. ベースフィルムの一方の面上に、一対の伝送路により信号を差動伝送する複数の信号線を形成するとともに、上記信号線により伝送される各信号の干渉を抑えるガードトレースを、上記信号線間の上記伝送方向に形成するステップと、
   上記ベースフィルムの他方の面上に、上記複数の信号線により伝送される信号に対するグラウンド層を形成するステップと、
   膜厚が下記式を満たす絶縁性のカバーレイにより、上記ベースフィルムの面上に形成された上記複数の信号線と上記ガードトレースとを被覆するステップとを有するプリント配線板の製造方法。
   （ε２/ε１）×ｔ２＜ｔ１＜（ε２/ε１）×ｔ２×３
   ｔ１は上記カバーレイの膜厚であり、ｔ２は上記ベースフィルムの膜厚であり、ε１は上記カバーレイの誘電率であり、ε２は上記ベースフィルムの誘電率であり、ε２−ε１≦０．３を満たす。

Images