CN110784995A - 电路板结构 - Google Patents

电路板结构 Download PDF

Info

Publication number
CN110784995A
CN110784995A CN201910628838.8A CN201910628838A CN110784995A CN 110784995 A CN110784995 A CN 110784995A CN 201910628838 A CN201910628838 A CN 201910628838A CN 110784995 A CN110784995 A CN 110784995A
Authority
CN
China
Prior art keywords
circuit board
board structure
speed signal
conductor layer
connectors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910628838.8A
Other languages
English (en)
Inventor
简敏隆
陈茂胜
王文郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Connectek Shenzhen Ltd
Original Assignee
Advanced Connectek Shenzhen Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Connectek Shenzhen Ltd filed Critical Advanced Connectek Shenzhen Ltd
Publication of CN110784995A publication Critical patent/CN110784995A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明为一种电路板结构，包括介质基板、第一导体层、第二导体层、绝缘层以及第三导体层。介质基板具有多个贯孔。第一导体层与第二导体层分别配置在介质基板的相对两表面。第一导体层形成多条线路，这些线路包括至少一高速讯号对与多个接地，且贯孔位于接地处。绝缘层配置于介质基板且覆盖第一导体层，第三导体层配置于绝缘层上。

Description

电路板结构
技术领域
本发明关于一种电路板，且特别是有关于一种电路板结构。
背景技术
以往的多层电路板结构，大多是以比1GHz低的运作频率来使用。但是，近年来随着利用电子机械处理的资料量增加，藉由系统的小型化与集积化而使得资料处理能力提升，进而发展出能进行高速化资料处理的电子产品。对于此类高速传输的电子产品来说，其多层印刷电路板之品质相当重要，特别是其布线方式会大幅影响信号传输的稳定度。然而，因材料、结构的限制，以及电磁波干扰（EMI）、射频干扰（RFI）与阻抗要求等限制，都会影响电路板上的线路布局与其传输效能。
尤其是，当其进入高速或者高频境界时，电磁干扰与射频干扰与其它杂讯也会日趋严重，如何在现有材料及结构的情况下，达到小型化、高密度配线、高多层化以及高频率对应（低传输损失）的期望，实为相关技术人员所需思考并解决的课题。
发明内容
本发明提供一种电路板结构，能增益进行高速传输时的传输效率。
本发明的电路板结构，包括介质基板、第一导体层、第二导体层、绝缘层以及第三导体层。介质基板具有多个贯孔。第一导体层与第二导体层分别配置在介质基板的相对两表面，其中第一导体层形成多条线路，这些线路包括至少一高速讯号对与多个接地，且贯孔位于接地处。绝缘层配置于第一导体层上，第三导体层配置于绝缘层上。
在本发明的一实施例中，上述的高速讯号对位于这些接地之间且彼此紧邻。
在本发明的一实施例中，上述的这些线路包括多个高速讯号对（S1a/S1b,S2a/S2b,…）与多个接地（G1,G2,G3,…），且以一间隔顺序（G1S1aS1bG2S2aS2bG3…）排列。
在本发明的一实施例中，还包括多个第四导体层，配置于贯孔的内壁，上述的接地经由第四导体层而电性导通第二导体层。
在本发明的一实施例中，还包括一对连接器，上述的线路电性连接在这对连接器之间。
在本发明的一实施例中，上述的高速讯号对是以这对连接器之间的最短路径连接在这对连接器之间。
在本发明的一实施例中，上述的线路还包括至少一非高速讯号对，电性连接在连接器之间。
基于上述，在本发明的上述实施例中，电路板结构藉由第二导体层与第三导体层配置在第一导体层的上、下两侧，同时第三导体层因绝缘层的厚度而提高与第一导体层的距离，因而据以对形成有线路的第一导体层提供足够的屏蔽效果，以达到避免讯号干扰而提升传输效率的目的。
附图说明
图1是依据本发明一实施例的电路板结构的示意图。
图2是图1的电路板结构的仰视图。
图3是图2的电路板结构的局部剖视图。
符号说明
100：电路板结构
110：连接部
111：第一导体层
112：第二导体层
113：第四导体层
114：介质基板
114a：贯孔
115、117A、117B：绝缘层
116：第三导体层
120A、120B：连接器
d1：间距
R1、R2、R3：线路
S1、S2：表面
S1a/S1b,S2a/S2b,…：高速讯号对
G1,G2,G3…：接地。
具体实施方式
图1是依据本发明一实施例的电路板结构的示意图。图2是图1的电路板结构的仰视图。请同时参考图1与图2，在本实施例中，电路板结构100包括连接部110与一对连接器120A、120B，其中连接部110设置有多条线路R1、R2与R3，且这些线路R1、R2与R3电性连接在连接器120A、120B之间，方便使用者藉由电路板结构100而得以电性连接起两个不同的电子装置（未绘示）。在此，电路板结构100例如是软性电路板（FPC），亦即将连接器120A、120B配置在具有可挠性的连接部110上，而作为所述不同电子装置之间的电连接介面。需先说明的是，在另一未绘示的实施例中，电路板结构也可以是硬质印刷电路板（PCB），其同样能达到与本实施例相同的效果。
在此，连接器120A、120B例如是板对板连接器（board to board connector），因此使用者能藉由电路板结构100作为不同电路板（即前述两个电子装置）之间的电连接结构介面，而在另一未绘示的实施例中，连接器120A、120B也可以是其他规格连接器，例如Type-CUSB连接器。
图3是图2的电路板结构的局部剖视图，其是沿剖线A-A’进行绘示。请同时参考图2与图3，在本实施例中，电路板结构100在连接部110的层结构实质包括介质基板114、第一导体层111、第二导体层112、绝缘层115以及第三导体层116，其中介质基板114具有彼此相对的两表面S1、S2，第一导体层111配置在表面S1，第二导体层112配置在表面S2，绝缘层115配置在表面S1并覆盖第一导体层111，第三导体层116配置在绝缘层115上且位于第一导体层111的相对侧而与第一导体层111保持距离。再者，第一导体层111形成前述的多条线路R1、R2与R3，电性连接在连接器120A、120B之间。据此，这些线路R1、R2与R3形成带状线（stripline）结构，并藉由第二导体层112与第三导体层116是位在第一导体层111的上、下两侧，而对两者间的多条线路R1、R2与R3形成较佳的屏蔽效果，以有效降低电磁波干扰或射频干扰。
另外，本实施例的电路板结构100还包括绝缘层117A、117B，分别配置于第三导体层116上与配置于第二导体层112上，以分别对其提供绝缘保护的效果。
如前述，为了让电路板结构100在进行高速（super speed）传输时能降低甚至避免讯号衰减（attenuation or insertion loss），除了前述以第二导体层112及第三导体层116所造成的屏蔽效果外，本实施例的电路板结构100尚藉由线路布局而达到所需的屏蔽效果。
详细而言，本实施例的线路R1包括至少一高速讯号对（高速差分讯号对）与多个接地，在此如图2所示是以5对高速讯号对与多个接地为例，但不以此为限，其中如图2的局部放大作为例示而加以描述。在所述线路R1中，这些高速讯号对（S1a/S1b,S2a/S2b,…）是位于接地（G1,G2,G3,…）之间且彼此紧邻，也就是彼此以间隔顺序（也就是以G1S1aS1bG2S2aS2bG3…的顺序）排列，让每一对高速讯号对（S1a/S1b,S2a/S2b,…）导线的相对两侧皆存在接地（G1,G2,G3,…）导线。
在此所述「紧邻」即如图2与图3所示，在线路R1中，任一高速讯号对（S1a/S1b,S2a/S2b,…）之间并不存在其他线路，而且高速讯号对（S1a/S1b,S2a/S2b,…）的任一及与其相邻的接地（G1,G2,G3,…）之间也不存在其他线路。换句话说，在线路R1中，前述以间隔顺序（G1S1aS1bG2S2aS2bG3…）的排列方式是唯一。
另需注意的是，本实施例的电路板结构100的介质基板114还具有多个贯孔114a，用以贯通且连接表面S1、S2，且这些贯孔114a是位于线路R1的这些接地（G1,G2,G3,…）处，且电路板结构100还包括多个第四导体层113，配置于贯孔114a的内壁，且让这些接地（G1,G2,G3,…）能经由第四导体层113而电性导通第二导体层112。如此一来，配置有第四导体层113的这些贯孔114a便能在任一高速讯号对的相对两侧形成具有屏蔽效果的栅状结构，而能进一步地为被其夹置其中的高速讯号对（S1a/S1b,S2a/S2b,…）提供屏蔽效果。在此并未限制栅状结构的配置密度，在本实施例中，同一接地上相邻贯孔的间距d1小于或等于4mm，以优化对高速讯号对（S1a/S1b,S2a/S2b,…）的屏蔽效果。此外，线路R1的这些接地（G1,G2,G3,…）也皆能电性连接至第二导体层112而达到共同接地（具有一致性）的效果。
另一方面，本实施例针对频率20GHz的高速讯号进行相关模拟，在长度为10inch的传输路径上，对应地使高速讯号对（S1a/S1b,S2a/S2b,…）的线宽是大于或等于3.5mil，介质基板114的厚度是大于或等于3mil，且绝缘层115的厚度是大于或等于3mil，搭配以上述贯孔114a，而据此所取得10GHz的讯号衰减约为5.6dB，因此顺利地让本实施例的电路板结构100能达到衰减在6dB以内之目标。
此外，请再参考图2，电路板结构100上的线路R2、R3分别是非高速讯号，此举是为了让电路板结构100在进行高速讯号传输时降低其衰减的产生，因此本实施例的电路板结构100将非高速讯号的线路R2、R3环设于连接器120A、120B旁而电性连接在连接器120A、120B之间，也就是说，本实施例的电路板结构100将前述具有高速讯号对（S1a/S1b,S2a/S2b,…）的线路R1是以连接器120A、120B之间的最短路径连接在连接器120A、120B之间，也就是图2所示连接器120A、120B之间的直线路径，以此来避免讯号衰减而提高其传输效率。在另一未绘示的实施例中，当电路板结构是多层印刷电路板时，此时非高速讯号的线路R2、R3也可改以配置在具有高速讯号对的线路R1的上层电路板或下层电路板，也就是让非高速讯号的线路R2、R3位在具有高速讯号对的线路R1的上方或下方，或让具有高速讯号对的线路R1位于非高速讯号的线路R2、R3之间，而避免前述环设路径的设置方式。
综上所述，在本发明的上述实施例中，电路板结构藉由第二导体层与第三导体层配置在第一导体层的上、下两侧，同时第三导体层因绝缘层的厚度而提高与第一导体层的距离，因而据以对形成有线路的第一导体层提供足够的屏蔽效果，以达到避免讯号干扰而提升传输效率的目的。
再者，线路是以连接器之间的最短路径设置，且线路中的高速讯号对的相对两侧傍以接地，并以间隔排列的顺序进行配置，同时，还藉由接地与介质基板的贯孔重迭，且贯孔内壁上还设置有第四导体层，据以电性连接在接地与第二导体层之间。如此，便能形成在高速讯号对两侧的栅状结构，与前述第二导体层、第三导体层进一步地搭配，而有效地增益高速讯号对的屏蔽效果，达到降低高速讯号衰减的效果。

Claims (10)

1.一种电路板结构，其特征在于：
一介质基板，具有多个贯孔；
一第一导体层与一第二导体层，分别配置在所述介质基板的相对两表面，其中所述第一导体层形成多条线路，各所述线路包括至少一高速讯号对与多个接地，且各所述贯孔位于各所述接地处；以及
一绝缘层，配置于所述介质基板且覆盖所述第一导体层；以及
一第三导体层，配置于所述绝缘层上。
2.如权利要求1所述的电路板结构，其特征在于：所述高速讯号对位于各所述接地之间且彼此紧邻。
3.如权利要求1所述的电路板结构，其特征在于：各所述线路包括多个高速讯号对（S1a/S1b,S2a/S2b,…）与多个接地（G1,G2,G3,…），且以一间隔顺序（G1S1aS1bG2S2aS2bG3…）排列。
4.如权利要求1所述的电路板结构，其特征在于：更包括：多个第四导体层，配置于各所述贯孔的内壁，各所述接地经由各所述第四导体层而电性导通所述第二导体层。
5.如权利要求1所述的电路板结构，其特征在于：更包括：一对连接器，各所述线路电性连接在所述对连接器之间。
6.如权利要求5所述的电路板结构，其特征在于：所述高速讯号对是以所述对连接器之间的最短路径连接在所述对连接器之间。
7.如权利要求6所述的电路板结构，其特征在于：各所述线路还包括至少一非高速讯号，电性连接在所述对连接器之间。
8.如权利要求1所述的电路板结构，其特征在于：各所述线路的同一接地上，彼此相邻的各所述贯孔的间距小于或等于4mm。
9.如权利要求1所述的电路板结构，其特征在于：各所述线路的所述高速讯号对中，各高速讯号的线宽大于或等于3.5mil。
10.如权利要求1所述的电路板结构，其特征在于：所述介质基板的厚度大或等于3mil，且所述绝缘层的厚度大于或等于3mil。
CN201910628838.8A 2018-07-26 2019-07-12 电路板结构 Pending CN110784995A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107210179 2018-07-26
TW107210179 2018-07-26

Publications (1)

Publication Number Publication Date
CN110784995A true CN110784995A (zh) 2020-02-11

Family

ID=69177938

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910628838.8A Pending CN110784995A (zh) 2018-07-26 2019-07-12 电路板结构
CN201921089578.3U Active CN211702518U (zh) 2018-07-26 2019-07-12 电路板结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201921089578.3U Active CN211702518U (zh) 2018-07-26 2019-07-12 电路板结构

Country Status (2)

Country Link
US (1) US10880992B2 (zh)
CN (2) CN110784995A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030188889A1 (en) * 2002-04-09 2003-10-09 Ppc Electronic Ag Printed circuit board and method for producing it
US7209368B2 (en) * 2003-01-30 2007-04-24 Endicott Interconnect Technologies, Inc. Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
US7609125B2 (en) * 2006-10-13 2009-10-27 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. System, device and method for reducing cross-talk in differential signal conductor pairs
US9949360B2 (en) * 2011-03-10 2018-04-17 Mediatek Inc. Printed circuit board design for high speed application
JP2014093123A (ja) 2012-10-31 2014-05-19 Tyco Electronics Japan Kk フラットケーブルコネクタ

Also Published As

Publication number Publication date
US10880992B2 (en) 2020-12-29
US20200037440A1 (en) 2020-01-30
CN211702518U (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
US9986634B2 (en) Circuit board via configurations for high frequency signaling
US6614325B1 (en) RF/IF signal distribution network utilizing broadside coupled stripline
JP5194440B2 (ja) プリント配線基板
JP5983780B2 (ja) プリント配線基板、電子機器及び配線接続方法
JP4371065B2 (ja) 伝送線路、通信装置及び配線形成方法
JP5003359B2 (ja) プリント配線基板
US7505285B2 (en) Main board for backplane buses
US8907748B2 (en) Common-mode suppression filter for microstrip 10-Gb/s differential lines
JP2006024618A (ja) 配線基板
JP6388667B2 (ja) 差動データ信号を送信するための装置及び方法
KR100666224B1 (ko) 개구를 가지는 리지드 플렉시블 인쇄회로기판
US8748753B2 (en) Printed circuit board
JP2007234500A (ja) 高速伝送用ｆｐｃ及びこのｆｐｃに接続されるプリント基板
US9313890B2 (en) Attenuation reduction structure for high frequency signal contact pads of circuit board
WO2014022688A1 (en) Multi-layer transmission lines
JP2014116574A (ja) 多層回路基板及び高周波回路モジュール
KR101021548B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
JP2010114189A (ja) 配線基板、プリント配線板の製造方法
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
WO2012039120A2 (en) Printed circuit board
JPH08242078A (ja) プリント基板
CN211702518U (zh) 电路板结构
JP5194722B2 (ja) 配線基板及び半導体装置
US7471174B2 (en) Connection structure for coaxial connector and multilayer substrate
TWM572109U (zh) 電路板結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination