JPH08242078A - プリント基板 - Google Patents

プリント基板

Info

Publication number
JPH08242078A
JPH08242078A JP7316900A JP31690095A JPH08242078A JP H08242078 A JPH08242078 A JP H08242078A JP 7316900 A JP7316900 A JP 7316900A JP 31690095 A JP31690095 A JP 31690095A JP H08242078 A JPH08242078 A JP H08242078A
Authority
JP
Japan
Prior art keywords
layer
ground
board
lines
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7316900A
Other languages
English (en)
Inventor
Yuji Kobayashi
右治 小林
Shinichiro Yamashita
真一郎 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7316900A priority Critical patent/JPH08242078A/ja
Publication of JPH08242078A publication Critical patent/JPH08242078A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 信号線間のクロストークや信号干渉を軽減す
るプリント基板の提供を目的とする。 【解決手段】 隣接する各線路1、7、8、9に沿って
一定間隔でグランドパターン領域10、12および他の
グランドパターン領域3、5に導通するように設けられ
たバイヤホール11とを備え、隣接する各線路1、7、
8、9をシールドするようにしたので、隣接する各線路
1、7、8、9に対して3次元的なシールドを施すこと
ができ、これにより、各線路1、7、8、9間のクロス
トークや信号干渉を軽減することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、例えば、スイッ
チャー内で使用される高速ディジタル信号の伝送に使用
して好適な定インピーダンス線路を表すマイクロストリ
ップ線路が形成されたプリント基板に関する。
【0002】
【従来の技術】従来、スイッチャーなどの装置内で高周
波信号の高速伝送を行う場合には、一般的には同軸ケー
ブルが用いられている。これは、定インピーダンスの線
路で信号の伝送系を構成することにより、伝送の効率化
や忠実化を図ることができるからである。また、信号に
対する外来からの妨害や影響を受けたり、逆に外来への
妨害や影響を与えないようにするためである。
【0003】一方、スイッチャーなどの機器内部で、上
述のような信号を供給する信号線を数多く引き回す際に
は、同軸ケーブルを用いるよりもプリント基板上の定イ
ンピーダンス線路を表すマイクロストリップ線路を用い
た方がコストや形状の小型化等の点で有利である。
【0004】そこで、プリント基板において、定インピ
ーダンス線路を表すマイクロストリップ線路を用いて信
号線路を形成していた。図7は、従来の両面基板を示す
側面図である。図7において、プリント基板は、その表
面L1に配設された信号線1と裏面L2に設けられたグ
ランド3とに挟まれるようにその間に誘電体2を設けた
ものである。
【0005】ここで、信号線1は、上述したように定イ
ンピーダンス線路を表すマイクロストリップ線路であ
る。誘電体2は、例えば、FR−4で表されるガラスエ
ポキシである。
【0006】このとき、プリント基板の特性インピーダ
ンスZは、以下のような式で表される。ただし、このと
き、信号線のパターンの幅W、信号線のパターンの厚み
t、信号線のパターンからグランドのパターンまでの距
離h、絶縁物としての誘電体の誘電率εとする。
【0007】
【数1】
【0008】ところで、両面基板の場合には、図7で示
されるように、信号線のパターンは表面L1のみの片面
しか引くことができないので、実質的には1層基板と等
価になり、利用効率が悪い。また、他の回路も同一基板
上に搭載することを考慮すると、両面基板では、実装密
度が十分ではない。
【0009】そこで、4層基板の表面L1および裏面L
4の両面に信号線を配設するようにした。図8は、従来
の4層基板を示す側面図である。図8において、まず、
プリント基板は、その表面の第1層L1に配設された信
号線1、8と下方の第2層L2に設けられたグランド3
とに挟まれるようにその間に誘電体2を設ける。
【0010】さらに、第3層L3に設けられたグランド
5と裏面の第4層L4に配設された信号線7、9とに挟
まれるようにその間に誘電体6を設ける。そして、第2
層L2に設けられたグランド3と第3層L3に設けられ
たグランド5とに挟まれるようにして誘電体4を設け
る。
【0011】図8に示した4層基板の場合、表面の第1
層L1と裏面の第4層L4の間に第2層L2と第3層L
3のグランド層を設けているので、表面の第1層L1の
信号線1、8と裏面の第4層L4の信号線7、9との間
に信号干渉の影響を受けないようになっている。
【0012】しかしながら、同一プリント基板上に複数
のマイクロストリップ線路を設ける場合、例えば、表面
の第1層L1の信号線1と信号線8との間、裏面の第4
層L4の信号線7と信号線9との間など、特に隣接する
パターン間でのクロストークや信号干渉により同軸ケー
ブルを用いた場合よりも信号の伝送性能が劣化してしま
うことがあった。
【0013】また、従来の2層基板および多層基板等の
プリント基板においては、信号線の配置されていない標
準的なプリント基板の作成段階において、信号線とは無
関係にプリント基板を装置内に取り付けるため一方の層
と他方の層とを経由して導通させて、ねじなどの取り付
け部材を挿入させるための穴(ホール)が設けられてい
た。図9は、両面基板に設けられた従来のホールを示す
側面図である。図9において、プリント基板表面のL1
に設けられたグランド10と誘電体2を挟んで裏面のL
2に設けられたグランド3とを導通するようにして貫通
孔としてのホール100が設けられていた。
【0014】
【発明が解決しようとする課題】このように、複数のマ
イクロストリップ線路が形成された従来のプリント基板
においては、特に隣接するパターン間でのクロストーク
や信号干渉により同軸ケーブルを用いた場合よりも信号
の伝送性能が劣化してしまうという不都合があった。
【0015】この発明は、このような点を考慮してなさ
れたものであり、信号線間のクロストークや信号干渉を
軽減する複数のマイクロストリップ線路が設けられたプ
リント基板の提供を目的とする。
【0016】
【課題を解決するための手段】この発明のプリント基板
は、複数の定インピーダンスの線路が配設されたプリン
ト基板において、隣接する各線路間に設けたグランドパ
ターン領域と、グランドパターン領域上であって、隣接
する各線路に沿ってグランドパターン領域と、他のグラ
ンドパターン領域に導通するように設けられたバイヤホ
ールとを備え、隣接する各線路をシールドするようにし
たものである。
【0017】また、この発明のプリント基板は、上述に
おいて、プリント基板は2層基板であり、グランドパタ
ーン領域および他のグランドパターン領域は異なる層に
設けられているものである。
【0018】また、この発明のプリント基板は、上述に
おいて、プリント基板は多層基板であり、グランドパタ
ーン領域および他のグランドパターン領域は異なる層に
設けられていると共に、他のグランドパターン領域は互
いに異なる層に複数設けられているものである。
【0019】この発明によれば、隣接する各線路に沿っ
てグランドパターン領域および他のグランドパターン領
域に導通するように設けられたバイヤホールを備え、隣
接する各線路をシールドするようにしたので、隣接する
各線路に対して3次元的なシールドを施すことができ、
これにより、各線路間のクロストークや信号干渉を軽減
する作用をすることができる。
【0020】また、この発明によれば、上述において、
プリント基板は2層基板であり、グランドパターン領域
および他のグランドパターン領域は異なる層に設けられ
ているので、プリント基板の表面の層と裏面の層とにわ
たって、隣接する各線路に対して3次元的なシールドを
施すことができ、これにより、各線路間のクロストーク
や信号干渉を軽減する作用をすることができる。
【0021】また、この発明によれば、上述において、
プリント基板は多層基板であり、グランドパターン領域
および他のグランドパターン領域は異なる層に設けられ
ていると共に、他のグランドパターン領域は互いに異な
る層に複数設けられているので、プリント基板の表面の
層と内部の層と裏面の層とにわたって、隣接する各線路
に対して3次元的なシールドを施すことができ、これに
より、各線路間のクロストークや信号干渉を軽減する作
用をすることができる。
【0022】
【発明の実施の形態】この発明のプリント基板は、定イ
ンピーダンス線路を表すマイクロストリップ線路が形成
されたプリント基板であり、この例においては、特に、
隣接する各線路に沿ってグランドパターン領域および他
のグランドパターン領域に導通するように設けられたバ
イヤホールを設け、隣接する各線路をシールドし、隣接
する各線路に対して3次元的なシールドを施し、これに
より、各線間のクロストークや信号干渉を軽減するよう
にした点を特徴とする。
【0023】図5は、この発明のプリント基板の一実施
例がスイッチャー内に挿入されている例を示す斜視図で
ある。コネクタ基板30、マザーボード33および回路
基板35の具体的な接続関係については、後述する図6
において説明する。
【0024】図6は、この発明のプリント基板の一実施
例の回路基板の接続を示す側面図である。装置の外部か
ら同軸ケーブルがコネクタ基板30の一方の面に設けら
れたBNCコネクタ31に接続される。これにより、同
軸ケーブルを介して供給される信号はコネクタ基板30
内を通過してコネクタ基板30の他方の面に設けられた
DINコネクタ32に供給される。コネクタ基板30は
マザーボード33とDINコネクタ32によりコネクタ
基板30の他方の面とマザーボード33の一方の面が平
行に重なり合うように結合されている。ここで、コネク
タ基板30およびマザーボード33は、その側面が図示
されていることはいうまでもない。
【0025】そして、マザーボード33の他方の面には
DINコネクタ34を介してドーターボードとしての回
路基板35がその一側面がマザーボード33の他方の面
に垂直になるように結合されている。
【0026】このように接続された基板間を通じて、高
速信号伝送が行われる。以下に詳述するこの発明による
プリント基板の一実施例は、上述したコネクタ基板3
0、マザーボード33、回路基板35のいずれにも適用
できるものである。
【0027】図1は、この発明によるプリント基板の一
実施例のグランドガードした4層基板を示す側面図であ
る。図7、図8、図9に示したものと対応するものには
同一の符号を付し、その詳細な説明を省略する。図1に
示すように、この発明によるプリント基板の一実施例
は、以下のように構成される。図1において、まず、プ
リント基板は、その表面の第1層L1に配設された信号
線1、8と下方の第2層L2に設けられたグランド3と
に挟まれるようにその間に誘電体2を設ける。
【0028】さらに、第3層L3に設けられたグランド
5と裏面の第4層L4に配設された信号線7、9とに挟
まれるようにその間に誘電体6を設ける。そして、第2
層L2に設けられたグランド3と第3層L3に設けられ
たグランド5とに挟まれるようにして誘電体4を設け
る。
【0029】ここで、図8に示した従来の4層基板と異
なる点は、表面の第1層L1に隣接して配設された信号
線1、8の間にグランド10を設け、裏面の第4層L4
に隣接して配設された信号線7、9の間にグランド12
を設け、表面の第1層L1のグランド10と第2層L2
のグランド3と第3層L3のグランド5と裏面の第4層
L4のグランド12とを導通させるバイヤホール11を
設けた点である。このバイヤホールは、各信号線をプリ
ント基板に配設した後に打ち空けても構わない。
【0030】また、グランド10およびグランド12
は、それぞれ表面の第1層L1上および裏面の第4層L
4上のグランドガードを表す。
【0031】これにより、表面の第1層L1に隣接して
配設された信号線1、8および裏面の第4層L4に隣接
して配設された信号線7、9は、それぞれ、表面の第1
層L1のグランド10と第2層L2のグランド3と第3
層L3のグランド5と裏面の第4層L4のグランド12
とにより3次元のシールドを施されたようになる。
【0032】このとき、表面の第1層L1と裏面の第4
層L4を信号層として、第2層L2と第3層L3をそれ
ぞれグランド層として使用したが、表面の第1層L1を
グランド層として、第2層L2を信号線およびグランド
が設けられた信号層にしてもよく、また表面の第1層L
1および裏面の第4層L4をグランド層にして、第2層
L2と第3層L3を信号線およびグランドが設けられた
信号層にすることも可能である。
【0033】図1に示した4層基板の場合、表面の第1
層L1と裏面の第4層L4の間に第2層L2と第3層L
3のグランド層を設けているので、表面の第1層L1の
信号線1、8と裏面の第4層L4の信号線7、9との間
に信号干渉の影響を受けないようになっている。
【0034】上例では、図1において、表面の第1層L
1から裏面の第4層L4まで貫通してバイヤホール11
を設ける例を示したが、必ずしも貫通させることなく、
例えば、第2層L2と第3層L3との間の誘電体4を貫
通させないで、表面の第1層L1のグランド10から第
2層L2のグランド3までのバイヤホールおよび裏面の
第4層L4のグランド12から第3層L3のグランド5
までのバイヤホールを設けるようにしても良い。このと
きも、信号線のシールド効果は同様に3次元のシールド
効果を有する。
【0035】図2は、この発明によるプリント基板の一
実施例のグランドガードした4層基板を示す平面図であ
る。図2は、図1に示したものの表面の第1層L1を示
したものである。図2において、隣接する信号線1、8
の間にグランド10を設け、さらに、グランド10上に
バイヤホール11を設けている。
【0036】また、上例において、信号線の領域以外は
すべてグランドパターンとし、そのグランドパターン上
にバイヤホールを設けるようにしても良い。
【0037】図3は、この発明によるプリント基板の一
実施例のグランドガードした6層基板を示す側面図であ
る。図1、図7、図8、図9に示したものと対応するも
のには同一の符号を付し、その詳細な説明を省略する。
図3に示すように、この発明によるプリント基板の一実
施例は、以下のように構成される。図3において、ま
ず、プリント基板は、その表面の第1層L1に配設され
た信号線1、8と下方の第2層L2に設けられたグラン
ド3とに挟まれるようにその間に誘電体2を設ける。次
に、第2層L2に設けられたグランド3と第3層L3に
設けられたグランド5とに挟まれるようにその間に誘電
体4を設ける。
【0038】さらに、第3層L3に設けられたグランド
5と第4層L4に設けられたグランド12とに挟まれる
ようにその間に誘電体6を設ける。次に、第4層L4に
設けられたグランド12と第5層L5に設けられたグラ
ンド14とに挟まれるようにその間に誘電体13を設け
る。そして、第5層L5に設けられたグランド14と裏
面の第6層L6に配設された信号線7、9とに挟まれる
ようにして誘電体15を設ける。
【0039】ここで、表面の第1層L1に隣接して配設
された信号線1、8の間にグランド10を設け、裏面の
第6層L6に隣接して配設された信号線7、9の間にグ
ランド12を設け、表面の第1層L1のグランド10と
第2層L2のグランド3と第3層L3のグランド5と第
4層L4に設けられたグランド12と第5層L5に設け
られたグランド14と裏面の第6層L6のグランド12
とを導通させるバイヤホール11を設けるようにする。
このバイヤホールは、各信号線をプリント基板に配設し
た後に打ち空けても構わない。
【0040】また、グランド10およびグランド12
は、表面の第1層L1上および裏面の第6層L6上のグ
ランドガードを表す。
【0041】これにより、表面の第1層L1に隣接して
配設された信号線1、8および裏面の第6層L6に隣接
して配設された信号線7、9は、それぞれ、表面の第1
層L1のグランド10と第2層L2のグランド3と第3
層L3のグランド5と第4層L4のグランド12と第5
層L5のグランド14と裏面の第6層L6のグランド1
2とにより3次元のシールドを施されたようになる。
【0042】このとき、表面の第1層L1と裏面の第6
層L6をそれぞれ信号層として、第2層L2、第3層L
3、第4層L4、第5層L5をグランド層として使用し
たが、表面の第1層L1をグランド層に、第2層L2を
信号線とグランドが設けられた信号層としてもよく、ま
た表面の第1層L1と第3層L3を信号線とグランドが
設けられた信号層とすることが可能である。すなわち、
図3のグランド層である第2層L2、第3層L3、第4
層L4、第5層L5に表面の第1層L1および裏面の第
6層L6と同じ信号線とグランドが設けられた信号層を
形成することもできる。
【0043】図3に示した6層基板の場合、表面の第1
層L1と裏面の第6層L6の間に第2層L2、第3層L
3、第4層L4、第5層L5のグランド層を設けている
ので、表面の第1層L1の信号線1、8と裏面の第6層
L6の信号線7、9との間に信号干渉の影響を受けない
ようになっている。
【0044】上例では、図3において、表面の第1層L
1から裏面の第6層L6まで貫通してバイヤホール11
を設ける例を示したが、必ずしも貫通させることなく、
例えば、第3層L3と第4層L4との間の誘電体6を貫
通させないで、表面の第1層L1のグランド10から第
3層L3のグランド5までのバイヤホールおよび裏面の
第6層L6のグランド12から第4層L4のグランド1
2までのバイヤホールを設けるようにしても良い。この
ときも、信号線のシールド効果は同様に3次元のシール
ド効果を有する。
【0045】上例によれば、図1において隣接する各線
路1、7、8、9に沿ってグランドパターン領域10、
12および他のグランドパターン領域3、5に導通する
ように設けられたバイヤホール11を備え、隣接する各
線路1、7、8、9をシールドするようにしたので、隣
接する各線路1、7、8、9に対して3次元的なシール
ドを施すことができ、これにより、各線路1、7、8、
9間のクロストークや信号干渉を軽減することができ
る。
【0046】また、上例では、4層基板および6層基板
について述べたが、2層基板に適用しても良い。図4
は、この発明によるプリント基板の一実施例のグランド
ガードした両面基板を示す側面図である。図7に示した
ものと対応するものには同一の符号を付し、その詳細な
説明を省略する。図4に示すように、この発明によるプ
リント基板の一実施例は、以下のように構成される。図
4において、まず、プリント基板は、その表面の第1層
L1に配設された信号線1、8と下方の第2層L2に設
けられたグランド3とに挟まれるようにその間に誘電体
2を設ける。
【0047】ここで、図7に示した従来の両面基板と異
なる点は、表面の第1層L1に隣接して配設された信号
線1、8の間にグランド10を設け、表面の第1層L1
のグランド10と裏面の第2層L2のグランド3とを導
通させるバイヤホール11を設けた点である。このバイ
ヤホールは、各信号線をプリント基板に配設した後に打
ち空けても構わない。
【0048】これにより、表面の第1層L1に隣接して
配設された信号線1、8は、表面の第1層L1のグラン
ド10と裏面の第2層L2のグランド3とにより3次元
のシールドを施されたようになる。
【0049】図4に示した両面基板の場合、表面の第1
層L1と裏面の第2層L2にグランド層を設けているの
で、表面の第1層L1の信号線1、8は互いに影響を受
けないようになっている。
【0050】また、上例によれば、上述の図3におい
て、プリント基板は多層基板であり、グランドパターン
領域10、12および他のグランドパターン領域3、
5、12、14は異なる層に設けられていると共に、他
のグランドパターン領域3、5、12、14は互いに異
なる層に複数設けられているので、プリント基板の表面
の層と内部の層と裏面の層とにわたって、隣接する各線
路1、7、8、9に対して3次元的なシールドを施すこ
とができ、これにより、各線路1、7、8、9間のクロ
ストークや信号干渉を軽減することができる。
【0051】
【発明の効果】この発明によれば、隣接する各線路に沿
ってグランドパターン領域および他のグランドパターン
領域に導通するように設けられたバイヤホールを備え、
隣接する各線路をシールドするようにしたので、隣接す
る各線路に対して3次元的なシールドを施すことがで
き、これにより、各線路間のクロストークや信号干渉を
軽減することができる。
【0052】また、この発明によれば、上述において、
プリント基板は2層基板であり、グランドパターン領域
および他のグランドパターン領域は異なる層に設けられ
ているので、プリント基板の表面の層と裏面の層とにわ
たって、隣接する各線路に対して3次元的なシールドを
施すことができ、これにより、各線路間のクロストーク
や信号干渉を軽減することができる。
【0053】また、この発明によれば、上述において、
プリント基板は多層基板であり、グランドパターン領域
および他のグランドパターン領域は異なる層に設けられ
ていると共に、他のグランドパターン領域は互いに異な
る層に複数設けられているので、プリント基板の表面の
層と内部の層と裏面の層とにわたって、隣接する各線路
に対して3次元的なシールドを施すことができ、これに
より、各線路間のクロストークや信号干渉を軽減するこ
とができる。
【図面の簡単な説明】
【図1】この発明のプリント基板の一実施例のグランド
ガードした4層基板を示す側面図である。
【図2】この発明のプリント基板の一実施例のグランド
ガードした4層基板を示す平面図である。
【図3】この発明のプリント基板の一実施例のグランド
ガードした6層基板を示す側面図である。
【図4】この発明のプリント基板の一実施例のグランド
ガードした両面基板(2層基板)を示す側面図である。
【図5】この発明のプリント基板の一実施例がスイッチ
ャー内に挿入されている例を示す斜視図である。
【図6】この発明のプリント基板の一実施例の回路基板
の接続を示す側面図である。
【図7】従来の両面基板を示す側面図である。
【図8】従来の4層基板を示す側面図である。
【図9】従来のホールを示す側面図である。
【符号の説明】
1 信号線 2 誘電体 3 グランド 4 誘電体 5 グランド 6 誘電体 7 信号線 8 信号線 9 信号線 10 グランド 11 バイヤホール 12 グランド 13 誘電体 14 グランド 15 誘電体 20 基板 21 基板 22 信号線 23 抵抗器 24 バッファ 25 バッファ 30 コネクタ基板 31 BNCコネクタ 32 DINコネクタ 33 マザーボード 34 DINコネクタ 35 回路基板(ドーターボード)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数の定インピーダンスの線路が配設さ
    れたプリント基板において、 隣接する各線路間に設けたグランドパターン領域と、 上記グランドパターン領域上であって、上記隣接する各
    線路に沿って上記グランドパターン領域および他のグラ
    ンドパターン領域に導通するように設けられたバイヤホ
    ールとを備え、 上記隣接する各線路をシールドするようにしたことを特
    徴とするプリント基板。
  2. 【請求項2】 請求項1記載のプリント基板において、 上記プリント基板は2層基板であり、上記グランドパタ
    ーン領域および上記他のグランドパターン領域は異なる
    層に設けられていることを特徴とするプリント基板。
  3. 【請求項3】 請求項1記載のプリント基板において、 上記プリント基板は多層基板であり、上記グランドパタ
    ーン領域および上記他のグランドパターン領域は異なる
    層に設けられていると共に、上記他のグランドパターン
    領域は互いに異なる層に複数設けられていることを特徴
    とするプリント基板。
JP7316900A 1994-12-07 1995-12-05 プリント基板 Pending JPH08242078A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7316900A JPH08242078A (ja) 1994-12-07 1995-12-05 プリント基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-303886 1994-12-07
JP30388694 1994-12-07
JP7316900A JPH08242078A (ja) 1994-12-07 1995-12-05 プリント基板

Publications (1)

Publication Number Publication Date
JPH08242078A true JPH08242078A (ja) 1996-09-17

Family

ID=26563678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7316900A Pending JPH08242078A (ja) 1994-12-07 1995-12-05 プリント基板

Country Status (1)

Country Link
JP (1) JPH08242078A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091817A (ja) * 1998-09-14 2000-03-31 Toshiba Corp アレイアンテナ装置
JP2004303812A (ja) * 2003-03-28 2004-10-28 Toshiba Corp 多層回路基板および同基板の電磁シールド方法
WO2006095729A1 (ja) * 2005-03-09 2006-09-14 Nippon Telegraph And Telephone Corporation マトリクススイッチ
KR100728303B1 (ko) * 2006-04-07 2007-06-13 학교법인 포항공과대학교 인쇄회로기판 위의 마이크로 스트립 전송선의 누화 잡음감쇄용 서펜타인 가드 트레이스
JP2007152646A (ja) * 2005-12-01 2007-06-21 Canon Finetech Inc 画像形成装置
CN1326431C (zh) * 2001-04-24 2007-07-11 日本特殊陶业株式会社 布线基板
US7330084B2 (en) 2004-12-07 2008-02-12 Samsung Electronics Co., Ltd. Printed circuit board having a bond wire shield structure for a signal transmission line
US7405363B2 (en) 2003-09-30 2008-07-29 J.S.T. Mfg. Co., Ltd. Connecting sheet
KR100893936B1 (ko) * 2007-08-24 2009-04-21 포항공과대학교 산학협력단 수신단 누화잡음을 줄이는 수직 돌기가 형성된 마이크로스트립 전송선을 갖는 채널
US7543264B2 (en) 2004-12-30 2009-06-02 Samsung Electro-Mechanics Co., Ltd. High frequency signal transmission line having ground line blocks to reduce noise
KR100949508B1 (ko) * 2008-04-24 2010-03-24 엘지디스플레이 주식회사 무선 광역 네트워크 노이즈 감소를 위한 인쇄 회로 기판
JP2010511873A (ja) * 2006-12-01 2010-04-15 フォームファクター, インコーポレイテッド ガードされた信号トレースを有するプロービング装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091817A (ja) * 1998-09-14 2000-03-31 Toshiba Corp アレイアンテナ装置
CN1326431C (zh) * 2001-04-24 2007-07-11 日本特殊陶业株式会社 布线基板
JP2004303812A (ja) * 2003-03-28 2004-10-28 Toshiba Corp 多層回路基板および同基板の電磁シールド方法
US7405363B2 (en) 2003-09-30 2008-07-29 J.S.T. Mfg. Co., Ltd. Connecting sheet
US7330084B2 (en) 2004-12-07 2008-02-12 Samsung Electronics Co., Ltd. Printed circuit board having a bond wire shield structure for a signal transmission line
US7543264B2 (en) 2004-12-30 2009-06-02 Samsung Electro-Mechanics Co., Ltd. High frequency signal transmission line having ground line blocks to reduce noise
WO2006095729A1 (ja) * 2005-03-09 2006-09-14 Nippon Telegraph And Telephone Corporation マトリクススイッチ
US7557674B2 (en) 2005-03-09 2009-07-07 Nippon Telephone And Telegraph Corporation Matrix switch
JP2007152646A (ja) * 2005-12-01 2007-06-21 Canon Finetech Inc 画像形成装置
JP4721342B2 (ja) * 2005-12-01 2011-07-13 キヤノンファインテック株式会社 画像形成装置
KR100728303B1 (ko) * 2006-04-07 2007-06-13 학교법인 포항공과대학교 인쇄회로기판 위의 마이크로 스트립 전송선의 누화 잡음감쇄용 서펜타인 가드 트레이스
JP2010511873A (ja) * 2006-12-01 2010-04-15 フォームファクター, インコーポレイテッド ガードされた信号トレースを有するプロービング装置
KR100893936B1 (ko) * 2007-08-24 2009-04-21 포항공과대학교 산학협력단 수신단 누화잡음을 줄이는 수직 돌기가 형성된 마이크로스트립 전송선을 갖는 채널
KR100949508B1 (ko) * 2008-04-24 2010-03-24 엘지디스플레이 주식회사 무선 광역 네트워크 노이즈 감소를 위한 인쇄 회로 기판

Similar Documents

Publication Publication Date Title
US4954929A (en) Multi-layer circuit board that suppresses radio frequency interference from high frequency signals
US6614325B1 (en) RF/IF signal distribution network utilizing broadside coupled stripline
US7518884B2 (en) Tailoring impedances of conductive traces in a circuit board
US6040524A (en) Printed circuit board having two holes connecting first and second ground areas
US4739453A (en) Shielding apparatus for a printed circuit board
EP0069102B1 (en) Impedance matching stripline transition for microwave signals
US6949992B2 (en) System and method of providing highly isolated radio frequency interconnections
JP2010506380A (ja) 多層基板
JPH08242078A (ja) プリント基板
JP2019096691A (ja) プリント回路基板及び当該プリント回路基板を備える光送受信器
JPH0745962A (ja) 多層プリント板の電波対策パターン
US6399898B1 (en) Technique for coupling signals between circuit boards
CN211702518U (zh) 电路板结构
JPH05129789A (ja) 電子機器のシールド構造
JPH0682891B2 (ja) 混成集積回路
JP2664589B2 (ja) 多層配線基板
JPH0720943Y2 (ja) 多層プリント配線板
JP2500155B2 (ja) 多層回路基板
KR100274782B1 (ko) 인쇄회로기판
JP3512279B2 (ja) クロストーク防止用プリント配線基板とその基板を用いた回路ユニット
JP2003188610A (ja) 高周波回路
JPH0237096B2 (ja)
KR920004008B1 (ko) 크로스토킹을 배제한 고밀도 컨넥터의 다층다선 보조카드
JPH11121928A (ja) 多層配線基板
JP3102415B2 (ja) 伝送線路