JP2010511873A - ガードされた信号トレースを有するプロービング装置 - Google Patents

Abstract

プロービング装置は、基板、導電性信号トレース、プローブおよび電磁遮蔽を含み得る。基板は、第１の表面および第１の表面と反対の第２の表面を有し得、導電性の第１の信号トレースを第１の基板の第１の表面上に配置することができる。プローブを第１の信号トレースに取り付けることができ、電磁遮蔽構造を信号トレースの周りに配置することができる。
【選択図】 図２

Description

図１Ａは、試験下のデバイス（「ＤＵＴ」）１１２を試験するために使用される例示的な従来のプロービングシステムを示し、試験下のデバイス（「ＤＵＴ」）１１２は、例えば、新しく製造された半導体ウェーハ上の１つ以上のダイ（図示せず）または他の電子デバイス（例えば、以前に製造されたダイ）であってもよい。図１Ａのプロービングシステムは、試験ヘッド１０４およびプローバ１０２（プローバ１０２内の部分図を与えるために切り抜き１２６を用いて示されている）を含んでもよい。ＤＵＴ１１２を試験するために、ＤＵＴは、図１Ａに示されるように可動ステージ１０６上に配置され、ステージ１０６は、ＤＵＴ１１２の入力および／または出力端子が、示されるように、試験ヘッドプレート１２１に取り付けられているプローブカードアセンブリ１０８のプローブ１２４に接触するように、動かされる。例えば、プローブカードアセンブリ１０８は、プローブ基板１２２および開口部１３２（図１Ｂを参照）を介してプローバ１０２へと延在するプローブ１２４を有する試験ヘッドプレート１２１にボルト締めまたはクランプ締めされてもよい。

一般的には、ケーブル１１０または他の通信手段は、テスタ（図示せず）を試験ヘッド１０４に接続する。テスタ（図示せず）は、ＤＵＴ１１２に書き込まれる試験データを生成し、テスタは、試験データに応答してＤＵＴ１１２によって生成された応答データを受信して評価する。ケーブル１１０は、そのような試験および応答データのためのテスタ（図示せず）へのおよびテスタからの複数の通信チャネル（図示せず）を提供できる。一般的に、ＤＵＴ１１２の各入力および／または出力端子のための通信チャネル（図示せず）があってもよく、電源および接地をＤＵＴ１１２に提供するためのさらなる通信チャネルがあってもよい。

試験ヘッド１０４および試験ヘッドコネクタ１１４は、テスタチャネル（図示せず）をプローブカードアセンブリ１０８に接続する電気接続を提供する。図１Ａに示されるプローブカードアセンブリ１０８は、配線板１２０およびプローブ基板１２２を含んでもよい。配線基板１２０は、コネクタ１１４からプローブ基板１２２への電気接続（図示せず）を提供し、プローブ基板は、プローブ１２４への電気接続を提供する。したがって、プローブカードアセンブリ１０８は、テスタ通信チャネル（図示せず）をＤＵＴ１１２の入力および／または出力端子（図示せず）に接続するインターフェースを提供する。

ＤＵＴ１１２の端子（図示せず）がプローブ１２４に対して押圧される間（したがって、端子とプローブとの間に電気接続を形成する）、テスタ（図示せず）は、ＤＵＴ１１２上で試験を行う。例えば、テスタ（図示せず）は、ＤＵＴ１１２上で機能試験を行ってもよく、試験では、ＤＵＴは様々なモードで動作されうる。そのような動作の結果を監視して、テスタ（図示せず）は、ＤＵＴ１１２が正確に機能するか否かを決定する。そのような試験は、ＤＵＴ１１２の最大信頼動作速度を決定するために使用されてもよい。パラメトリック試験は、ＤＵＴ１１２上で行われてもよい試験の別の例である。パラメトリック試験は、例えば、ＤＵＴ１１２内の漏れ電流の測定、ＤＵＴ１１２が短絡故障または開回路故障を有するか否かの決定等を含んでもよい。

半導体ウェーハのダイを試験するための例示的な従来のプロービングシステムを示す。 半導体ウェーハのダイを試験するための例示的な従来のプロービングシステムを示す。 本発明のいくつかの実施形態による、例示的なプローブカードアセンブリの組立分解斜視図を示す。 カバーを有さない図２のプローブカードアセンブリの上面図を示す。 図２のプローブカードアセンブリの底面図を示す。 カバーを有さない図２のプローブカードアセンブリの側面断面図を示す。 図２のプローブカードアセンブリのプローブの平面性または配向の例示的な調整を示す。 図２のプローブヘッドアセンブリの組立分解斜視図を示す。 図５のプローブヘッドアセンブリの上面図を示す。 図５のプローブヘッドアセンブリの底面図を示す。 図５のプローブヘッドアセンブリの側面断面図を示す。 図５のプローブヘッドアセンブリの側面断面図を示す。 本発明のいくつかの実施形態による、カバーを有するがインサートホルダを有さない取付ツールの組立分解斜視図を示す。 インサートホルダを有するがカバーを有さない図７の取付ツールの上面図を示す。 図８Ａおよび図８Ｂの取付ツールの底面図を示す。 図８Ａの取付ツールの側面断面図を示す。 図８Ａの取付ツールの側面断面図を示す。 本発明のいくつかの実施形態による、例示的なインサートの交換を示す。 本発明のいくつかの実施形態による、例示的なインサートの交換を示す。 本発明のいくつかの実施形態による、例示的なインサートの交換を示す。 半導体ダイの形をした例示的なＤＵＴを示す。 本発明のいくつかの実施形態による、図１０のＤＵＴを試験するための図２のプローブカードアセンブリの例示的な構成を概略的な形式で示す。 本発明のいくつかの実施形態による、図１０のＤＵＴを試験するために構成されたプローブインサートの上面図を示す。 図１２Ａのプローブインサートの底面図を示す。 半導体ダイの形をした別の例示的なＤＵＴを示す。 本発明のいくつかの実施形態による、図１３のＤＵＴを試験するために構成されたプローブインサートの上面図を示す。 図１４Ａのプローブインサートの底面図を示す。 本発明のいくつかの実施形態による、図１３のＤＵＴを試験するための図２のプローブカードアセンブリの例示的な再構成を概略的な形式で示す。 本発明のいくつかの実施形態による、別の例示的なプローブカードアセンブリの上面図を示す。 図１６Ａのプローブカードアセンブリの側面断面図を示す。 本発明のいくつかの実施形態による、さらなる別の例示的なプローブカードアセンブリの上面図を示す。 図１７Ａのプローブカードアセンブリの側面断面図を示す。 本発明のいくつかの実施形態による、さらなる別の例示的なプローブカードアセンブリの側面断面図を示す。 本発明のいくつかの実施形態による、別の例示的なプローブカードアセンブリの側面断面図を示す。 本発明のいくつかの実施形態による、さらなる別の例示的なプローブカードアセンブリの側面断面図を示す。 本発明のいくつかの実施形態による、例示的な被遮蔽信号トレースを示す。 本発明のいくつかの実施形態による、例示的な被遮蔽信号トレースを示す。 本発明のいくつかの実施形態による、例示的な被遮蔽信号トレースを示す。 本発明のいくつかの実施形態による、例示的な被遮蔽信号トレースを示す。 本発明のいくつかの実施形態による、例示的な被遮蔽ワイヤを示す。 本発明のいくつかの実施形態による、例示的なプローブカードアセンブリの上面図を示す。 １つ配線基板被ガード信号構造を示す図２６の配線基板の一部の上面図である。 図２７Ａからとられた側面断面図を示す。 図２７Ａからとられた側面断面図を示す。 本発明のいくつかの実施形態による、図２６のプローブカードアセンブリの一部であり得る例示的なプローブヘッドの底面図を示す。 図２８Ａのプローブヘッドの上面図を示す。 図２８Ａのプローブヘッドの側面図を示す。 プローブが取り付けられていない１つのプローブ基板被ガード信号構造を示す図２８Ａのプローブ基板の一部の底面図を示す。 図２９Ａからとられた側面断面図を示す。 プローブが取り付けられた１つのプローブ基板被ガード信号構造を示す図２８Ａのプローブ基板の一部の底面図を示す。 図３０Ａからとられた側面断面図を示す。 図３０Ａに示された構成の代替の端子および埋め込まれた平面の構成を示す。 図３１Ａからとられた側面断面図を示す。 本発明のいくつかの実施形態による、テスタへの、および、配線基板被ガード信号構造とプローブ基板被ガード信号構造との間の接続の簡略化された概略およびブロック図を示す。 本発明のいくつかの実施形態による、テスタへの、および、配線基板被ガード信号構造とプローブ基板被ガード信号構造との間の代替の接続の簡略化された概略およびブロック図を示す。 本発明のいくつかの実施形態による、例示的な試験システムを示す。 プローブ基板被ガード信号構造に取り付けられたプローブを提供する代替の例示的な方法を示す。 プローブ基板被ガード信号構造に取り付けられたプローブを提供する代替の例示的な方法を示す。 プローブ基板被ガード信号構造に取り付けられたプローブを提供する代替の例示的な方法を示す。 ガードトレースの例示的な修正を示す。

本明細書には、本発明の例示的な実施形態および用途を記載する。しかしながら、本発明は、これらの例示的な実施形態および用途に、または、これらの例示的な実施形態および用途が本明細書において動作するまたは記載される方法に限定されない。また、図面は、簡略図又は部分図を示し、図中の構成要素の寸法は、明瞭性のために拡大されているか、あるいは、正しい比率にされていない場合がある。さらに、本明細書において「上」および「〜に取り付けられる」という用語を用いるが、これは、１つの対象（例えば、材料、層、基板等）が別の対象「上」にまたは別の対象「に取り付けられる」が、その際に、１つの対象が別の対象に対して直接「上」となるもしくは「取り付けられる」か、または、１つの対象と別の対象との間に１つ以上の介在対象が存在して「上」となるもしくは「取り付けられる」かは関係がない。さらに、方向（例えば、上方、下方、上部、下部、側部、上、下、「ｘ」、「ｙ」、「ｚ」等）の記載がある場合、この記載は相対的であり、また、例示的に、かつ、例解及び考察の便宜上与えているに過ぎず、限定的ではない。

図２および図３Ａ〜図３Ｃは、本発明のいくつかの実施形態による、電子デバイスを試験するためのプローバまたは他のシステムに使用されてもよい例示的なプローブカードアセンブリ２００を示す。例えば、プローブカードアセンブリ２００は、図１Ａおよび図１Ｂのプローバ１０２のようなプローバを含んでもよい試験システム内のプローブカード１０８の代わりに使用されてもよい。考察の便宜上、プローブカードアセンブリ２００は、本明細書中ではプローバ１０２内で使用されるものとして説明する。しかしながら、プローブカードアセンブリ２００は、半導体ウェーハまたは個片化されたダイをプロービングするための任意のプローバ、あるいはデバイスを試験、監視、または動作させるためにデバイスをプロービングするための任意の他のシステムにおいて使用されてもよい。

図２は、プローブカードアセンブリ２００の組立分解斜視図を示し、図３Ａは、その上面図を示し、図３Ｂは、その底面図を示し、図３Ｃは、プローブカードアセンブリ２００の側面断面図を示す。

示されるように、プローブカードアセンブリ２００は、プローブカードアセンブリ２０９を取り付けることができる配線基板２０２、スチフナ（補剛）プレート２０４および調整プレート２０６を含んでもよい。プローブカードアセンブリ２００は、図２に示されるカバー２８２も含んでもよいが、明瞭化の目的および例示の便宜上、カバー２８２は、図３Ａ〜図３Ｃには示されていない。図２に示されるように、カバー２８２を、カバー２８２内の穴２７２を通り抜けてスペーサ２４２へと嵌入されるネジ２４０、および配線基板２０２内の穴２８０を貫通してさらにスペーサ２４２へと螺入されるネジ２４６を用いて配線基板２０２に固定することができる。

示されるように、プローブカードアセンブリ２００の一機能は、テスタおよび図１Ａの１１２のようなＤＵＴの入力および／または出力端子（図示せず）へのおよびそれらからの通信チャネル間の電気的インターフェースを提供することであり得る。（本明細書中で使用されるように、「ＤＵＴ」という用語は、個片化されていない半導体ウェーハの１つ以上のダイ、ウェーハ（パッケージ化されていてもなくともよい）から個片化された１つ以上の半導体ダイ、キャリア又は他の保持デバイス内に配置される個片化された半導体ダイのアレイの１つ以上のダイ、１つ以上のマルチダイ電子モジュール、１つ以上のプリント基板、および／または、任意の他のタイプの１つまたは複数の電子デバイスであってもよい。）上述したように、テスタ（図示せず）は、ＤＵＴ１１２に書き込まれる試験データを生成し、試験データに応答してＤＵＴ１１２によって生成される応答データを受信して評価するように構成されてもよい。配線基板２０２は、テスタ（図示せず）へのおよびテスタからの通信チャネルとの電気接続を行うためのチャネルコネクタ２０８を含んでもよい。例えば、チャネルコネクタ２０８は、図１Ａおよび図１Ｂの試験ヘッド１０４との電気接続を行うように構成されてもよく、試験ヘッド１０４は、次に、ケーブル１１０を介してテスタ（図示せず）に接続されてもよい。上述したように、ケーブル１１０および試験ヘッド１０４は、試験データ、応答データ、パワー、接地、および／または他の電気信号のためにテスタ（図示せず）へおよびテスタからの通信チャネル（図示せず）を提供する。

図２、図３Ａおよび図３Ｃに示されるチャネルコネクタ２０８は、各チャネルコネクタ２０８が多数のテスタチャネルに電気的に接続するように多数のピン型コネクタ（図示せず）を含むゼロ挿入力（「ＺＩＦ」）コネクタであってもよい。図２および図３Ａ〜図３Ｃに示される例では、各チャネルコネクタ２０８は、４つのテスタチャネル（図示せず）に接続されてもよく、それら４つの電気接続の各々は、順に、４つの導電性トレース２１０のうちの１つに接続されてもよい。（他の例においては、４つより多いまたは少ないテスタチャネルが４つより多いまたは少ないトレース２１０に接続されてもよい。）図３Ａおよび図３Ｃに示されるように、導電性ワイヤ３９８は、トレース２１０から導電性ピン２２０への電気接続を提供し、導電性ピン２２０は、示されるように、プローブ２３６へ電気的に接続されてもよい。（簡略化および例示の便宜上、２つのワイヤ３９８のみが図３Ａおよび図３Ｃに示される。用途によって、十分な数のワイヤ３９８が、通常、ほとんどまたは全てのトレース２１０をほとんどまたは全てのピン２２０に電気的に接続するために使用される。）調整プレート２０６内の開口部２１６は、ピン２２０へのアクセスを提供する。

ＺＩＦコネクタ２０８の使用は任意的であり、実際には、電気接続を行うための任意のタイプの構造が使用されてもよい。例えば、チャネルコネクタ２０８は、試験ヘッド１０４からの導電性ポゴピンを係合させるように構成された導電性パッドまたは端子であってもよい。

配線基板２０２の構成は重要ではなく、任意の基板材料が使用されてもよい。例えば、配線基板２０２は、プリント基板であってもよい。別の例では、配線基板２０２は、１つ以上のプリント基板材料より大きな強さ、および曲げるまたは反ることに対してより大きな抵抗を提供し得るセラミック材料を含んでもよい。配線基板２０２は、プローバ１０２に取り付けられるように構成されてもよい。例えば、配線基板２０２は、プローバ１０２（図１Ａおよび図１Ｂを参照）の試験ヘッドプレート１２１にボルト締めまたはクランプ締めされるように構成されてもよい。ただの一例として、配線基板２０２は、その周縁部に沿って、試験ヘッドプレート１２１の穴１３４に対応する穴（図示せず）を含んでもよい。それらの穴は、配線基板２０２を試験ヘッドプレート１２１にボルト締めするボルト（図示せず）を受けてもよい。

次にスチフナ２０４を参照すると、スチフナは、プローブカードアセンブリ２００に対する機械的強度を提供するように構成されてもよい。例えば、そのような機械的強さは、機械的負荷、温度勾配等によってもたらされる場合がある配線基板２０２および／またはプローブカードアセンブリ２００の他の部分の曲げ、反りまたは他の動き（例えば、水平または半径方向の膨張または収縮）を抵抗するために利用されてもよい。そのような曲げ、反りまたは他の動きは、プローブ２３６をその意図された位置から動かす場合があり、これは、１つ以上のプローブがＤＵＴ１１２に対して強すぎる力で押圧する原因となり得、これは、プローブ２３６および／またはＤＵＴ１１２に対して損害を与える場合がある。プローブ２３６のそのような望ましくない動きは、代替的に、プローブ２３６が良い電気的接続を確立させるには少なすぎる力でＤＵＴに対して押圧する、または全くＤＵＴ１１２に接触しないという原因になり得る。スチフナ２０４は、頑丈な任意の材料（１つまたは複数）から構成されてもよく、および／またはプローブカードアセンブリ２００の特定の用途のために必要な機械的強度を提供してもよい。例えば、スチフナ２０４は、金属プレートであってもよい。

配線基板２０２やプローブカードアセンブリ２００の他の部分を反らせるまたは曲げる場合があるプローブカードアセンブリ２００に亘る温度勾配は、ＤＵＴ１１２が下降または上昇温度で試験される一方、発生し得る。一般的には、ステージ１０６は、試験中にＤＵＴ１１２を冷却または加熱させる。ＤＵＴ１１２のそのような冷却または加熱は、プローブカードアセンブリ２００に亘って温度勾配を発生させる場合があり、このプローブカードアセンブリ２００では、プローブカードアセンブリ２００のプローブ側の温度がプローブカードアセンブリ２００のチャネルコネクタ（２０８）側の温度より冷たいまたは熱い。セラミック配線基板２０２の使用とともにスチフナプレート２０４は、そのような熱的に誘導された曲げまたは反りの影響を打ち消すために使用することができる技術の例である。

図２および図３Ａ〜図３Ｃに示される例示的なプローブカードアセンブリ２００では、例示的なスチフナ２０４は、配線基板２０２に取り付けられてもよく、機械的強度を配線基板２０２に対して直接的に提供する。あるいは、（配線基板２０２よりむしろ）スチフナ２０４は、プローバ１０２の試験ヘッドプレート１２１に取り付けられるように構成されてもよく、ここでは、スチフナ２０４は、配線基板２０２を試験ヘッドプレート１２１に取り付けるために上述された任意の手段を使用して試験ヘッドプレート１２１に直接取り付けられてもよい。プローバ１０２の試験ヘッドプレート１２１に取り付けられるように構成されたスチフナ２０４の一例は、米国仮特許出願第６０／５９４，５６２号（２００５年４月２１に出願され、整理番号Ｐ２２６−ＰＲＶ）に開示および考察されている。

次に調整プレート２０６を参照すると、図２および図３Ａ〜図３Ｃに示されるプローブカードアセンブリ２００では、配線基板２０２および／またはスチフナプレート２０４とともに、プローブヘッドアセンブリ２０９は、任意の頑丈な材料から形成されてもよい調整プレート２０６に取り付けられてもよい。例えば、調整プレート２０６は、金属、セラミック等であってもよい。調整プレート２０６が曲げまたは反りに抵抗する金属または他の材料から形成される場合、プローブヘッドアセンブリ２０９（したがって、プローブ２３６）を調整プレートに直接取り付けることは、上述したように、機械的負荷または温度勾配が配線基板２０２またはプローブカードアセンブリ２００の他の部分の曲げまたは反りの原因であったとしても、プローブ２３６を適切な位置に保つことに役立つ。下記に説明されるように、調整プレート２０６は、プローブ２３６の平面性または配向を調整することを可能にすることができる。

次にプローブヘッドアセンブリ２０９を参照すると、ＤＵＴ１１２（図１Ａを参照）の入力および／または出力ターミナル（図示せず）に接触し、かつそれに対して電気接続を構築するための導電性プローブ２３６を有するプローブインサート２３８（図２および図３Ａでは参照可能ではないが、図３Ｂおよび図３Ｃでは参照可能である）を保持するための主たる目的は、上述したように、個片化されていない半導体ウェーハの１つ以上のダイ、（パッケージ化されていてもいなくともよい）個片化された１つ以上のダイ、電子モジュール、または、試験される任意の他のタイプの電子デバイスまたは別のデバイスであってもよい。

図２および図３Ｃに具体的に示されるように、プローブヘッドアセンブリ２０９は、配線基板２０２内の開口部２５６およびスチフナ２０４内の同様の開口部２５４内に配置されてもよく、ボルト２３２およびナット２９０によって調整プレート２０６に取り付けられてもよい。示されるように、ボルト２３２は、プローブヘッドアセンブリ２０９の上部から延在し、調整プレート２０６内の穴２９８を貫通し、ナット２９０へと螺入される。図２および図３Ａ〜図３Ｃに示される例示的な実施形態では、プローブヘッドアセンブリ２０９は、スチフナ２０４または配線基板２０２よりむしろ調整プレート２０６に直接取り付けられる。上述したように、プローブヘッドアセンブリ２０９を調整プレート２０６に直接取り付けることは、プローブヘッドアセンブリ２０９が配線基板２０２に直接取り付けられた場合に達成されるものより大きな機械的強度および安定性をプローブヘッドアセンブリ２０９に提供し得る。

さらに、図２、図３Ａおよび図３Ｃに具体的に示されるように、ジャックネジ２７６は、調整プレート２０６へと螺入することができ、スチフナ２０４に接触する。したがって、ジャックネジ２７６を一方向に回転させることは、ジャックネジ２７６をスチフナ２０４に向かって前進させ、スチフナ２０４を調整プレート２０６から押しのける原因となり得る。ジャックネジ２７６を反対方向に回転させることは、ジャックネジ２７６をスチフナ２０４から引き抜くことができ、スチフナ２０６が調整プレート２０６へと向かって動くことを可能にする。

ロックネジ２１４は、調整プレート２０６内の穴２７４を貫通し、スチフナ２０４へと螺入される。ロックネジ２１４が十分に緩められる一方、ジャックネジ２１４は、上述したように、スチフナ２０４に向かって前進されてもよく、またはスチフナ２０４から引き抜かれてもよい。しかしながら、ロックネジ２１４を締めること、つまり、ロックネジ２１４をスチフナ２０４に螺入することは、スチフナ２０４をジャックネジ２７６が許す限り調整プレート２０６に近づけるように引っ張り、調整プレート２０６に対してその位置でスチフナ２０４を保つ。

したがって、ジャックネジ２７６およびロックネジ２１４は、配線基板２０４に対する調整プレート２０６の平面性または配向を調整するための能力を提供する。カバー２８２内の穴２４８（図２を参照）は、ジャックネジ２７６およびロックネジ２１４へのアクセスを提供する。４対のジャックネジ２７６およびロックネジ２１４がプローブカードアセンブリ２００（図２および図３Ａを参照）において示されるが、さらに少ないまたは多いジャックネジ２７６およびロックネジ２１４が使用されてもよい。

図４（図１Ａおよび図１Ｂのプローバ１０２のプローバヘッドプレート１２１に取り付けられたプローブカードアセンブリ２００の簡略化されたブロック図を示す）に示されるように、プローブ２３６を有するプローブインサート（図４では別々に示されていないが、上述したように、プローブヘッドアセンブリ２０９の一部であり得る）は調整プレート２０６に取り付けられるため、調整プレート２０６の平面性または配向を調整すること（例えば、図４における配置２９０から２９０’へ）は、プローバ１０２の試験ヘッドプレート１２１に対するプローブ２３６の平面性または配向も調整する（例えば、図４における配置２９２から２９２’へ）。したがって、プローブ２３６の平面性または配向は、ＤＵＴ（例えば、図１Ａにおけるステージ１０６上に配置されたＤＵＴ１１２）の平面性または配向に対応するように調整される。

図５および図６Ａ〜図６Ｄは、本発明のある実施形態による、プローブヘッドアセンブリ２０９の例示的なインプリメンテーションの詳細を示す。（図５および図６Ａ〜図６Ｄに示される図は、縮尺どおりではない。）図５は、プローブヘッドアセンブリ２０９の組立分解斜視図を示し、図６Ａは、その上面図を示し、図６Ｂは、その底面図を示し、図６Ｃおよび図６Ｄは、その側面断面図を示す。それらの図に示されるように、プローブヘッドアセンブリ２０９は、ＤＵＴ１１２の入力および／または出力端子（パワーおよび接地端子を含む）、ピンホルダ２１８およびスペーサ２５２に接触するためにプローブ２３６を有するプローブインサート２３８を保持するインサートホルダ２３０を含んでもよい。

インサートホルダ２３０は、レッジ(ledge)３０６を有する段階的開口部２３４を含んでもよい。図６Ｃおよび図６Ｄで最も明確に示されるように、プローブインサート２３８は、開口部２３４の上部にフィットし、レッジ３０６上に載ることができ、インサート２３８に取り付けられたプローブ２３６は、開口部２３４の底を通って延在できる。図６Ｂおよび図６Ｃで示されるように、インサートホルダ２３０は、止めネジ２３９へのアクセスを提供する凹部２３７を含んでもよい。図６Ｃに示されるように、止めネジ２３９は、インサートホルダ２３０を介して開口部２３４へ、プローブインサート２３８に対して嵌め込まれる。止めネジ２３９を一方向に回転させることは、プローブインサート２３８に対してネジ２３９を締め付け、これは、プローブインサート２３８をインサートホルダ２３０内の適切な位置で保持する。ネジ２３９をもう一方の方向に回転させることは、ネジ２３９を緩め、プローブインサート２３８がインサートホルダ２３０から取り外されることを可能にする。開口部２３４からのプローブインサート２３８の取り外しを容易するために追加の開口部（図示せず）が開口部２３４の周縁部の周りに含まれてもよい。インサートホルダ２３０は、次に限定しないが、金属、セラミック等を含む任意の適した材料から形成されてもよい。

プローブインサート２３８は、片側に取り付けられたプローブ２３６を含んでもよい。インサート２３８は、プローブ２３６の反対側に配置された導電性パッド６０２を含んでもよい。電気接続（図示せず）は、パッド６０２のいくつかをプローブ２３６のいくつかに接続する。インサート２３８は、次に限定しないが、セラミック、プリント基板材料等を含む任意の適した材料を含んでもよい。

プローブ２３６は、弾性的な導電性構造であってもよい。適したプローブ２３６の非限定的な例は、米国特許番号第５，４７６，２１１号、米国特許番号第５，９１７，７０７号、および米国特許番号第６，３３６，２６９号に記載されたように、弾性的な材料で覆うことができるプローブインサート２３８上の導電性端子（図示せず）に結合された心線から形成された合成構造を含む。代替としては、プローブ２３６は、米国特許番号第５，９９４，１５２号、米国特許番号第６，０３３，９３５号、米国特許番号第６，２５５，１２６号、米国特許出願公開番号第２００１／００４４２２５号および米国特許出願公開番号第２００１／００１２７３９号に開示されたバネ要素のような、リソグラフィックに形成された構造であってもよい。プローブ２３６の他の非限定的な例は、導電性ポゴピン、バンプ、スタッド、スタンプバネ、針、座屈ビーム等を含む。

ピンホルダ２１８は、複数の導電性ピン２２０に対するスルーホール２２２を設ける。ピン２２０は、スルーホール２２２を貫通し、プローブインサート２３８上のパッド６０２と電気接続を行う。ピン２２０は、パッド６０２に対してバネ力を提供するためにバネがロードされてもよく、それによって、パッド６０２との電気接続を維持する。例えば、ピン２２０は、バイアスバネを用いてピンホルダ２１８から離れて、プローブインサート２３８へと向かうように構成されたポゴピンであってもよい。ピンホルダ２１８は、次に限定しないが、金属、セラミック、プリント基板等を含む任意の適した材料を含んでもよい。ピンホルダ２１８が導電性材料を含む場合、穴２２２は、電気絶縁性材料を含み得る。

スペーサ２５２は、ピン２２０が延在する開口部２１６を含んでもよい。スペーサ２５２は、次に限定しないが、金属、セラミック、プリント基板材料等を含む任意の適した材料を含んでもよい。

図６Ｄに示されるように、ボルト２３２は、ピンホルダ２１８およびスペーサ２５２内の穴４０２および５０２をそれぞれ介して、プローブヘッドアセンブリ２０９の上部から延在する。図３Ｃに示されるように、プローブヘッドアセンブリ２０９の上部から延在するボルト２３２の一部は、調整プレート内のスルーホール２９８を通り抜け、対応するナット２９０へと嵌め込まれ、それによって、ピンホルダ２１８およびスペーサ２５２を調整プレート２０６に取り付ける。図６Ｃを再び参照すると、ボルト４７０は、インサートホルダ２３０内の穴３０２を貫通し、ピンホルダ２１８に嵌入され、それによって、インサートホルダ２３０をピンホルダ２１８に取り付け、さらにスペーサ２５２および調整プレート２０６にも取り付ける。さらに示されるように、ピンホルダ２１８内の皿穴４６０は、ボルト２３２のヘッドを収容し、インサートホルダ２３０がピンホルダ１８にぴったりと取り付けられることを可能にする。

プローブカードアセンブリ２００のインサート２３８は、ただ単にボルト４７０を取り外すことによってプローブカードアセンブリ２００から取り外すことができ、この取外しは、インサートホルダ２３０をピンホルダ２１８から引き離し、したがって、プローブカードアセンブリ２００から引き離す。インサートホルダ２３０が一度取り外されると、プローブインサート２３８は、インサートホルダ２３０から取り外され、新しいインサート２３８’に置き換えられてもよい。その後、インサートホルダ２３０は、ボルト４７０をインサートホルダ２３０内の穴３０２に通し、ボルト４７０をピンホルダ２１８に嵌め込むことによってプローブカードアセンブリ２００に再度取り付けられてもよい。あるいは、新しいインサート２３８’を有する新しいインサートホルダ２３０’は、ボルト４７０を用いてピンホルダ２１８に取り付けられてもよい。

別の取付機構が、ボルト４７０の代わりに使用されてもよい。例えば、ネジ、クランプ、機械的ロックデバイス等が、インサートホルダ２３０をピンホルダ２１８に固定させるためにボルト４７０の代わりに使用されてもよい。さらに、インサートホルダ２３０およびプローブインサート２３８は、別々および別個の構造的要素である必要はない。例えば、インサートホルダ２３０は、中身が詰まっていて、したがって、開口部２３４を欠いていてもよい。端子６０２は、インサートホルダ２３０の一方の面に配置され、プローブ２３６は、他方の面に配置されてもよく、インサートホルダ２３０を介して端子６０２とプローブ２３６との間に電気接続がある。そのような場合、プローブインサートを交換するよりもむしろインサートホルダ２３０を交換することによってプローブセットを変えることができる。

図７および図８Ａ〜図８Ｄは、本発明のある実施形態による、インサートホルダ２３０をプローブカードアセンブリ２００に取り付け、かつプローブカードアセンブリ２００から取り外すことを容易にする例示的な取付ツール９０２を示す。図７は、オプショナルカバー９０４を有する取付ツール９０２の組立分解斜視図を示す。図８Ａは、取付ツール９０２（カバー９０４を有さない）の上面図を示し、図８Ｂは、その底面図を示し、図８Ｃおよび図８Ｄは、その側面断面図を示す。

示されるように、取付ツール９０２は、ウェル(well)９０８を有する基板９０６を含んでもよい。図８Ａ〜図８Ｄに示されるように、ウェル９０８は、インサートホルダ２３０のようなインサートホルダを収容するような大きさに合わせられてもよい。図７および図８Ｃで最もよく示されるように、止めネジ９１６は、基板９０６内のネジ穴９１４へと螺入され、インサートホルダ２３０内のネジ穴４８０へと螺入される。止めネジ９１６を穴９１４を介して穴４８０へと進ませることは、インサートホルダ２３０をウェル９０８内にしっかりと保持する。ネジ９１６が穴４８０から引き戻されるように止めネジ９１６を緩めることは、インサートホルダ２３０を解放し、インサートホルダ２３０がウェル９０８から取り外されることを可能にする。ウェル９０８は、インサート２３８に取り付けられたプローブ２３６のためのスペース１００６を提供する延長部１００４を含んでもよい。基板９０６内の穴９１２は、インサートホルダ２３０内の穴３０２と位置合わせされ、上述したように、インサートホルダ２３０をピンホルダ２１８に取り付けるネジ４７０へのアクセスのためにネジ回し（図示せず）または他のツールのための開口部を提供する。取外し可能カバー９０４は、基板９０６にネジ（図示せず）、ボルト（図示せず）、クランプ（図示せず）で締められてもよく、あるいは、基板９０６に取外し可能に取り付けられてもよい。

図９Ａ、図９Ｂおよび図９Ｃは、簡略化されたブロック形式で示されるプローブカードアセンブリ２００上のインサート２３８を交換するための例示的プロセスを示す。図９Ａに示されるように、調整プレート２０６、スチフナ２０４、配線基板２０２およびプローブヘッドアセンブリ２０９は、ブロック形式で示されているが、上述したようであってもよく、かつ上述したように組み立てられてもよい。さらに上述したように、ネジ４７０は、インサートホルダ２３０をピンホルダ２１８（上述したように、ボルト２３２およびナット２９０（図９Ａに図示せず）によってスペーサ２５２（図９Ａに図示せず）および調整プレート２０６に取り付けられてもよい）に取り付ける。図９Ａに示されていないが、インサート２３８は、概して上述したように、インサートホルダ２３０内に配置されてもよい。

図９Ｂに示されるように、インサートホルダ２３０を取付ツール９０２のウェル９０８内に配置することができるように取付ツール９０２（図９Ｂに簡略化されたブロック形式で示されるが、図７および図８Ａ〜図８Ｄに対して説明された特徴を含んでもよい）を動かすことによって、インサートホルダ２３０をピンホルダ２１８から取り外すことができる。次いで、止めネジ９１６は、ウェル９０８内にインサートホルダ２３０を固定させるために上述されたように締め付けることができる。次いで、ネジ回し（図示せず）のようなツールは、ネジ４７０と係合するために取付ツール９０２内の穴９１２を介して挿入することができ、このネジ４７０は、緩めて取り外すことができ、インサートホルダ２３０をピンホルダ２１８から取り外す。取付ツール９０２は、ここでそのウェル９０８内にインサートホルダ２３０を有しており、プローブカードアセンブリ２００から動かされてもよい１１０４。次いで、カバー９０４は、プローブインサート２３８を保護するように取付ツール９０２上に配置されてもよく、したがって、プローブインサート２３８は、安全に格納されるか、または修理施設へ移動されてもよい。

図９Ｃに示されるように、置換インサート２３８’（図示せず）を保持する置換インサートホルダ２３０’は、同様の方法でプローブカードアセンブリ２００に取り付けられてもよい。つまり、ウェル９０８’に置換インサートホルダ２３０’が固定された別の取り付けツール９０２’は、ピンホルダ２１８との係合へと移動され１１０２’、インサートホルダ２３０’内の穴３０２（図９Ｃに図示せず）は、ピンホルダ２１８内の対応するネジ穴（図示せず）と位置合わせされてもよい。次いで、ネジ回し（図示せず）のようなツールは、取り付けツール９０２’内の穴９１２’を通って挿入され、それによって、ネジ４７０を新しいインサートホルダ２３０’内の穴３０２を通ってねじ込み、ネジ４７０をピンホルダ２１８に螺入し（図６Ｃに示されるように）、新しいインサートホルダ２３０’をピンホルダ２１８に取り付ける。ネジ４７０が一度締め付けられると、止めネジ９１６を緩めてもよく、インサートホルダ２３０’を解放し、取り付けツール９０２’は、インサートホルダ２３０’から動かされてもよく１１０４’、ここでインサートホルダ２３０’は、ピンホルダ２１８に取り付けることができる。

上述したように、インサートホルダ２３０およびプローブインサート２３８は、別々の構造の構想要素であるよりむしろ単一の構成要素を含むように修正されてもよい。

図１０、図１１、図１２Ａ、図１２Ｂ、図１３、図１４Ａ，図１４Ｂおよび図１５は、本発明のいくつかの実施形態による、プローブカードアセンブリ２００のプローブインサート２３８を交換する前述のプロセスの例示的な用途を示す。図１０は、プローブカードアセンブリ２００を使用して試験される例示的なＤＵＴであってもよい半導体ダイ１０５０を示す。（ＤＵＴの他の例は、次に限定しないが、パッケージ化されたダイ、半導体ウェーハ上の試験構造または他のフィーチャ等を含む。）示されるように、ダイ１０５０は、入力信号、パワーおよび接地をダイ１０５０で受け、ダイ１０５０から信号を出力するための入力および／または出力端子１０５２を８つ含んでもよい。さらに示されるように、端子１０５２は、ダイ１０５０上で２列に配列されてもよく、各列は、４つの端子１０５２を有する。

図１１は、簡略化された概略的な形式で、試験ダイ１０５０のためのプローブカードアセンブリの構成を示し、図１２Ａおよび図１２Ｂは、試験ダイ１０５０のためのプローブインサート１１３８を示す。

図１１では、プローブカードアセンブリ２００の４つのチャネルコネクタ２０８が８つのテスタチャネル１１５０に接続されてもよく、これは、上述したように、試験データ、パワーおよび接地をテスタ（図示せず）からダイ１０５０に提供し、試験データに応じてダイ１０５０によって生成された応答データをテスタ（図示せず）に提供するためであり得る。さらに上述したように、テスタチャネル１０５０への接続は、コネクタ２０８を介してトレース２１０に提供することができ、ワイヤ３９８は、トレース２１０を導電性ピンに電気的に接続する。

プローブインサート１１３８は、プローブインサート２３８のように、インサートホルダ２３０内に配置されるように設計されてもよく、インサートホルダ２３０がピンホルダ２１８にボルト４７０で締められる一方、パッド１１６２は、ピン２２０へと押圧されて図２に対して説明されたようにそのピン２２０と電気的接続を行う。（図１２Ａは、インサート１１３８の上面図を示しており、パッド１１６２は、図５のパッド６０２に概ね類似し得る。）パッド１１６２は、プローブ１１３６に電気的に接続されてもよく、このプローブ１１３６は、図１２Ｂに示されるように（インサート１１３８の底面図を示す）、ダイ１０５０の端子１０５２に対応するレイアウトで配置されてもよい。つまり、プローブ１１３６は、ダイ１０５０の端子１０５２に対応し、接触するように配置および構成されてもよい。したがって、構成されたプローブカードアセンブリ２００は、テスタチャネル１１５０とダイ１０５０の端子１０５２との間に電気的インターフェースを設けるように構成されてもよい。つまり、コネクタ２０８、トレース２１０、ワイヤ３９８、ピン２２０、パッド１１６２およびプローブ１１３６は、テスタチャネル１１５０とダイ１０５０およびパッド１０５２との間に電気的パスを提供する。当然、ワイヤ３９８は、特定の信号が割り当てられているテスタチャネル１１５０がその信号に対応するダイ１０５０の端子１０５２に接続されるように、対応するトレース２１０およびピン２２０に関連する。例えば、電源を運ぶチャネル１１５０は、ダイ１０５０のパワー端子１０５２に接触するように配置されたプローブ２３６に接続されなければならない。別の例としては、特定の制御信号（例えば、書き込み可能信号）を運ぶチャネル１１５０は、その制御信号を受信するように設計されたダイ１０５０の端子１０５２（例えば、ダイ１０５０の書き込み可能端子１０５２）に接触するプローブ２３６に接続されなければならない。

図１３は、試験される別のダイ１０６０を示しており、したがって、接触される端子の第２のパターンを有する第２のＤＵＴを表している。図１３に示されるように、ダイ１０６０は、単一の列に配列された６つの入力および／または出力端子１０６２を含んでもよい。図１４Ｂは、ダイ１０６０のパッド１０６２に対応して接触するように単一の列に構成された６つのプローブ１０６６を有するプローブインサート１０６４の底面図を示す。図１４Ａに示されるインサート１０６４の上面は、インサート１１３８と同じように構成されてもよい。つまり、インサート１０６４がインサートホルダ２３０内にあってインサートホルダ２３０がボルト４７０によってピンホルダ２１８に取り付けら得る一方、パッド１１６８は、ピン２２０に対して押圧されて電気接続を行うように、インサート１０６４は、８つのパッド１１６８を含んでもよい。インサート１０６４は６つのプローブ１０６６のみ含むことができるため、８つパッド１１６８のうちの６つのみがプローブ１０６６に接続され、他の２つのパッド１１６８は使用されない。

図１１、図１２Ａおよび図１２Ｂを参照して説明されたように、ダイ１０５０に接触するように構成されたプローブカードアセンブリ２００は、図９Ａ〜図９Ｃを参照して上述したようにただ単にインサート１１３８をインサート１０６４で置き換えることによってダイ１０６０に接触するように簡単に再構成されてもよい。さらに必要であれば、配線３９８も再構成されてもよい。例えば、図１５に示されるように、ダイ１０６０は６つの端子１０６２のみを有するため、８つのテスタチャネル１１５０のうち６つのみがダイ１０６０を試験する必要がある。したがって、配線３９８は、６つのテスタチャネル１１５０のみをインサート１０６４の６つのプローブ１０６６に接続されているインサート１０６４上の６つのパッド１１６２に対応する６つのピン２２０のみに接続するように再構成されてもよい。上述したように、ワイヤ３９８は、チャネル１０５０信号を端子１０６２信号に合わせるためにテスタチャネル１０５０をプローブ２３６に接続する。

ダイ１０５０の端子１０５２の構成、レイアウト、位置および信号割当がダイ１０６０の端子１０６２のものと異なるという事実にかかわらず、ほとんどのプローブカードアセンブリ２００がダイ１０５０およびダイ１０６０の両方を試験するために使用され得ることが明らかであろう。実際、配線基板２０２、スチフナ２０４、調整プレート２０６、カバー２８２、およびプローブインサート２３８以外の全てのプローブヘッドアセンブリが、ダイ１０５０および１０６０の両方を試験するために使用されてもよい。プローブインサート２３８およびワイヤ２９８のみを変える必要がある。当然、異なる構成のダイを試験する際にほとんどのプローブカードアセンブリ２００を再利用できることは、試験される新しいダイ構成の各々に対して完全に新しいプローブカードアセンブリを再設計および製造することに比べてコストおよび時間節減を提供することができる。

図１０〜図１４Ｂで示される例は、単に例示のためである。多数の変形が可能である。例えば、ダイ上の端子の数およびレイアウト、ならびにテスタチャネルの数およびレイアウトは、単に例示のためであり、例示の目的のためおよび考察の便宜上、提供される。さらに、図１０〜図１４Ｂにおける図は、縮尺どおりではない。

プローブカードアセンブリ２００内でプローブインサート２３８が交換されてもよいという容易さは、プローブカードアセンブリ２００の修理も容易にする。１つ以上のプローブ２３６の破損は、プローブカードアセンブリを修理する必要性をもたらす問題になり得る。プローブカードアセンブリ２００のプローブ２３６が破損した（例えば、壊れた）場合、プローブインサート２３８は、取り除かれ、新しいプローブインサート２３８に置き換えられてもよい。壊れたプローブ２３６を有する取り除かれたプローブインサート２３８は、次いで、プローブが修理または置換される修理施設へと搬送されてもよい。しかしながら、その間、プローブカードアセンブリ２００（この時点では新しいプローブインサート２３９を有する）は、ＤＵＴを試験するために使用され続けられてもよい。プローブカードアセンブリ２００全体を修理施設に搬送する必要はなく、したがって、プローブ２３６を修理するために要求される時間の間、プローブカードアセンブリ２００を使用不能にする必要はない。

図１６Ａ、図１６Ｂ、図１７Ａ、図１７Ｂおよび図１８〜図２０は、本発明のいくつかの実施形態による、取り除かれて置換することができるプローブインサートを有する別の例示的なプローブカードアセンブリを示す。

図１６Ａおよび図１６Ｂは、本発明のいくつかの実施形態による、別の例示的なプローブカードアセンブリ１２００を示す。図１６Ａは、カバー１２５０内に切り抜き１２９０を有する上面図を示す。切り抜き１２９０は、パッド１２５４を露出している。図１６Ｂは、プローブカードアセンブリ１２００の断面図を示す。

示されるように、プローブカードアセンブリ１２００は、チャネルコネクタ１２０８を有する配線基板１２０２およびプローブ１２３６を有するインサート１２３８を含んでもよく、その全ては、プローブカードアセンブリ２００の同一名称の構成要素と概ね類似し得る。プローブカードアセンブリ１２００では、図１６Ｂに示されるように、カバー１２５０内の通路１２７０を通る導電性トレース１２１０は、データ信号、制御信号および他の入力および／または出力（例えば、パワーおよび接地）のための電気接続をチャネルコネクタ１２０８から配線基板１２０２の上面に配置された導電性パッド１２５４に提供する。導電性ビア１２６０は、パッド１２５４を配線基板１２０２の下面に配置されたパッド１２５６に電気的に接続する。

インサート１２３８は、インサートホルダ１２３０のレッジ１２６６上に配置されてもよい。ボルト１２６４は、ナット１２５２と係合するためにインサートホルダ１２３０、配線基板１２０２およびカバー１２５０の穴（図示せず）を通る。図１６Ｂに示されるように、インサートホルダ１２３０がボルト１２６４およびナット１２５２によって配線基板１２０２にボルトで締められる一方、インサート１２３８上の導電性パッド１２５８は、パッド１２５６に接して保持され、したがってパッド１２５６と係合し、それによって、配線基板１２０２の下面のパッド１２５６と電気的接続を形成する。図１６Ｂに示されるように、インサート１２３８上のパッド１２５８は、導電性ビア１２６２によってプローブ１２３６に電気的に接続されてもよい。

インサート１２３８は、ボルト１２６４を緩め、インサートホルダ１２３０を配線基板１２０２から取り外すことによって置換することができる。インサートホルダ１２３０が配線基板１２０２から一度取り外されると、インサート１２３８は、インサートホルダ１２３０から取り外されて新しいインサート１２３８’に置き換えられてもよい。次いで、インサートホルダ１２３０は、ボルト１２６４によって配線基板１２０２に再度取り付けられてもよく、新しいインサート１２３８’を配線基板１２０２の下面のパッド１２５６に接続し、したがって、チャネルコネクタ１２０８とも接続する。

図１７Ａおよび図１７Ｂは、さらなる別の例示的プローブカードアセンブリ１３００を示しており、これは、プローブカードアセンブリ１２００と概ね類似することがあり、実際、プローブカードアセンブリ１２００およびプローブカードアセンブリ１３００内の同一符号の構成要素は、同一である。しかしながら、プローブカードアセンブリ１３００では、導電性ビア１３６０は、チャネルコネクタ１２０８を配線基板１２０２の下面に沿って配置された導電性トレース１３１０に電気的に接続する。トレース１３１０は、インサートホルダ１２３０内の通路１３７０を貫通し、配線板１２０２の下面の導電性パッド１２５６に接続する。

図１８は、さらなる別の例示的なプローブカードアセンブリ１４００の側面断面図を示しており、これは、配線基板１２０２内に埋め込まれた導電性ビアおよびトレースを含む導電性パス１４１０によってチャネルコネクタ１２０８が配線基板１２０２の下面のパッド１２５６に電気的に接続されることを除いて、プローブカードアセンブリ１２００および１３００に概ね類似し得る（同一符号の構成要素は同一である）。

図１９は、さらなる例示的なプローブカードアセンブリ１５００を示しており、これは、プローブカードアセンブリ１２００、１３００および１４００内の同一符号の構成要素と同一であるチャネルコネクタ１２０８およびプローブ１２３６を含んでもよい。ほかは配線基板１２０２と類似しているが、プローブカードアセンブリ１５００の配線基板１５０２は、インサート１５３８が嵌挿する開口部１５１４を含んでもよい。図１９に示されるように、インサート１５３８は、プローブ１５３６が開口部１５１４から延在するように配線基板１５０２内の開口部１５１４に嵌挿される。インサート１５３８のショルダー１５２０上に配置された導電性パッド１５５８は、配線基板１５０２上の導電性パッド１５５６上に載り、それによって、導電性パッド１５５６と電気的接続を構築する。図１９にさらに示されるように、配線基盤１５０２内に配置された導電性ビアおよびトレースを含む電気的パス１５１０は、チャネルコネクタ１２０８をパッド１５５６に電気的に接続し、インサート１５３８内に配置された導電性ビアおよびトレースを含む電気的パス１５１２は、パッド１５５８をプローブ１２３６に電気的に接続する。ボルト１２６４およびナット１２５２によって配線基板１５０２にボルトで締めることができるブラケット１５０４は、インサート１５３８を配線基板１５０２に接して適切な位置で保持する。

インサート１５３８は、ボルト１２６４を緩めてインサート１２３８を取り除くことによって置換することができる。次いで、新しいインサート１５３８’が配線基板１５０２内の開口部１５１４内に配置されてもよく、その後、新しいインサート１５３８’を適切な位置で保持するためにボルト１２６４が締められてもよい。

図２０は、さらなる別の例示的なプローブカードアセンブリ１６００を示しており、これは、プローブカードアセンブリ１５００と概ね類似し得る（同一符号の構成要素は同一である）。しかしながら、プローブカードアセンブリ１６００では、導電性ビア１６０４は、プローブ１２３６をインサート１６３８上の導電性パッド１６０４に電気的に接続し、導電性ワイヤ１６０２は、パッド１６０４をチャネルコネクタ１２０８に電気的に接続する。

図１６Ｂ、図１７Ｂおよび図１８では、パッド１２５６とパッド１２５８との間の電気接続は、パッド１２５６とパッド１２５８との間に弾力的な電気コネクタ（例えば、ポゴピン、導電性エラストマー、導電性ファズボタン、導電性バネ、各々の一端がパッドに結合され、他端はコンプライアント変形を有するワイヤ、コンプライントベローズ接点等）（図示せず）を含むことによって形成されてもよい。同様に、図１９および図２０では、パッドの対１５５８と１５５６との間の電気接続は、弾力的な電気コネクタ（例えば、ポゴピン、導電性エラストマー、導電性ファズボタン、導電性バネ等）（図示せず）を使用して行われてもよい。

図２１は、本明細書中に開示された任意の例示的なプローブカードアセンブリ２００、１２００、１３００、１４００、１５００または１６００に示された任意の導電性トレースおよび／またはビアの代わりに使用されてもよい被遮蔽トレース１７００を示す。図２１に示されるように、トレース１７００は、データまたは制御信号を運ぶために導電性信号トレース１７０６を含んでもよい。接地、ガード電位または電圧源（図示せず）に接続されてもよい導電性平面１７０２は、信号トレース１７０６を電気的に遮蔽する。絶縁性材料１７０４は、信号トレース１７０６を平面１７０２から電気的に絶縁する。代替として、複数の信号トレース１７０６がプレート１７０２間に配置されてもよい。さらなる別の代替としては、接地またはガード電位トレース２２０２および２２０４は、図２２に示されるように（被遮蔽トレース１７００’を示す）、遮蔽信号トレース１７０６をさらに遮蔽するために信号トレース１７０６のいずれかの側面で絶縁性材料１７０４内に配置されてもよい。

図２３および図２４は、本明細書中に開示された任意の例示的なプローブカードアセンブリ２００、１２００、１３００、１４００、１５００または１６００で示された任意の導電性トレースおよび／またはビアの代わりに使用され得る他の例示的な被遮蔽トレース２３００および２４００を示す。図２３では、信号トレース２３０６（信号トレース１７０６のようであり得る）は、絶縁性材料２３０８内に埋め込まれてもよく、次に、導電性プレート２３０２および導電性ボックス構造２３１０によって取り囲まれてもよく、信号トレース２３０６を遮蔽する。導電性ボックス２３１０、絶縁性材料２３０８および信号トレース２３０６は、プリント基板を含み得る基板２３０４内に埋め込まれてもよい。図２４は、図２３のトレース２３００の変形を示す。図２４では、絶縁性材料２３０８によって取り囲むことができる信号トレース２３０６は、導電性ボックス構造２４０４および導電性カバリング構造２４０２によって遮蔽されてもよい。

図２５は、本明細書中に開示される任意の例示的なプローブカードアセンブリ２００、１２００、１３００、１４００、１５００または１６００に示される任意の導電性ワイヤの代わりに使用されてもよい被遮蔽ワイヤ１８００を示す。図２２に示されるように、被遮蔽ワイヤ１８００は、データまたは制御信号を運ぶための導電性信号ライン１８０６を含んでもよい。接地またはガード電位に接続されてもよい導電体１８０２は、信号ライン１８０６を囲み、したがって、信号ライン１８０６を電気的に遮蔽する。絶縁性材料１８０４は、信号ライン１８０６を導電体１８０２から電気的に絶縁する。保護ジャケット１８０８は、ワイヤ１８００を保護する。被遮蔽ワイヤ１８００は、例えば、同軸ケーブルであってもよい。

プローブカードアセンブリ２００、１２００、１３００、１４００および１５００の実施形態において被遮蔽トレース１７００、１７００’、２３００、２４００および／または被遮蔽ワイヤ１８００を利用することによって、それらのプローブカードアセンブリの動作周波数を上げることができる。したがって、そのようなプローブカードアセンブリがＤＵＴ上での機能試験を行うために使用される場合、被遮蔽トレース１７００、１７００’、２３００、２４００および／またはワイヤ１８００の使用は、試験を行うことができる最大周波数を上げる。被遮蔽トレース１７００、１７００’、２３００、２４００および／または被遮蔽および／またはガード電位ワイヤ１８００の使用は、ＤＵＴ内の漏れ電流の検出のような特定のパラメトリック試験に対する感度も増幅させる。したがって、例えば、そのようなプローブカードアセンブリがＤＵＴ上でパラメトリック試験を行うために使用された場合、遮蔽トレース１７００、１７００’、２３００、２４００および／またはワイヤ１８００の使用は、非常に小さな漏れ電流の検出を可能にできる。

図２６〜図３１Ｂは、本発明のいくつかの実施形態による、被ガード信号構造の形をした被遮蔽（または被ガード）トレースを含み得る例示的なプローブカードアセンブリ２６００の一部を示す。（本明細書中、「被遮蔽」および「被ガード」という用語は、クロストーク、漏れ電流等の電気的および／または磁気的干渉からの少なくとも部分的保護と呼ばれるように通常同義語として使用される。）一般的に言うと、プローブカードアセンブリ２６００は、図２〜図３Ｃに示されるプローブカードアセンブリ２００と類似し得る。例えば、図２６（プローブカードアセンブリ２００の図３Ａに示される上面図に類似したプローブカードアセンブリ２６００の上面図を示す）に示される配線基板２６０２（第２の基板の非限定的な例であり得る）がプローブカードアセンブリ２００の配線板２０２を置き換えることができ、かつ図２８Ａ〜図２８Ｃに示されるプローブヘッド２８００がプローブカードアセンブリ２００のプローブインサート２３８を置き換えることができることを除いて、プローブカードアセンブリ２６００は、プローブカードアセンブリ２００と類似し得る。

図２６に示されるように、配線基板２６０２は、被ガード信号構造２６０４（以下、配線基板被ガード信号構造２６０４と呼ばれ、電磁被遮蔽信号構造、電磁遮蔽構造または第２の電磁遮蔽構造の非限定的な例であり得る）を含んでもよく、図２８Ａ（プローブヘッド２８００の底面図を示す）に示されるように、プローブヘッド２８００も、被ガード信号構造２８０４（以下、プローブ基板被カード信号構造２８０４と呼ばれ、電磁被遮蔽信号構造、電磁遮蔽構造または第１の電磁遮蔽構造の非限定的な例であり得る）を含んでもよい。配線基板被ガード信号構造２６０４はプローブカードアセンブリ２００のチャネルコネクタ２０８およびトレース２１０の代わりに使用されるように図２６に示されているが、配線基板被ガード信号構造２６０４は、代わりに、プローブカードアセンブリ２００のチャネルコネクタ２０８および／またはトレース２１０（図２〜図３Ｃを参照）とともに使用されてもよい。さらに、図２６に示されるものより多いまたは少ない配線基板被ガード信号構造２６０４が使用されてもよい。同様に、図２８Ａに示されるものより多いまたは少ないプローブ基板被ガード信号構造２８０４が使用されてもよい。

図２７Ａは、本発明のいくつかの実施形態による、配線基板被ガード信号構造２６０４のうちの１つの例示的な構成を示す配線基板２６０２の一部の上面図を示す。図２７Ｂおよび図２７Ｃは、図２７Ａに示される配線基板被ガード信号構造２６０４の側面断面図を示す。

図２７Ａ〜図２７Ｃに示されるように、配線基板被ガード信号構造２６０４は、配線基板２６０２の表面２６０６上に堆積、形成あるいは配置された導電性材料（例えば、銅、銀、金等のような金属）を含み得る信号トレース２７０４（第２の信号トレースの非限定的な例であり得る）を含んでもよい。示されるように、信号トレース２７０４は、１つ以上のランディング(landing)２７０８を含んでもよい。（３つのランディング２７０８が示されているが、他の構成では３つより多いまたは少ない（ゼロを含む）ランディングが含まれてもよい。）さらに図２７Ａ〜図２７Ｃに示されるように、配線基板被ガード信号構造２６０４は、示されるように、信号トレース２７０４を取り囲む（例えば、囲う）ことができるガードトレース２７０２も含んでもよい。例えば、図２７Ａに示されるように、ガードトレース２７０２は、閉ループの形を有していてもよく、信号トレース２７０４は、ガードトレース２７０２の閉ループの形の中に配置されてもよい。ガードトレース２７０２は、信号トレース２７０４と同等または同様の材料を含んでもよく、ガードトレース２７０２は、信号トレース２７０４が形成される方法と同じ方法で形成されてもよい。

図２７Ａに示されるように、ガードトレース２７０２は、１つ以上のランディング２７１０を含んでもよい。そのような１つのランディング２７１０が図２７Ａに示されるが、１つより多いまたは少ない（ゼロを含む）ランディングが含まれてもよい。さらに示されるように、信号トレース２７０４およびガードトレース２７０２は、スペース２７０６が信号トレース２７０４をガードトレース２７０２から離れて電気的に絶縁されるように配線基板の表面２６０６に形成、堆積または取り付けられてもよい。コントラストおよび明瞭化の目的のため、かつ例示の便宜上、配線基板２６０２には濃淡がつけられている。環境空気を含み得るスペース２７０６は、信号トレース２７０４をガードトレース２７０２から電気的に絶縁できる。いくつかの実施形態においては、スペース２７０６は、誘電材料で埋めることができる。

図２７Ｂおよび図２７Ｃに示されるように、配線基板被ガード信号構造２６０４は、示されるように、信号トレース２７０４に隣接して配置されてもよい配線基板２６０２内に埋め込まれた導電性平面２７１４を含んでもよい。１つ以上の導電性ビア２７１２（４つが図２７Ｂおよび図２７Ｃに示されているが、さらに多いまたは少ない数が使用されてもよい）は、ガードトレース２７０２を平面２７１４に電気的に接続することができる。平面２７１４は、配線基板２６０２内に埋め込まれた導電性材料（例えば、銅、金、銀等の金属）を含んでもよい。配線基板２６０２は、複数の非導電性層を含んでもよく、平面２７１４は、そのような層の間に配置されてもよい。

図２６を再度参照すると、配線基板２６０２上の配線基板被ガード信号構造２６０４の各々は、図２７Ａ〜図２７Ｃに示される例示的な配線基板被ガード信号構造２６０４のようであってもよい。さらに、各配線基板被ガード信号構造２６０４のガードトレース２７０２、ビア２７１２および平面２７１４は、配線基板被ガード信号構造２６０４の信号トレース２７０４を他の配線基板被ガード信号構造２６０４の信号トレース２７０４上あるいはプローブカードアセンブリ２６００内またはその周りの他の導電体上の信号から発生する電気的干渉（例えば、クロストーク、または他の形の電磁干渉）から電気的に絶縁(例えば、遮蔽)できる。同様に、各配線基板被ガード信号構造２６０４のガードトレース２７０２、ビア２７１２および平面２７１４は、配線基板被ガード信号構造２６０４の信号トレース２７０４からプローブカードアセンブリ２６００内またはその周りの他の導電体へと流れる漏れ電流を減少または除去することもできる。したがって、各配線基板被ガード信号構造２６０４は、電磁遮蔽構造の非限定的な例であってもよい。

図２８Ａ〜図２８Ｃは、それぞれ、プローブヘッドアセンブリ２８００の底面図、上面図および側面図を示しており、プローブヘッドアセンブリ２８００は、示されるように、複数の導電性プローブ２８１２（微細構造の非限定的な例であり得る）を取り付けることができる複数のプローブ基板被ガード信号構造２８０４を含んでもよい。プローブ２８１２は、電磁的にガードされていなくてもよいが、示されるように、被ガード信号トレース２９０６に直接取り付けられてもよい。示されるように、プローブ基板被ガード信号構造２８０４の少なくとも一部はプローブ基板２８０２内に配置されてもよいが、示されるように、プローブヘッド２８００は、プローブ基板２８０２（基板または第１の基板の非限定的な例であり得る）を含んでもよく、プローブ基板被ガード信号構造２８０４は、プローブ基板２８０２の表面２８１６（第１の表面の非限定的な例であり得る）上に配置されてもよい。プローブ基板２８０２は、プローブ２８１２を支持するために適した任意の基板を含んでもよい。図２８Ｂ（プローブヘッド２８００の上面図を示す）に示されるように、複数の端子対２８２０（一対の端子の非限定的な例であり得る）は、プローブ基板２８０２の別の表面２８１８（第２の表面の非限定的な例であり得る）上に配置されてもよい。図２８Ｂに示されていないが、プローブ基板２８０２を介して端子対２８２０とプローブ基板被ガード信号構造２８０４との間に電気接続が提供されてもよい。

プローブ２８１２は、プローブ２３６（例えば、図３Ｂおよび図３Ｃを参照）を参照した上述された任意のプローブを含む多数の異なる種類のプローブのうちの任意のものであってもよい。図２８Ｃ（図２８Ａおよび図２８Ｂのプローブヘッド２８００の側面図を示す）は、本発明のいくつかの実施形態による、１つの非限定的な例示型のプローブを示す。しかしながら、上述したように、プローブ２８１２は、代替的に、プローブ２３６に対して説明されたプローブのうちの任意の種類のものであってもよい。

図２８Ｃに示されるように（および図２８Ａに部分的に示される）、各プローブ２８１２は、ポスト２８２２（取付部の非限定的な例であり得る）、ビーム２８０６およびコンタクトチップ２８０８（接触部の非限定的な例であり得る）を含んでもよい。図２８Ｃに最も良く示されるように、ポスト２８２２は、プローブ基板被ガード信号構造２８０４のうちの１つに取り付けられ、したがって、電気的に接続されてもよい。ビーム２８０６は、ポスト２８２２に取り付けられてもよく（例えば、一端で）、コンタクトチップ２８０８は、ビーム２８０６に取り付けられてもよい（例えば、ビーム２８０６の他端で）。

図２９Ａ〜図３０Ｂは、本発明のいくつかの実施形態による、プローブ基板被ガード信号構造２８０４のうちの１つおよび一端子対２８２０の例示的な構成を示すプローブ基板２８０２の部分図を示す。図２９Ａは、プローブ２８１２を有さないプローブ基板２８０２の部分上面図を示し、図３０Ａは、取り付けられたプローブ２８１２の部分図を有するプローブ基板２８０２の同じ部分上面図を示す。図２９Ａは、図２９Ａからとられた側面断面図を示し、図３０Ａは、図３０Ａからとられた側面断面図を示す。

図２９Ａおよび図２９Ｂに最も良く示されるように、プローブ基板被ガード信号構造２８０４は、プローブ基板２８０２の表面２８１６上に堆積、形成あるいは配置された導電性材料（例えば、銅、銀、金等の金属）を含んでもよい信号トレース２９０６（第１の信号トレースの非限定的な例であり得る）を含んでもよい。示されるように、信号トレース２９０６は、１つ以上のランディング２９０４および２９１０を含んでもよい。２つのランディング２９０４および２９１０が示されているが、他の構成ではさらに多いまたは少ない（ゼロを含む）ランディングが含まれてもよい。図３０Ａおよび図３０Ｂに示されるように、プローブ２８１２はランディング２９１０に取り付けられてもよい。例えば、プローブ２８１２のポスト２８２２は、ランディング２９１０に取り付けられ、したがって、信号トレース２９０６に電気的に接続されてもよい。

図２９Ａおよび図３０Ａに示されるように、プローブ基板被ガード信号構造２８０４は、示されるように、信号トレース２９０６を取り囲むことができるガードトレース２９１４も含んでもよい。例えば、図２９Ａに最も良く示されるように、ガードトレース２９１４は、閉ループの形を有していてもよく、信号トレース２９０６は、ガードトレース２９１４の閉ループの形の中に配置されてもよい。しかしながら、図２８を参照して以下に記載されるように、ガードトレース２９１４は、信号トレース２９０６の周りに閉ループを形成する必要はない。ガードトレース２９１４は、信号トレース２９０６と同等または同様の材料を含んでもよく、ガードトレース２９１４は、信号トレース２９０４のように形成されてもよい。

図２９Ａ〜図３０Ｂに示されるように、信号トレース２９０６およびガードトレース２９１４は、スペース２９０８が信号トレース２９０６をガードトレース２９１４から離して電気的に絶縁できるようにプローブ基板２８０２の表面２８１６に形成、堆積または取り付けられてもよい。図２９Ａ〜図３０Ｂでは、コントラストおよび明瞭化の目的のため、かつ例示の便宜上、プローブ基板２８０２には濃淡がつけられている。環境空気を含み得るスペース２９０８は、信号トレース２９０６をガードトレース２９１４から電気的に絶縁できる。いくつかの実施形態においては、スペース２９０８は、誘電材料を含んでもよい。

図２９Ｂおよび図３０Ｂに示されるように、導電性ビア２９２４および２９２６は、信号トレース２９０６およびガードトレース２９１４を一端子対２８２０の端子に電気的に接続できる。さらに、１つ以上の導電性ビア２９３０は、平面２９２０をガードトレース２９１４に電気的に接続できる。端子対２８２０における端子２９１６のうちの１つ（ガード端子）は、ビア２９２５（ガード電気接続の非限定的な例であり得る）によってガードトレース２９１４に電気的に接続されてもよく、端子対２８２０における他方の端子２９１８（信号端子）は、ビア２９２６（信号電気接続の非限定的な例であり得る）によって信号トレース２９０６に電気的に接続されてもよい。ガードトレース２９１４は、ビア２９２４とガードトレース２９１４との間の電気接続を容易にするためにビアフィーチャ２９０２を含んでもよい。信号トレース２９０６のランディング２９０４は、同様に、ビア２９２６と信号トレース２９０６との間の電気接続を容易にできる。さらに図２９Ｂに示されるように、プローブ基板被ガード信号構造２８０４は、プローブ基板２８０２内に埋め込まれた導電性平面２９２０（平面２７１４のようであり得る）を含んでもよく、プローブ基板２８０２には、ビア２９２４、したがって、ガード端子２９１６およびガードトレース２９１４が電気的に接続されてもよい。示されるように、平面２９２０は、ビア２９２６が平面２９２０に電気的に接触をしないで通過することができる通路２９２８を含んでもよい。ガード端子２９１６は、したがって、平面２９２０およびガード構造２９１４の両方に電気的に接続されてもよく、信号端子２９１８は、信号トレース２９０６に電気的に接続されてもよいが、ガード端子２９１６、平面２９２０およびガードトレース２９１４から電気的に絶縁される。平面２９２０は平面２７１４のようであってもよいが、基板２８０２は、配線基板２６０２のように、複数の非導電層を含んでもよい。

図３１Ａおよび図３１Ｂは、本発明のいくつかの実施形態による、図３０Ａおよび図３０Ｂに示される構成の例示的な修正を示す。図３１Ａおよび図３１Ｂに示される構成では、図３０Ｂに示される端子対２８２０は、図３１Ａに示されるように閉ループの形（例えば、図３１Ａに示される輪の形）を有するガード端子３１０４およびガード端子３１０４内に配置された信号端子３１０８に置き換えられてもよい。図３１Ａでは、コントラストおよび明瞭化の目的のため、かつ例示の便宜上、プローブ基板２８０２には濃淡がつけられている。信号端子３１０８とガード端子３１０４との間のスペース３１０６（環境空気、誘電材料等を含み得る）は、信号端子３１０８をガード端子３１０４から電気的に絶縁できる。図３１Ｂに示されるように、図３１Ａおよび図３１Ｂの構成は、信号端子３１０８を信号トレース２９０６に電気的に接続するビア２９２６の周りに閉ループを形成するために基板２８０２内に埋め込むことができる導電性平面３１１０および３１１２（平面２９２０のような材料、および平面２９２０と同等および同様の方法で形成されてもよい材料を含み得る）も含んでもよい。例えば、平面３１１０および３１１２は、ビア２９２６を取り囲むガードトレース３１０４の類似した環状リングの形であってもよい。しかしながら、平面３１１０および３１１２は、環状リング以外の形であってもよい。

示されるように、平面３１１０および３１１２は、ビア２９２４に電気的に接続されてもよく、したがって、ガード端子３１０４およびガードトレース２９０２に電気的に接続されてもよい。さらに図３１Ｂに示されるように、平面３１１０および３１１２の各々における通路３１１６は、ビア２９２６が平面３１１０および３１１２に電気的に接触することなく平面３１１０および３１１２を通り抜けることを可能にするために平面３１１０および３１１２を通って設けられてもよい。平面３１１０および３１１２を通る通路３１１６は、平面２９２０を通る通路２９２８と類似し得る。２つの平面３１１０および３１１２が図３１Ｂに示されているが、さらに多いまたは少ないそのような平面が含まれてもよい。

ガード端子３１０４は、信号端子３１０８を、例えば、基板２８０２の表面２８１８上の他の信号端子（図３１Ａおよび図３１Ｂに示されていないが、３１０８のような）からの電磁干渉から保護できる。平面３１１０、２９２０および３１１２は、同様に、ビア２９２６を、例えば、表面２８１８上の他の信号端子（図示せず）を信号トレース２９０６のような他の信号トレース（図示せず）に電気的に接続する他のそのようなビア（図示せず）からの電磁干渉（例えば、クロストークまたは他の形の電磁干渉）から保護できる。前述のものは、信号端子３１０８からプローブカードアセンブリ２６００内またはその周りの他の導電体へと流れる漏れ電流を減少または除去することもできる。

図２８Ａ〜図２８Ｃを再度参照すると、プローブ基板２８０２上のプローブ基板被ガード信号構造２８０４の各々は、図２９Ａ〜図３０Ｂに示される例示的なプローブ基板被ガード信号構造２８０４のようであってもよい。さらに、プローブ基板２８０２上の各端子対２８２０（図２８Ｂを参照）は、図２９Ｂおよび図３０Ｂに示される端子対２８２０のようであってもよく、図２９Ｂおよび図３０Ｂに示されるようにプローブ基板２８０２上のプローブ基板被ガード信号構造２８０４に接続されてもよい。あるいは、プローブ基板２８０２上の各端子対２８２０（図２８Ｂを参照）は、図３１Ａに示されるように構成されてもよく、図３１Ｂに示されるようにプローブ基板２８０２上のプローブ基板被ガード信号構造２８０４に接続することができる信号端子３１０８の周りに配置されたガード端子３１０４を含んでもよい。

各プローブ基板被ガード信号構造２８０４のガードトレース２９１４、ビア２９２４、２９３０および平面２９２０は、プローブ基板被ガード信号構造２８０４の信号トレース２９０６を他のプローブ基板被ガード信号構造２８０４の信号トレース２９０６上あるいはプローブカードアセンブリ２６００内またはその周りの他の導電体上の信号から発生する電気的干渉（例えば、クロストーク、または他の形の電磁干渉）から電気的に絶縁(例えば、遮蔽)できる。各プローブ基板被ガード信号構造２８０４のガードトレース２９１４、ビア２９２４、２９３０および平面２９２０は、信号トレース２９０６からプローブカードアセンブリ２６００内またはその周りの他の導電体へと流れる漏れ電流を減少または除去することもできる。したがって、各プローブ基板被ガード信号構造２８０４は、電磁遮蔽構造の非限定的な例であってもよい。

上述したように、プローブヘッド２８００は、図３Ａ〜図３Ｃに示されるプローブカードアセンブリ２００内のプローブインサート２３８を置き換えてもよい。図３Ａ〜図３Ｃに示される導電性ピン２２０は、端子対２８２０（図２８Ｂを参照）に電気的に接続することができ、したがって、端子対２８２０内の各端子は、プローブインサート２３８のパッド６０２（図５を参照）のようであってよい。例えば、各ピン２２０は、各端子対２８２０（図２８Ｂを参照）におけるガード端子２９１６または信号端子２９１８（図２９Ｂを参照）に電気的に接続できる。上述したように、各端子対２８２０は、図３１Ａに示されたように代替的に構成されてもよく、したがって、図２８Ｂに示される各端子対２８２０は、図３１Ａに示されるように、信号端子３１０８の周りに配置されたガード端子３１０４を代替的に含んでもよい。したがって、各ピン２２０（図５を参照）は、代替的に、ガード端子３１０４のうちの１つまたは信号端子３１０８のうちの１つに電気的に接続できる。

図３２は、配線基板２６０２上の配線基板被ガード信号構造２６０４（電気的インターフェースまたはチャネル接続の非限定的な例であり得る）およびプローブ基板２８０２上のプローブ基板被ガード信号構造２８０４は、互いに電気的に接続されてもよく、かつ１つ以上のＤＵＴ３２１６を試験するためにテスタ３２０２およびＤＵＴ３２１６に電気的に接続されてもよい。考察および例示の便宜上、図３２は、１つの配線基板被ガード信号構造２６０４を示す配線基板２６０２の上面部分図（図２７Ａに示される図と概ね同様である）および１つのプローブ基板被ガード信号構造２８０４を示すプローブ基板２８０２の側面断面部分図（図３０Ｂに示される図と概ね同様である）を含む。配線基板被ガード信号構造２６０４（例えば、図２６を参照）の一部または全てを含む追加のものが、図３２に示されるように接続されてもよい。同様に、プローブ基板被ガード信号構造２８０４（図２８Ａ〜図２８Ｃを参照）の一部または全てを含む追加のものも図３２に示されるように接続されてもよい。

図３２に示されるように、配線基板被ガード信号構造２６０４は、１つ以上のＤＵＴ３２１６（１つの端子３２１８を有する１つのＤＵＴ３２１６の部分図が図３２に示されるが、多数のそのようなＤＵＴが試験されてもよく、各ＤＵＴ３２１６は、入力端子、出力端子、および／または入力／出力端子であり得る複数の端子３２１８を有してもよい）の試験を制御するように構成されてもよいテスタ３２０２に電気的に接続されてもよい。例えば、１つ以上のコンピュータを含み得るテスタテスタ３２０２は、ＤＵＴ３２１６に入力される試験（したがって、試験信号のソースであってもよい）を生成することによってＤＵＴ３２１６の機能的試験を制御することができる。テスタ３２０２は、試験信号に応答してＤＵＴ３２１６によって出力された応答信号を受信することでき、かつテスタ３２０２は、ＤＵＴ３２１６が試験を通ることができたか否かを決定および／またはＤＵＴ３２１６を評定するために応答信号を評価できる。テスタ３２０２は、ＤＵＴ３２１６の他の種類の試験も制御できる。例えば、テスタ３２０２は、例えば、ＤＵＴ３２１６の様々な動作パラメータが決定されるＤＵＴ３２１６のパラメトリック試験を制御できる。例えば、テスタ３２０２は、ＤＵＴ３２１６の入力端子（例えば、端子３２１８のような）によって引き出される漏れ電流を決定できる。

図３２に示される例では、４つの接続、３２０４、３２０６、３２０８および３２１０がテスタ３２０２と配線基板被ガード信号構造２６０４との間に示される。例えば、接続３２０４（ガード電気接続の非限定的な例であり得る）は、テスタ３２０２からの出力を配線基板被ガード信号構造２６０４のガードトレース２７０２に電気的に接続することができ、かつ接続３２０６（信号電気接続の非限定的な例であり得る）は、テスタ３２０２からの別の出力を配線基板被ガード信号構造２６０４の信号トレース２７０４に電気的に接続できる。接続３２０６は、テスタ３２０２によって出力される試験信号を運ぶように構成されてもよく、接続３２０４は、テスタによってさらに出力されるガード信号を運ぶように構成されてもよい。接続３２０４へと駆動されるガード信号は、接続３２０６へと駆動される試験信号と同じ電圧および／または電流レベルを有してもよい。知られているように、対応する信号トレース（例えば、信号トレース２７０４または信号トレース２９０６）上の信号と同じまたは同様の電圧または電流を有するガードトレース（例えば、ガードトレース２７０２またはガードトレース２９１４）上のガード信号を提供することは、信号トレースと対応するガードトレースとの間の電気的な相互作用を防ぐかまたは減らすことができる。例えば、ガードトレースと信号トレースとの間のクロストークおよび漏れ電流を減らすかまたは除去することができる。別の例として、信号トレースとガードトレースとの間の容量結合を減らすかまたは除去することができる。

図３２に示されるように、接続３２１２は、配線基板被ガード信号構造２６０４のガードトレース２７０２を、上述したように、プローブ基板被ガード信号構造２９０４のガードトレース２９０２にビア２９２４によって電気的に接続されてもよいプローブ基板２８０２上のガード端子２９１６に電気的に接続することができる。図３２に示されるように、接続３２１４は、配線基板被ガード信号構造２６０４の信号トレース２７０４を、上述したように、プローブ基板被ガード信号構造２８０４の信号トレース２９０６にビア２９２６によって電気的に接続されてもよいプローブ基板２８０２上の信号端子２９１８に電気的に接続することができる。

図３２に示され、かつ上述したように、プローブ２８１２は、プローブ基板被ガード信号構造２８０４の信号トレース２９０６に取り付けられ、したがって電気的に接続されてもよい。上述したように、プローブ２８１２は、電磁的にガードされてなくてもよいが、示されるように、被ガード信号トレース２９０６に直接取り付けられ、したがって電気的に接続されてもよい。図３２にさらに示されるように、プローブ２８１２は、ＤＵＴ３２１６の端子３２１８に接触することができ、それによって、端子３２１８との電気接続を行うことができる。したがって、テスタ３２０２によって接続３２０６へと駆動される試験信号は、配線基板被ガード信号構造２６０４の信号トレース２７０４、接続３２１４、信号端子２９１８、ビア２９２６、プローブ基板被ガード信号構造２８０４の信号トレース２９０６、およびプローブ２８１２を介してＤＵＴ３２１６の端子３２１８に提供されてもよい。さらに、テスタ３２０２は、ガード信号を接続３２０４に配線基板被ガード信号構造２６０４のガードトレース２７０２へと駆動することができ、そのガード信号を、接続３２１２、端子２９１６およびビア２９２４によってプローブ基板被ガード信号構造２８０４のガードトレース２９０２に提供することができる。接続３２０４へと駆動されるガード信号は、接続３２０６に駆動される試験信号と同じ電圧および／または電流を有してもよい。あるいは、接続３２０４へと駆動されるガード信号は、接続３２０６へと駆動される試験信号と異なる電圧および／または電流を有してもよい。接続３２０６へと駆動される試験信号と比較して、接続３２０４へと駆動されるガード信号の電圧および／または電流は、図３２に示される試験システムの所望の特徴を最適化するように選択されてもよい。例えば、接続３２０６へと駆動される試験信号と比較して、接続３２０４へと駆動されるガード信号の電圧および／または電流は、試験信号を運ぶ導電体から試験信号を運ぶ導電体の近くに配置された他の導電体へと流れる漏れ電流を減らすかまたは除去するために選択されてもよい。

図３２にさらに示されるように、接続３２０８は、配線基板被ガード信号構造２６０４の信号トレース２７０４をテスタ３２０２の入力に電気的に接続することができ、接続３２１０は、配線基板被ガード信号構造２６０４のガードトレース２７０２をテスタ３２０２の別の入力に電気的に接続することができる。

接続３２０４、３２０６、３２０８および３２１０は、通信チャネルを含んでもよい。例えば、接続３２０４、３２０６、３２０８および３２１０の各々は、図１Ａのケーブル１１０、試験ヘッド１０４における回路網および試験ヘッドコネクタ１１４によって形成される通信チャネルのような通信チャネルを含んでもよい。別の例として、接続３２０４および３２０６は、接続３２０６が信号パス（例えば、導電性ワイヤ）であり、かつ接続３２０４が接続３２０６を取り囲む導電性シールドである被遮蔽電気接続を含んでもよい。例えば、同軸ケーブル（例えば、図２５の被遮蔽ワイヤ１８００のような）は、接続３２０６および３２０４を含んでもよく、接続３２０６は、内側信号導電体（例えば、図２５の信号ライン１８０６のような）であってもよく、接続３２０４は、接続３２０６を取り囲み、接続３２０６を電磁干渉から保護する外側遮蔽導電体（例えば、図２５の導電体１８０２のような）であってもよい。接続３２０８および３２１０は、同軸ケーブルとして同様に実装されてもよく、接続３２０８は、内側信号導電体（例えば、図２５の信号ライン１８０６のような）であってもよく、接続３２１０は、接続３２０８を取り囲み、接続３２０８を電磁干渉から保護する外側遮蔽導電体（例えば、図２５の導電体１８０２のような）であってもよい。接続３２０４、３２０６、３２０８および３２１０は、ワイヤ等を含む他の形を有してもよい。

接続３２０４、３２０６、３２０８および３２１０の各々は、多数の種類の導電体および／または接続デバイスの複合物を含んでもよい。例えば、１つ以上の接続３２０４、３２０６、３２０８および３２１０は、チャネルコネクタ２０８、電気プラグ、バネがロードされたポゴピンコネクタ等のコネクタを含んでもよい。いくつかの実施形態では、接続３２０４および接続３２１０の端は、ガードトレース２７０２にはんだ付けされてもよく、あるいは、取り付けられてもよい。接続３２０６および接続３２０８の端は、同様に、信号トレース２７０４にはんだ付けされてもよく、あるいは、取り付けられてもよい。あるいは、配線基板被ガード信号構造２６０４は、接続３２０４、３２０６、３２０８および３２１０に接続されるように構成された１つ以上の導電体（例えば、ゼロ挿入力接続コネクタ）を含んでもよい。

通信接続３２１２および３２１４は、図３Ａ〜図３Ｃに示されるワイヤ３９８および導電性ピン２２０を含んでもよい。一部の構成では、接続３２１２は、ピン２２０に接続されたワイヤ３９８を含んでもよく、接続３２１２は、異なるピン２２０に接続された異なるワイヤ３９８を含んでもよい。他の構成では、少なくとも一部のワイヤ３９８および一部のピン２２０の各々は、接続３２１４がワイヤ３９８およびピン２２０を通る信号パス（例えば、導電性ワイヤ）であり、接続３２１２が接続３２１４を取り囲む導電性シールドである被遮蔽電気接続を含んでもよい。例えば、少なくとも一部のワイヤ３９８の各々は、同軸ケーブル（図２５の被遮蔽ワイヤ１８００のような）を含んでもよく、少なくとも一部のピン２２０の各々は、同様の被遮蔽構成を含んでもよい。接続３２１４は、ワイヤ３９８内に内側信号ライン（例えば、図２５のライン１８０６のような）およびワイヤ３９８が接続されたピン２２０内に内側信号ライン（例えば、ライン１８０６のような）を含んでもよく、接続３２１２は、ワイヤ３９８内の内側信号ラインを取り囲む遮蔽導電体（例えば、図２５の導電体１８０２のような）を含んでもよく、接続３２１２は、ピン２２０内の内側信号ラインを取り囲む遮蔽導電体（例えば、図２５の伝導体１８０２のような）をさらに含んでもよい。さらなる別の代替として、接続３２１２および３２１４は、配線基板被ガード信号構造２６０４とプローブ基板被ガード信号構造２８０４との間に単一の同軸ケーブルを含んでもよい。実際に、接続３２１２および３２１４は、接続３２０４、３２０６、３２０８および３２１０のようであってもよく、接続３２０４、３２０６、３２０８および３２１０に対して上述した任意の形を有してもよい。さらに、接続３２１２および３２１４は、接続３２０４、３２０６、３２０８および３２１０を配線基板被ガード信号構造２６０４に取り付けるために上述した方法のうちの任意の方法で配線基板被ガード信号構造２６０４およびプローブ基板被ガード信号構造２８０４に接続されてもよい。

図３２に示されるように構成されて、接続３２０６、信号トレース２７０４、接続３２１４、信号端子２９１４、ビア２９２６および信号トレース２９０６を含む信号要素は、テスタ３２０２とＤＵＴ３２１６の端子３２１８と接触しているプローブ２８１２との間に信号パスを形成することができる。接続３２０４、ガードトレース２７０２、接続３２１２、ガード端子２９１６、ビア２９２４、平面２９２０、ガードトレース２９０２を含むガード要素は、信号パスを電磁干渉から保護するガード構造を提供できる。例えば、ガード構造は、信号パスを他の信号パス上の信号との電磁的相互作用から保護できる。さらに、ガード信号を信号パス上の信号と同じまたはほぼ同じ電圧または電流を有するガード構造へと駆動させることによって、信号パスとガード構造との間の電磁的相互作用（例えば、クロストーク、漏れ電流、容量結合等）を減らすまたは除去することができる。

図３２に示されるように構成され、テスタ３２０２は、特に、ＤＵＴ３２１６の端子３２１８への漏れ電流を決定できる。当該技術分野で一般的に知られているように、テスタ３２０２は、電圧または電流を接続３２０６を介して押し込むことができ、他方の電圧または電流を接続３２０８を介して感知することができ、それによって、端子３２１８への漏れ電流を概算することができる。上述したように、配線基板２６０２上の多数または全ての配線基板被ガード信号構造２６０４（図２６を参照）およびプローブ基板２８０２上の多数または全てのプローブ基板被ガード信号構造２８０４（図２８Ａを参照）は、互いに接続されてもよく、かつテスタ３２０２およびＤＵＴ３２１６または別のＤＵＴ（ＤＵＴ３２１６のような）の端子（例えば、端子３２１８のような）に接続されてもよく、それにより、例えば、そのような端子への漏れ電流を測定する。各配線基板被ガード信号構造２６０４は、その信号トレース２７０４（したがって、信号トレース２７０４上の信号）を他の信号トレース２７０４および／または電磁放射の他のソースからの電磁干渉から保護できる。同様に、各プローブ基板被ガード信号構造２８０４は、その信号トレース２９０６（したがって、信号トレース２９０６上の信号）を他の信号トレース２９０６および／または電磁放射の他のソースからの電磁放射から保護できる。したがって、クロストークおよび漏れ電流、ならびに信号トレース２７０４のいくつかと信号トレース２９０６のいくつかとの間の他の形の電磁干渉を無視してよいレベルへとかなり減少または除去することができる。これは、ＤＵＴ３２１６の端子３２１８への漏れ電流に対する図３２に示されるシステムの感度をかなり増幅させることができる。上述したように、テスタ３２０２は、接続３２０６へと駆動される試験信号と同じまたはほぼ同じ電圧または電流レベルを有する接続３２０４へとガード信号を駆動することができる。

テスタ３２０２からプローブ２８１２への信号パスを信号ライン間のクロストークおよび漏れ電流を防ぐまたは減らすために遮蔽することができる範囲が大きいほど、図３２に示されるシステムが検出できるＤＵＴ３２１６の端子３２１８への漏れ電流が少ない。上述したように、接続３２０４および３２０６、接続３２０８および３２１０、ならびに接続３２１２および３２１４のうちの１つ以上を被遮蔽導電体として（例えば、同軸ケーブルとして）構成することは、フェムトアンペア(fempto amp)範囲内のＤＵＴ３２１６の端子３２１８への漏れ電流を検出できるシステムを生成することができる。図３２に示される基板２８０２の構成の代わりに図３１Ａおよび図３１Ｂに示されるように構成された基板２８０２を使用することは、端子３２１８への漏れ電流に対しての図３２に示されるシステムの感度をさらに増幅させることができる。

図３２に示される構成は、単に例示のためであり、多数の他の構成も可能である。例えば、同軸ケーブルまたは他の電気接続デバイス（遮蔽されていてもいなくても）は、直接テスタ３２０２からプローブ基板２８０２上の端子２９１６および２９１８への電気接続を提供できる。別の例として、そのような同軸ケーブルまたは他の電気接続デバイス（遮蔽されていてもいなくても）は、直接テスタ３２０２からプローブ基板被ガード信号構造２８０４の信号トレース２９０６およびガードトレース２９１４への電気接続を提供できる。

図３３は、本発明のいくつかの実施形態による、図３２の構成のさらなる別の例示的な修正を示す。示されるように、図３３の構成は、図３３の構成がテスタ３２０２への入力への接続３２０８および３２１０を不足していることを除いて、図３２の構成に概ね類似し得る。図３３のシステムは、接続３２０６、信号トレース２７０４、接続３２１４、信号端子２９１８、ビア２９２６、信号トレース２９０６およびプローブ２８１２を介してＤＵＴ３２１６の端子３２１８に試験信号を提供するように構成されてもよい。図３２を参照して説明されたように、他の配線基板被ガード信号構造２６０４（図２６を参照）は、図３３に示されるように接続されてもよく、他のプローブ基板被ガード信号構造２８０４も、図３３に示されるように接続されてもよく、それによって、テスタ３２０２は、多数の試験信号を、多数の配線基板被ガード信号構造２６０４およびプローブ基板被ガード信号構造２８０４を介して１つ以上のＤＵＴ３２１６の多数の端子３２１８へと送り込むように構成される。他の配線基板被ガード信号構造２６０４（図２６を参照）およびプローブ基板被ガード信号構造２８０４は、テスタへのそれらの接続（例えば、接続３２０４および３２０６のような）がテスタ３２０２への入力であり得ることを除いて、図３３に示されるように接続されてもよい。そのようなプローブ基板被ガード信号構造２８０４に取り付けられたプローブ２８１２は、１つ以上のＤＵＴ３２１６の出力端子（例えば、端子３２１８のような）に接触でき、このようにして、試験信号に応答してＤＵＴまたはＤＵＴ３２１６によって生成される応答信号は、テスタ３２０２へと戻されてもよい。

配線基板被ガード信号構造２６０４、プローブ基板被ガード信号構造２８０４および他の電磁遮蔽構造（例えば、上述したように同軸ケーブルとして構成された接続３２０４、３２０６および／または接続３２１２、３２１４）によって提供される電磁遮蔽は、例えば、試験信号がＤＵＴまたはＤＵＴ３２１６に提供されてもよい周波数を増加させ、したがって、ＤＵＴまたはＤＵＴ３２１６が試験されてもよい信号スイッチング周波数を増加させることができる。上述したように、信号導電性要素（例えば、接続３２０６、信号トレース２７０４、接続３２１４、信号トレース２９０６およびプローブ２８１２）上の試験信号とほぼ同等または同様の電圧または電流レベルを有するガード信号は、ガード導電性要素（例えば、接続３２０４、ガードトレース２７０２、接続３２１２、ガードトレース２９０２）上に提供されてもよい。上述したように、そのようなガード信号は、試験信号と応答信号との間の少なくとも一部の形の電磁干渉（電磁干渉を含む）を防ぐまたはかなり減らすことができる。

図２６〜図３１Ｂに示されるプローブカードアセンブリ２６００は、単に例示のためであり、多数の修正および代替が可能である。例えば、図３４は、図２８Ａ〜図３０Ａに示されるプローブヘッド２８００または図３１Ａおよび図３１Ｂに示される例示的な代替の構成が使用されてもよい例示的なプローブカードアセンブリ３４２８を示す。図３４では、プローブカードアセンブリ３４２８は、ＤＵＴ３４２６（ＤＵＴ３２１６のようであり得る）を試験するために使用されてもよい試験システム３４００を用いて示されている。プローブカードアセンブリ３４２８を含む試験システム３４００は、図３４において簡略化された概略およびブロック図の形で示されている。

図３４に示されるように、試験システム３４００は、テスタ３４０２（図３２のテスタ３２０２のようであり得る）、プローブカードアセンブリ３４２８、およびテスタ３４０２とプローブカードアセンブリ３４２８との間の複数の通信チャネル３４０４を含んでもよい。図３４にさらに示されるように、試験システム３４００は、図１ＡのＤＵＴ１１２または図３２および図３３のＤＵＴ３２１６のようであり得る１つ以上のＤＵＴ３４２６を試験するために使用されてもよい。

図３４に示されるように、プローブカードアセンブリ３４２８は、ブラケット（図示せず）、クランプ、ネジ、ボルト、および／または他の適した手段によって一緒に保持することができる配線基板３４１０、伝導体３４１６およびプローブヘッド２８００を含んでもよい。配線基板３４１０は、テスタ３４０２へおよびテスタ３４０２からの通信チャンネルと電気接続を行うように構成された導電体３４０６（電気的インターフェースまたはチャネル接続の非限定的な例であり得る）を含んでもよい。コネクタ３４０４は、ポゴピンを受けるためのパッド、ゼロ挿入力コネクタ、または通信チャネル３４０４と電気接続を行うために適した任意の他の電気接続デバイスであってもよい。導電性パス３４０８（例えば、導電性トレースおよび／またはビア）は、コネクタ３４０６における個別の電気接続（そのような個別の電気接続の各々は、複数の通信チャネル３４０４のうちの１つに対応できる）から配線基板３４１０の反対面（例えば、第２の反対面）上の導電性パッド３４１２（配線基板端子の非限定的な例であり得る）への電気接続を提供するために配線基板３４１０を介して提供されてもよい。電気コネクタ３４１６の一部である電気接続３４１４（可撓性電気接続の非限定的な例であり得る）は、パッド３４１２とガード端子２９１６（またはガード端子３１０４）との間の電気接続を提供することができ、他の電気接続３４１４は、図３４に示されるようにパッド３４１２とプローブヘッド２８００のプローブ基板２８０２上の信号端子２９１８（または信号端子３１０８）との間に電気接続を提供できる。

電気コネクタ３４１６の電気接続３４１４は、例えば、バネ要素に対してコンプライアントであってもよく、かつバネ要素を含んでもよい。いくつかの実施形態においては、電気コネクタ３４１６は、インターポーザ（図示せず）の反対面から延在する導電性バネコンタクト構造を有するインターポーザ基板を含んでもよい。そのような実施形態では、バネコンタクトおよびインターポーザ基板の１つの表面上のバネコンタクトと別の表面上のバネコンタクトとの間のインターポーザ基板を介する電気接続は、電気接続３４１４を構成できる。

テスタ３４０２は、試験信号および関連するガード信号をチャネル３４０４を介してチャネルコネクタ３４０６へと提供できる。概して上述したように、試験信号および関連するガード信号は、チャネルコネクタ３４０６から接続３４０８、パッド３４１４および接続３４１４を介してプローブヘッド２８００上のガード端子２９１６および信号端子２９１８へと提供されてもよい。上述したように、ガード信号および試験信号は、プローブヘッド２８００を介してプローブ基板被ガード信号構造２８０４へと提供されてもよい。

試験信号に応答してＤＵＴ３４２６によって生成される応答信号は、同様に、ＤＵＴ３４２６の出力端子と接触しているプローブ２８１２によって感知されてプローブカードアセンブリ３４２８およびチャネル３４０４を介してテスタ３２０２へと提供される。ガード信号は、各々のそのような信号に対して提供されてもよい。例えば、ガード信号は、応答信号をタップ(tap)し、したがって、応答信号をガード信号として利用することによって提供されてもよい。

図３４には示されていないが、図２６〜図２７Ｃに示された配線被ガード信号構造２６０４のような被ガード信号構造は、配線基板３４１０上に含まれてもよく、さらに、例えば、接続３４０８の全てまたは一部を置き換えてもよい。

図３４に示されるプローブカードアセンブリ３４２８の構成は、単に例示的であり、例示および考察の便宜上のために簡略化されている。多数の変形、修正および追加が可能である。例えば、図３４ではプローブカードアセンブリ３４２８は２つの基板（配線基板３４１０およびプローブヘッド２８００）を有しているものとして示されているが、プローブカードアセンブリ３４２８は、２つより多いまたは少ない基板を有してもよい。他の修正も可能である。例えば、プローブヘッド２８００は、配線基板３４１０に直接取り付けられ、かつ電気的に接続されてもよい（コネクタ３４１６を必要とせずに）。プローブカードアセンブリ３４２８の別の例示的な修正として、プローブカードアセンブリ３４２８は、１つより多いプローブヘッド２８００を有してもよく、各々のそのようなプローブヘッド２８００は、他の１つのプローブヘッド２８００または複数のプローブヘッド２８００から独立して移動可能であってもよい。多数のプローブヘッドを有するプローブカードアセンブリの非限定的な例は、米国特許出願番号第１１／１６５，８３３号（２００５年６月２４日に出願された）に開示されている。プローブカードアセンブリのさらなる非限定的な例は、米国特許番号第５，９７４，６２６号および米国特許番号第６，５０９，７５１号、ならびに前述の米国特許出願番号第１１／１６５，８３３号（２００５年６月２４日に出願された）に示されており、それらの特許および出願に記載されたプローブカードアセンブリの様々な特徴は、図３４に示されたプローブカードアセンブリ３４２８にインプリメントされてもよい。

ＤＵＴ３４２６は、以下のように試験されてもよい。テスタ３４０２は、通信チャネル３４０４、プローブカードアセンブリ３４２８およびプローブ２８１２を介して１つ以上のＤＵＴ３４２６の入力端子（例えば、端子３４２４のような）に提供されてもよい試験信号を生成できる。上述したように、テスタ３２０２は、試験信号と同等または同様であるガード信号を生成することでき、かつガード信号は、通信チャネル３４０４を介してプローブカードアセンブリ３４２８に提供されてもよい。ＤＵＴ３４２６によって生成される応答信号は、ＤＵＴ３４２６の出力端子（例えば、端子３４２４のような）と接触しているプローブ２６１２によって感知され、プローブカードアセンブリ３４２８および通信チャネル３４０４を介してテスタ３４０２に提供されてもよい。さらに上述したように、ガード信号も提供されてもよい（例えば、応答信号をタップすることによって）。テスタ３４０２は、ＤＵＴ３４２６が試験信号に対して正確に応答したか否か、結果的にＤＵＴ３４２６が試験を通ったかまたは落ちたかを決定するために応答信号を分析することができる。上述したように、プローブ基板被ガード信号構造２８０４は、試験信号および／または応答信号の間の電磁干渉（例えば、クロストーク、漏れ電流等）を減らすことができる。結果的に、プローブヘッド２８００上のプローブ基板被ガード信号構造２８０４は、ＤＵＴ３４２６の高周波数試験を容易にすることができる。

図３５は、プローブ基板被ガード信号構造２８０４上のプローブ２８１２を作製する例示的な方法を示す。プローブ基板２８０２は、図３５において部分側面図で示される。示されるように、プローブ２８１２のポスト２８２２、ビーム２８０６およびコンタクトチップ２８０８は、プローブ基板２８０２上に堆積したパターニング可能材料の複数の層３５０２、３５０４および３５０６の形であってもよい。例えば、パターニング可能材料は、フォトレジスト材料を含んでもよい。層３５０２（例えば、フォトレジスト材料）は、基板２８０２およびプローブ基板被ガード信号構造２８０４の信号トレース２９０６上に堆積されてもよく、ポスト２８２２に対応する所望の位置、サイズおよび形を有する開口部を有するようにパターニングされてもよい。次いで、ポスト２８２２を形成する材料は、層３５０２内の開口部（図示せず）に堆積されてもよい。例えば、第１の層３５０２内の開口部は、プローブ基板被ガード信号構造２８０４の信号トレース２９０６のランディング２９１０（図２９Ａを参照）の一部を露出することができ、ポスト２８２２を形成する材料は、ランディング２９１０の露出された部分上の開口部（図示せず）に堆積されてもよい。例えば、材料は、電気めっき、化学気相成長、物理気相成長、スパッタ成膜、無電解めっき、電子ビーム成膜、蒸発（例えば、熱蒸発）、フレームスプリングコーティング(flame spring coating)、プラズマスプレーコーティング等によってランディング２９１０の露出された部分上に堆積されてもよい。

ビーム２８０６は、パターニング可能材料の第２の層３５０４内の開口部内に同様に形成されてもよく、チップ２８０８は、同様に、パターニング可能材料の第３の層３５０６内に形成されてもよい。ビーム２８０６を形成する材料が電気めっきによって堆積される場合、導電性材料の薄い層が、まず、第２の層３５０４内の開口部内に堆積されてもよく、この第２の層３５０４は、ビーム２８０６を形成する材料が電気めっきであり得るシード層として作用できる。導電性材料の薄いシード層は、同様に、コンタクトチップ３５０６を形成する材料を電気めっきすることを容易にするために使用されてもよい。ポスト２８２２、ビーム２８０６およびチップ２８０８が一度形成されると、層３５０２、３５０４および３５０６が取り除かれてもよい。ポスト２８２２、ビーム２８０６およびチップ２８０８を形成する材料（１つまたは複数）は、次に限定しないが、パラジウム、金、ロジウム、ニッケル、コバルト、銀、プラチナ、導電性窒化物、導電性炭化物、タングステン、チタン、モリブデン、レニウム、インジウム、オスミウム、ロジウム、銅、耐火金属、および前述のもの組み合わせを含むそれらの合金を含む、任意の多数の可能な材料であってもよい。

図３５に示されるプローブ２８１２を作製する方法は、単に例示的であり、多数の代替が可能である。例えば、図３６は、プローブ基板被ガード信号構造２８０４の信号トレース２９０６のランディング２９１０（図２９Ａを参照）に以前に取り付けられたポスト２８２２へのビーム２８０６およびチップ２８０８の取付を示す。ポスト２８２２（微細構造の第１の部分の非限定的な例であり得る）は、図３５において形成されたポスト２８２２のように形成されてもよい。つまり、ポスト２８２２は、後で取り除くことができるパターニング可能材料の層（図３５に示される層３５０２のような）内の開口部に形成されてもよい。代替として、図３６に示されるポスト２８２２は、１つ以上の材料によって被覆されてもよい信号トレース２９０６のランディング２９１０に取り付けられたワイヤステムであってもよい。ビーム２８０６およびチップ２８０８（微細構造の第２の部分の非限定的な例であり得る）は、別々のプロセスにて加工されてもよい。次いで、ビーム２８０６の端は、図３５に概して示されるように、ポスト２８２２に取り付けられてもよい。ビームは、ポスト２８２２にはんだ付け、ろう付けあるいは取り付けられてもよい。

図３７は、プローブ２８１２を作製し、プローブ２８１２を信号トレース２９０６のランディング２９１０（図２９を参照）に取り付けるさらなる別の例示的な方法を示す。図３７に示されるように、プローブ２８１２のポスト２８２２、ビーム２８０６およびチップ２８０８は、別々のプロセスにて生成されてもよく、次いで、ポスト２８２２は、プローブ基板被ガード信号構造２８０４の信号トレース２９０６のランディング２９１０（図２９Ａを参照）に取り付けられてもよい。ポストは、ランディング２９１０にはんだ付け、ろう付けあるいは取り付けられてもよい。

本発明の具体的な実施形態及び用途を本明細書中に説明したが、本発明をこれらの例示的な実施形態及び用途に、または、これらの例示的な実施形態及び用途が本明細書において動作するまたは説明される方法に限定することを意図していない。

例えば、図３８に示されるように、１つ以上のプローブ基板被ガード信号構造２８０４のガードトレース２９１４（例えば、任意の図２８Ａ〜図３７を参照）は、プローブ基板被ガード信号構造２８０４の信号トレース２９０６の周りに閉ループを形成する必要はない。図３８は、図３８のガードトレース２９１４’が信号トレース２９０６の周りに完全に延在せず、したがって、信号トレース２９０６の周りに閉ループを形成しないように修正されることを除いて、図２９Ａに概ね類似している。図３８に示される例では、ガードトレース２９１４’は、ラインＡによって示される位置で終わる。あるいは、ガードトレース２９１４’は、信号トレース２９０６に沿った他の位置で終わるように構成されてもよい。例えば、ガードトレース２９１４’は、ラインＢまたはラインＣによって示された位置で終わるように構成されてもよい。あるいは、ガードトレース２９１４’は、ランディング２９１０を含む信号トレース２９０６の長さに沿った他の位置で終わるように構成されてもよい。図３８に示されるように、ガードトレース２９１４’が信号トレース２９０６の周りに閉ループを形成しない場合でも、信号トレース２９０６の有益な遮蔽（ガード）を達成することができる。本明細書中に開示される任意の実施形態では、ガードトレースは、対応の信号トレース２９０６の周りに閉ループを形成しないようにガードトレース２９１４’のように構成されてもよい。例えば、本明細書中に開示される任意の実施形態では、ガードトレース２９１４は、ガードトレース２９１４’のように修正されてもよく、したがって、信号トレース２９０６の周りに閉ループを形成しない。

開示された例示的な実施形態の他の可能な変形は、ナット（図示せず）と係合させるために図５および図６Ａ〜図６Ｄのネジ４７０をピンホルダ２１８、スペーサ２５２および調整プレート２０６内の穴を介して延在するボルト（図示せず）に置き換えることを含む。別の例としては、プローブインサート２３８を開口部２３４から取り除くことを容易にするために小さな通過のウェル（図示せず）がインサートホルダ２３０内の開口部２３４の上面の周縁部の周りに含まれてもよい。さらなる別の例としては、本明細書中に示されるボルトおよびナット（例えば、ボルト１２６４およびナット１２５２）の位置は、逆であってもよい。さらなる例としては、本明細書中に示される実施形態の具体的な構成は、例えば、実施形態の構成要素を修正し、さらなる構成要素を追加し、または構成要素を削除することによって修正されてもよい。例えば、図２のプローブカードアセンブリ２００は、スチフナ２０４を有さないで構成されてもよい。さらなる修正は、多数のプローブインサート（例えば、各々がプローブインサート２３８のような）がプローブカードアセンブリに取り付けられることを可能であるようにプローブカードアセンブリ２００を構成すること、および、各々のそのようなプローブインサートの位置、配向および／または配置が他のプローブインサートから独立して調整されることを可能にする機構を提供することを含む。プローブインサート（例えば、プローブインサート２３８のような）は、１つより多いＤＵＴまたは全体より少ないＤＵＴに接触するように構成されてもよい。

Claims (42)

1. 第１の表面および前記第１の表面に対向する第２の表面を含む第１の基板と、
   前記第１の基板の前記第１の表面上に配置された複数の導電性の第１の信号トレースと、
   複数のプローブであって、前記プローブのいくつかが前記第１の信号トレースのいくつかに取り付けられている、複数のプローブと、
   前記第１の信号トレースの周りに配置された複数の第１の電磁遮蔽構造と、
   を含む、プロービング装置。
2. 前記第１の基板の前記第２の表面上に配置された複数の信号端子と、
   前記信号端子のいくつかと前記第１の信号トレースのいくつかとを電気的に接続する、前記第１の基板を介する複数の信号電気接続と
   をさらに含む、請求項１に記載のプロービング装置。
3. 各々の第１の電磁遮蔽構造は、前記第１の信号トレースのうちの１つを囲う前記第１の基板の前記第１の表面上に配置されたガードトレースを含む、請求項２に記載のプロービング装置。
4. 各々の第１の電磁遮蔽構造は、前記第１の基板内に埋め込まれ、前記第１の信号トレースのうちの１つに隣接する導電性平面をさらに含み、前記平面は、前記第１の基板を介して前記第１のガードトレースに電気的に接続されている、請求項３に記載のプロービング装置。
5. 前記第１の基板の前記第２の表面上に配置された複数のガード端子と、
   前記ガード端子のいくつかと前記第１のガードトレースのいくつかとを前記第１の基板を介して電気的に接続されている複数のガード電気接続をさらに含む、請求項３に記載のプロービング装置。
6. 各々の第１の電磁遮蔽構造は、前記第１の信号トレースのうちの１つを完全に囲わずに前記第１の信号トレースのうちの１つの部分的周りに前記第１の基板の前記第１の表面上に配置されたガードトレースを含む、請求項２に記載のプロービング装置。
7. 前記第１の電磁遮蔽構造の各々は、前記第１の信号トレースのうちの１つを囲う前記第１の基板の前記第１の表面上に配置された導電性の第１のガードトレースを含み、
   前記プロービング装置は、前記第１の基板の前記第２の表面上に配置された複数の端子対をさらに含み、各端子対は、前記第１の基板を介して前記第１のガードトレースのうちの１つに電気的に接続されたガード端子、および前記第１の基板を介して前記第１の信号トレースのうちの１つに電気的に接続された信号端子を含む、請求項１に記載のプロービング装置。
8. 前記ガード端子のいくつかの各々は、閉ループの形を有し、前記信号端子のうちの対応する１つは、前記閉ループの形の中に配置される、請求項７に記載のプロービング装置。
9. 試験信号のソースへの電気的インターフェースを含む配線基板と、
   前記配線基板を前記第１の基板に電気的に接続し、それによって前記電気的インターフェースを前記信号端子のいくつかおよび前記ガード端子のいくつかに接続する、複数の可撓性電気接続と、
   をさらに含む、請求項７に記載のプロービング装置。
10. 前記電気的インターフェースは、前記配線基板の第１の表面上に配置された複数のチャネル接続を含み、
    前記配線基板は、前記配線基板を介して前記チャネル接続から前記配線板の第２の反対面上に配置された配線基板端子への複数の電気接続を含み、
    前記可撓性電気接続は、前記配線板の前記第２の表面と前記第１の基板の前記第２の表面との間に配置され、前記配線基板端子のいくつかを前記信号端子のいくつかと前記ガード端子のいくつかとに電気的に接続する、請求項９に記載のプロービング装置。
11. 前記第１の電磁遮蔽構造の各々は、前記第１の電磁遮蔽構造の前記第１の信号トレースに隣接する前記第１の基板内に配置され、前記第１の電磁遮蔽構造の前記ガードトレースに電気的に接続されている導電性平面をさらに含む、請求項７に記載のプロービング装置。
12. 第２の基板と、
    前記第２の基板上に配置された複数の導電性の第２の信号トレースと、
    前記第２の信号トレースの周りに配置された複数の第２の電磁遮蔽構造と
    をさらに含む、請求項１に記載のプロービング装置。
13. 各々の第１の電磁遮蔽構造は、前記第１の信号トレースのうちの１つを囲う前記第１の基板の前記第１の表面上に配置された第１のガードトレースを含み、
    前記第２の信号トレースは、前記第２の基板の表面上に配置され、
    各々の第２の電磁遮蔽構造は、前記第２の信号トレースのうちの１つを囲う第２のガードトレースを含む、請求項１２に記載のプロービング装置。
14. 各々の第２の電磁遮蔽構造は、前記第２の基板内に埋め込まれ、前記第２の信号トレースのうちの１つに隣接する導電性平面をさらに含み、前記平面は、前記第２の基板を介して前記第２のガードトレースに電気的に接続されている、請求項１３に記載のプロービング装置。
15. 前記第２の信号トレースのいくつかを前記第１の信号トレースのいくつかに電気的に接続する複数の信号電気接続をさらに含む、請求項１３に記載のプロービング装置。
16. 前記第２のガードトレースのいくつかを前記第１のガードトレースのいくつかに電気的に接続する複数のガード電気接続をさらに含む、請求項１５に記載のプロービング装置。
17. 複数の被遮蔽電気接続をさらに含み、前記複数の被遮蔽電気接続の各々は、
    前記第２の電磁遮蔽構造のうちの１つの前記第２の信号トレースを前記第１の電磁遮蔽構造のうちの１つの前記第１の信号トレースに電気的に接続する信号電気接続と
    前記第２の電磁遮蔽構造のうちの１つの前記第２のガードトレースを前記第１の電磁遮蔽構造のうちの１つの前記第１のガードトレースに電気的に接続するガード電気接続と
    を含む、請求項１４に記載のプロービング装置。
18. 前記ガード電気接続は、前記信号電気接続を電磁干渉から電気的に遮蔽するように配置されている、請求項１７に記載のプロービング装置。
19. 前記ガード電気接続は、前記信号電気接続の実質的な長さに沿って前記信号電気接続を取り囲うように配置されている、請求項１７に記載のプロービング装置。
20. 前記被遮蔽電気接続のいくつかは、被遮蔽ピン電気コネクタに電気的に接続された同軸ケーブルを含む、請求項１７に記載のプロービング装置。
21. 前記第１の基板は、前記第２の基板に取外し可能に取り付けられたホルダ内に配置されている、請求項１５に記載のプロービング装置。
22. 前記ホルダを前記第２の基板に取外し可能に取り付けるように構成されたボルトをさらに含む、請求項２１に記載のプロービング装置。
23. 前記プローブは、電磁的に遮蔽されておらず、前記第１の信号トレースに物理的に直接取り付けられている、請求項１に記載のプロービング装置。
24. 基板と、
    前記基板上に配置され、信号トレースおよびガードトレースを含む電磁被遮蔽信号構造と、
    取付部および接触部を含む導電性微細構造であって、取付部は、前記信号トレースに取り付けられ、前記接触部は、前記基板から離れて配置され、かつ電子コンポーネントの端子に接触するように構成されている、電子デバイス。
25. 前記信号トレースおよび前記ガードトレースは、前記基板の第１の表面上に配置されている、請求項２４に記載のデバイス。
26. 前記ガードトレースは、前記信号トレースを囲う、請求項２５に記載のデバイス。
27. 前記電磁被遮蔽信号構造は、前記信号トレースに隣接した前記基板内に埋め込まれた導電性平面をさらに含み、前記平面は、前記ガードトレースに電気的に接続されている、請求項２６に記載のデバイス。
28. 前記基板の第２の表面上に配置された信号端子であって、前記第２の表面は、前記第１の表面の反対であり、前記信号端子は、前記基板を介して前記信号トレースに電気的に接続されている、信号端子と、
    前記基板の前記第２の表面上に配置されたガード端子であって、前記ガード端子は、前記基板を介して前記ガードトレースに電気的に接続されている、ガード端子と
    をさらに含む、請求項２６に記載のデバイス。
29. 前記ガード端子は、閉ループの形を有し、前記信号端子は、前記閉ループの形の中に配置される、請求項２８に記載のデバイス。
30. 前記微細構造の前記取付部は、前記信号トレースに取り付けられたポストを含み、
    前記微細構造の前記接触部は、コンタクトチップを含み、
    前記微細構造は、一端で前記ポストに取り付けられたビームをさらに含み、前記コントクトチップは、前記ビームの他端に取り付けられている、請求項２８に記載のデバイス。
31. 前記ガードトレースは、前記信号トレースを完全に囲わずに前記信号トレースの周りに部分的に配置されている、請求項２５に記載のデバイス。
32. 前記微細構造は、電磁的に遮蔽されておらず、前記信号トレースに物理的に直接取り付けられている、請求項２４に記載のデバイス。
33. 電子デバイスを生成する方法であって、前記方法は、
    導電性微細構造の取付部を基板上に配置された電磁被遮蔽信号構造の信号トレースに連結させることであって、前記電磁被遮蔽信号構造は、信号トレースおよびガードトレースを含む、ことを含み、
    前記微細構造は、電子コンポーネントの端子に接触するように構成された接触部を含む、方法。
34. 前記連結させることは、
    前記微細構造を加工することと、
    その後に前記加工された微細構造の前記取付部を前記信号トレースに取り付けることと
    を含む、請求項３３に記載の方法。
35. 前記連結させることは、前記基板上の前記微細構造を加工することを含む、請求項３３に記載の方法。
36. 前記連結させることは、
    前記基板上の前記微細構造の第１の部分を加工することと、
    前記微細構造の第２の部分を加工することと、
    前記基板上の前記微細構造の前記第１の部分を加工した後に、前記微細構造の前記第２の部分を前記微細構造の前記第１の部分に取り付けることと
    を含む、請求項３３に記載の方法。
37. 前記微細構造の第１の部分を加工することは、前記信号トレース上に少なくとも１つのポストを形成することを含み、
    前記微細構造の第２の部分を加工することは、一端にコンタクトチップを有するビームを形成することを含み、
    前記取り付けることは、前記ビームを前記少なくとも１つのポストに取り付けることを含む、請求項３６に記載の方法。
38. 前記基板の第１の表面上に配置された前記信号トレースおよび前記ガードトレースを前記基板に設けることをさらに含む、請求項３３に記載の方法。
39. 前記ガードトレースは、前記信号トレースを囲う、請求項３８に記載の方法。
40. 前記基板に設けることは、前記基板に
    前記基板の第２の表面上に配置された信号端子であって、前記第２の表面は、前記第１の表面と反対であり、前記信号端子は、前記基板を介して前記信号トレースに電気的に接続されている、信号端子と、
    前記基板の前記第２の表面上に配置されたガード端子であって、前記ガード端子は、前記基板を介して前記ガードトレースに電気的に接続されている、ガード端子と
    を設けることをさらに含む、請求項３９に記載の方法。
41. 前記微細構造は、電磁的に遮蔽されておらず、前記連結させることは、前記微細構造の前記取付部を前記信号トレースに物理的に直接取り付けることを含む、請求項３３に記載の方法。
42. 前記ガードトレースは、前記信号トレースを完全に囲わずに前記信号トレースの周りに部分的に配置されている、請求項３８に記載の方法。

Images