JPH0750325A - プローブ装置 - Google Patents

プローブ装置

Info

Publication number
JPH0750325A
JPH0750325A JP21221593A JP21221593A JPH0750325A JP H0750325 A JPH0750325 A JP H0750325A JP 21221593 A JP21221593 A JP 21221593A JP 21221593 A JP21221593 A JP 21221593A JP H0750325 A JPH0750325 A JP H0750325A
Authority
JP
Japan
Prior art keywords
probe card
thin film
wafer
contact
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21221593A
Other languages
English (en)
Other versions
JP2976322B2 (ja
Inventor
Kunio Sano
國夫 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Tokyo Electron Yamanashi Ltd
Original Assignee
Tokyo Electron Ltd
Tokyo Electron Yamanashi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Tokyo Electron Yamanashi Ltd filed Critical Tokyo Electron Ltd
Priority to JP5212215A priority Critical patent/JP2976322B2/ja
Priority to US08/276,847 priority patent/US5559446A/en
Priority to KR1019940017368A priority patent/KR100309889B1/ko
Publication of JPH0750325A publication Critical patent/JPH0750325A/ja
Priority to US08/655,485 priority patent/US5982183A/en
Application granted granted Critical
Publication of JP2976322B2 publication Critical patent/JP2976322B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 シリコンウエハを加熱または冷却した状態で
電気的測定を行うにあたってプローブカードの接触子を
ウエハ上のチップの電極パッドに確実に接触させる。 【構成】 ポリイミド薄膜内及びその表面に夫々信号線
導電路である導電層31、42を形成して配線基板3と
し、これの下面にシリコンと同程度の熱膨張係数を有す
るSiN薄膜4を接合すると共に、SiN薄膜4の下面
にバンプ41を配列する。そして配線基板3の上面から
SiN薄膜4の下面に亘って、バンプ41の配列領域の
外側にてスルーホール21を形成し、このスルーホール
21により両者を固定すると共に、バンプ41とカード
本体20の周縁部の接続部とを前記導電層31、42及
びスルーホール21により電気的に接続し、こうしてプ
ローブカードを構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プローブ装置に関す
る。
【0002】
【従来の技術】半導体デバイスの製造工程においては、
ウエハプロセスが終了してシリコンウエハ内にICチッ
プが完成した後、電極パターンのショート、オープン
や、ICチップの入出力特性などを調べるためにプロー
ブテストと呼ばれる電気的測定が行われ、半導体ウエハ
(以下「ウエハ」という。)の状態でICチップの良否
が判別される。その後ウエハはICチップに分断され、
良品のICチップについてパッケージングされてから例
えば所定のプローブテストを行って最終製品の良否が判
定される。
【0003】このプローブ装置では、プローブ針を備え
たプローブカードと呼ばれる配線基板が用いられ、この
プローブカードは、絶縁基板の一面側に接点群が設けら
れると共に、一端がこれら接点群に夫々接続された例え
ばタングステンよりなるプローブ針の他端を斜めに延伸
して構成される。そして測定を行う場合、プローブカー
ドに形成された接点をテストヘッド側の電極に電気的に
接続する一方、プローブ針とウエハ上のチップの電極パ
ッドとをウエハ載置台の移動により位置合わせした後互
いに接触させ、テストヘッドからプローブカードを通じ
てチップにテスト用の信号を入力し、チップからの出力
信号にもとづいてチップの電気的測定を行っている。
【0004】
【発明が解決しようとする課題】ところでデバイスは最
近において増々微細化、高集積化する傾向にあり、これ
に伴いチップの電極パッドは微小化し、その配列ピッチ
も狭小化しつつある。電極パッドのサイズは、現在例え
ば一辺が約70μm程度、プローブ針の先端は約30μ
m程度であるが、電極パッドが更に微小になりそのピッ
チも狭くなると、プローブ針の配列設定が非常に困難に
なってくる。
【0005】そこで本発明者は、ポリイミドなどの樹脂
よりなる可撓性の薄膜を用い、この薄膜の一面側に例え
ば18金や銅などの導電性突起であるバンプを接触子と
して形成すると共にこの薄膜内に、夫々バンプに接続さ
れる多層配線を形成してプローブカードを構成すること
を検討している。
【0006】このようなプローブカードによれば、絶縁
基板上に例えば印刷技術を用いて微小なバンプを所定の
配列パターンで形成することができる。一方ICチップ
を過酷条件において不良品を予め検出するバーンインテ
ストは通常チップをパッケージングした後行われていた
が、最近においてウエハの状態で行うことが検討されて
おり、この場合にはウエハ載置台の中に温調器が内蔵さ
れ、これによりウエハは例えば−40〜+150℃程度
の範囲で温度調整されて測定が行われる。
【0007】しかしながらプローブカードに用いられて
いる薄膜の材質である樹脂例えばポリイミドとシリコン
ウエハとは熱膨張率が夫々2.42×10-6、3.1×
10-5と可成り異なるため、このような過酷試験特に常
温から100℃以上も上回る高温試験においては、電極
パッドに対するバンプの相対的位置が室温時に比べて大
きく変化し、その変化の程度はウエハの面積が広い程つ
まりウエハが大口径のものになる程大きい。
【0008】従ってバンプをウエハ側の電極パッドの配
列に対応して薄膜上に形成しても、電極パッドのサイズ
が微小であり、しかも電極パッドのピッチが狭く、この
ためバンプもそれ程大きくすることができないので、バ
ンプが電極パッドから外れてしまうか接触状態が悪くな
ってしまう。従ってバンプを薄膜に形成するという手法
を用いてもこのままでは、デバイスの高集積化、微小化
及びウエハの大口径化に対してプローブテストが追従で
きなくなるという問題がある。
【0009】本発明は、このような事情のもとになされ
たものであり、その目的は、シリコンを基材とした被検
査体を加熱または冷却した状態で電気的測定を行うにあ
たってプローブカードの接触子を被検査体の電極パッド
に確実に接触させることのできるプローブ装置を提供す
ることを目的とする。
【0010】
【課題を解決するための手段】請求項1の発明は、測定
部に電気的に接続され、プローブカードに配列された接
触子を、シリコンを基材とした被検査体の電極パッドに
接触させ、前記被検査体を加熱または冷却して、測定部
によりチップの電気的測定を行うプローブ装置におい
て、プローブカードの少なくとも被検査体側の基板の材
質が窒化シリコンであることを特徴とするプローブ装
置。
【0011】請求項2の発明は、請求項1の発明におい
て、プローブカードは、絶縁基板内に面方向に導電層を
形成してなる配線基板と、この配線基板の被検査体側の
面に接合されると共に局所的に固定された窒化シリコン
基板と、この窒化シリコン基板の表面に配列されると共
に前記導電層に電気的に接続された接触子とを含むもの
であることを特徴とする。
【0012】請求項3の発明は、請求項1の発明におい
て、プローブカードの全体の基板の材質が窒化シリコン
により構成されることを特徴とする。
【0013】
【作用】シリコンの熱膨張係数と窒化シリコンとの熱膨
張係数がほとんど同じであるため、プローブカードを被
検査体に接触させ、これらが例えば高温状態になったと
き両者は同程度に熱膨張する。従って例えば常温でこれ
らの位置合わせが行われたとすると、電極パッドと接触
子との広がり方が同程度であり、相互の相対位置がほと
んど変わらないため、被検査体上に微小な電極パッドが
狭ピッチで配列されていても電極パッドと接触子とが正
確に接触する。
【0014】
【実施例】図1及び図2は夫々本発明の実施例の全体構
成図及び要部の拡大断面図である。図中1はウエハ載置
台であり、このウエハ載置台1にはヒータ11や図示し
ない冷媒流路を含む温度調整手段が内蔵されいて、ウエ
ハWの温度を例えば−40℃〜150℃の範囲に調整で
きるように構成されている。またウエハ載置台1は、駆
動機構12により例えばX、Y、θ(鉛直軸まわり)方
向に微量に駆動されると共に、検査位置と受け渡し位置
との間で昇降できるようになっている。
【0015】前記ウエハ載置台1の上面側には、これに
対向するように例えば円形状のプローブカード2が設け
られており、このプローブカード2は、例えば周縁部下
面側にて支持部材13に支持されている。前記プローブ
カード2のカード本体20は、可撓性の絶縁基板例えば
ポリイミド薄膜を用い、この中に後述の導電層を形成し
てなる配線基板3とこの配線基板3のウエハW側(図
1、図2では下側)の面に重ね合わせられたSiN(窒
化シリコン)基板例えばSiN薄膜4とから構成されて
いる。SiN薄膜4の下面には接触子例えば導電性突起
であるバンプ41が配列されている。このバンプ41
は、例えばウエハWの全てのチップの電極パッドに夫々
一括して接触するように当該全ての電極パッドに対応し
て配列されており、例えば18金、タングステン、ある
いはニッケル合金などから構成される。
【0016】そして前記カード本体20におけるバンプ
41の配列領域の外側領域にて、カード本体20の一面
側から他面側に貫通するようにつまり配線基板3の上面
からSiN薄膜4の下面側に貫通するように信号線用ス
ルーホール21が形成されている。
【0017】これらスルーホール21は、例えばバンプ
41に対応する数あるいはそれ以上設けられており、S
iN薄膜4の下面において、スルーホール21の露出端
とバンプ41との間には、夫々信号線用導電路である例
えば銅や金などからなる厚さ20μm程度の導電層42
が形成されている。前記プローブカード2の周縁部には
前記スルーホール21に対応して接続用スルーホール2
2が上面から下面に貫通して設けられており、これらス
ルーホール21、22は配線基板3内に形成された導電
層31により電気的に接続されている。この導電層31
は線幅を小さくすることにより一つの層レベルに多数形
成することができるが(図2はこの場合に相当する)、
バンプ41の数が多くて一つの層レベルでは対応できな
い場合には複数の層レベルにを形成すればよい。
【0018】またカード本体20の両面において、スル
ーホール21、22及び導電層42から離れてかつこれ
を囲むように例えば銅箔よりなる接地層30、40が形
成されている。これら接地層30、40は、例えば配線
基板3に形成された接地層32を介して、前記接続用ス
ルーホール22の並びに含まれる接地用スルーホール
(図示せず)に電気的に接続されている。この接地用ス
ルーホールは後述の中間接続体及びテストヘッドのパフ
ォーマンスボードを介して接地され、これにより信号線
用導電路は電気的に遮蔽されることになる。そして配線
基板3及びSiN薄膜4は、夫々厚さが例えば数百ミク
ロンオーダであり、この例ではスルーホール21、22
によって局所的に固定されている。
【0019】前記プローブカード2の上方側には例えば
リング状の中間接続体5が配設され、更にその上には下
部にパフォーマンスボードと呼ばれる配線基板61を備
えた測定部の一部をなすテストヘッド6が配置されてい
る。中間接続体5の周縁部には、前記接続用スルーホー
ル22に対応して常時突出方向に付勢された導体軸いわ
ゆるポゴピン51が両面に突出しており、このポゴピン
51の下端は前記スルーホール22の上端に接触する一
方、ポゴピン51の上端は前記配線基板61の接点(図
示せず)に接触し、こうしてプローブカード2のバンプ
41は、プローブカード2内の導電層42、31及びス
ルーホール21、22を経て、更に中間接続体5を介し
てテストヘッド6に電気的に接続されることとなる。
【0020】またリング状の中間接続体5の中央空間即
ちプローブカード2とパフォーマンスボード51との間
には、エアマットやゴム体などの緩衡体52が自らの復
元力に抗して挟入されており、これによりカード本体2
0が下面側に押圧されることになる。
【0021】次に上述実施例の作用について述べる。先
ずシリコンを基材とする被検査体例えばウエハWをウエ
ハ載置台1に載置し、その後例えばウエハ載置台1とプ
ローブカード2との間に光学系を挿入して駆動機構12
によりウエハ載置台1をX、Y、θ方向に移動させてプ
ローブカード2に対するウエハWの位置合わせを行い、
続いてウエハ載置台1を上昇させ、プローブカード2に
配列されたバンプ41をウエハWの全てのチップの電極
パッドに一括して接触させる。このとき緩衝体52の復
元力によりバンプ41はチップの電極パッドに押圧した
状態で接触し、確実な電気的接触が図られる。その後ヒ
ータ11をオンにしてウエハWを例えば80〜150℃
に加熱し、テストヘッド6から所定のパルス信号をウエ
ハWのチップに与え、チップ側からのパルス信号をテス
トヘッド6に取り込んでチップの良否を判定する。
【0022】このような実施例によれば、ウエハWの熱
がバンプ41を介してまた輻射によりプローブカード2
に伝熱され、両者の位置が極めて接近しているためほと
んど同温度になるが、シリコンの熱膨張率係数が2.4
2×10-6であるのに対しSiNの熱膨張係数が2.5
×10-6であり、これらの熱膨張係数がほとんど同じで
あるため、SiN薄膜4とウエハWとが同程度に熱膨張
する。なお、SiN薄膜4の上の配線基板3の基材であ
るポリイミドは、SiN薄膜4にスルーホール21、2
2により局所的に接合されており、その熱膨張係数が
3.1×10-5であり、SiN薄膜4の熱膨張係数より
も大きいので配線基板3は上側に撓み、このためSiN
薄膜4はポリイミド膜3の熱膨張による歪みなどの影響
を受けない。
【0023】従ってウエハW上の電極パッドとプローブ
カード2上のバンプ41の広がり方が同程度であり、常
温でウエハWに対するプローブカードの位置合わせをし
ておくことにより互に接触して両者が高温状態となった
後も電極パッドとバンプ41との相対位置がほとんど変
わらないため、ウエハW上に微小な電極パッドが狭ピッ
チで配列されていても電極パッドとバンプとが正確に接
触する。この結果デバイスの高集積化、微細化に対応す
ることができ、また被検査領域が広くても電極パッドと
バンプとの相対位置のずれの程度が小さいのでウエハW
の大口径化にも対応することができる。そしてプローブ
カード2を配線基板3とSiN薄膜4とから構成すれ
ば、配線基板3として単層あるいは多層の導電層を形成
するのに適した材質例えば薄膜の材質を自由に選定でき
る(上述の例ではポリイミド膜を選定している。)とい
う利点がある。
【0024】以上において本発明では、プローブカード
側にヒータなどを含む温度調整手段を設け、ウエハWと
プローブカードとを別々に加熱(あるいは冷却)した状
態でウエハとプローブカードとの位置合わせを行っても
よい。
【0025】またプローブカード2における導電路とし
ては基板(上述実施例では膜)内に両方向に導電層を形
成することに限らず、基板表面のプリント配線及びスル
ーホールのみによって、バンプから中間接続体に対する
接点までの導電路を構成してもよい。
【0026】図3はこのような実施例を示す図であり、
この実施例ではプローブカード2の基板がSiN膜70
により構成されており、各バンプ41が信号線用スルー
ホール71の下端に形成されると共に当該スルーホール
71からプローブカード2の周縁部の接続用スルーホー
ル72までプリント配線による導電路73が形成されて
いる。なお図3中74、75は接地層である。このよう
な実施例においてもウエハWとプローブカード2とが高
温状態となったとき両者は同程度に熱膨張するので同様
の作用効果がある。
【0027】また本発明は、高温試験に限らず低温試験
を行う場合においても同様の効果がある。そしてバンプ
はウエハの全チップの電極パッドに一括して接触するよ
うに配列されることに限定されず例えば1チップあるい
は複数チップの電極パッドに対応して配列されるもので
あってもよい。
【0028】更にプローブカードとテストヘッドとの接
続の仕方については、リング状の中間接続体を用いるこ
となく、例えば上述実施例のようにプローブカードの周
縁部に接続用スルーホールを形成し、この接続用スルー
ホールの上端または下端に接点をなすバンプを形成して
これにテストヘッド側から伸びるケーブルの先端のコネ
クタに接続するといった構造を採用してもよいし、プロ
ーブカードの周縁に平型のコネクタ端子を設けるなどし
てもよい。
【0029】
【発明の効果】以上のように本発明によれば、シリコン
を基材とした被検査体の電気的測定を行うにあたって、
プローブカードの少なくとも被検査体側の基板の材質が
シリコンの熱膨張係数と同等の熱膨張係数を有するSi
Nで構成されているため、被検査体及びプローブカード
を加熱または冷却したときに被検査体側の電極パッドに
対するプローブカード側の接触子の相対位置の変化の程
度が小さいので、微細な電極パッドが狭ピッチで配列さ
れていても電極パッドと接触子とを確実に接触させるこ
とができる。
【0030】また請求項2の発明のように、プローブカ
ードを配線基板とSiN基板とから構成すれば、配線基
板の材質をSiN以外のものから適宜選定することがで
きる。
【図面の簡単な説明】
【図1】本発明の実施例を示す縦断面図である。
【図2】本発明の実施例の要部を示す縦断面図である。
【図3】本発明の他の実施例の要部を示す縦断面図であ
る。
【符号の説明】
1 ウエハ載置台 2 プローブカード 20 カード本体 21、71 信号線用スルーホール 22、72 接続用スルーホール 3 配線基板 31 導電層 4 SiN薄膜 41 バンプ 5 中間接続体 6 テストヘッド

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 測定部に電気的に接続され、プローブカ
    ードに配列された接触子を、シリコンを基材とした被検
    査体の電極パッドに接触させ、前記被検査体を加熱また
    は冷却して、測定部によりチップの電気的測定を行うプ
    ローブ装置において、 プローブカードの少なくとも被検査体側の基板の材質が
    窒化シリコンであることを特徴とするプローブ装置。
  2. 【請求項2】 プローブカードは、絶縁基板内に面方向
    に導電層を形成してなる配線基板と、この配線基板の被
    検査体側の面に接合されると共に局所的に固定された窒
    化シリコン基板と、この窒化シリコン基板の表面に配列
    されると共に前記導電層に電気的に接続された接触子と
    を含むものであることを特徴とする請求項1記載のプロ
    ーブ装置。
  3. 【請求項3】 プローブカードの全体の基板の材質が窒
    化シリコンにより構成されることを特徴とする請求項1
    記載のプローブ装置。
JP5212215A 1993-07-19 1993-08-03 プローブ装置 Expired - Fee Related JP2976322B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5212215A JP2976322B2 (ja) 1993-08-03 1993-08-03 プローブ装置
US08/276,847 US5559446A (en) 1993-07-19 1994-07-18 Probing method and device
KR1019940017368A KR100309889B1 (ko) 1993-07-19 1994-07-19 프로우브장치
US08/655,485 US5982183A (en) 1993-07-19 1996-05-30 Probing method and device with contact film wiper feature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5212215A JP2976322B2 (ja) 1993-08-03 1993-08-03 プローブ装置

Publications (2)

Publication Number Publication Date
JPH0750325A true JPH0750325A (ja) 1995-02-21
JP2976322B2 JP2976322B2 (ja) 1999-11-10

Family

ID=16618846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5212215A Expired - Fee Related JP2976322B2 (ja) 1993-07-19 1993-08-03 プローブ装置

Country Status (1)

Country Link
JP (1) JP2976322B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275051B1 (en) 1997-12-29 2001-08-14 International Business Machines Corporation Segmented architecture for wafer test and burn-in
JP2006330006A (ja) * 2006-09-04 2006-12-07 Hioki Ee Corp コンタクトプローブ装置および回路基板検査装置
JP2010511873A (ja) * 2006-12-01 2010-04-15 フォームファクター, インコーポレイテッド ガードされた信号トレースを有するプロービング装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275051B1 (en) 1997-12-29 2001-08-14 International Business Machines Corporation Segmented architecture for wafer test and burn-in
JP2006330006A (ja) * 2006-09-04 2006-12-07 Hioki Ee Corp コンタクトプローブ装置および回路基板検査装置
JP2010511873A (ja) * 2006-12-01 2010-04-15 フォームファクター, インコーポレイテッド ガードされた信号トレースを有するプロービング装置

Also Published As

Publication number Publication date
JP2976322B2 (ja) 1999-11-10

Similar Documents

Publication Publication Date Title
KR100309889B1 (ko) 프로우브장치
JP3343549B2 (ja) シリコン・フィンガ・コンタクタを有するコンタクトストラクチャおよびそれを用いた総合組立構造
US6476626B2 (en) Probe contact system having planarity adjustment mechanism
US6133744A (en) Apparatus for testing semiconductor wafer
TWI236723B (en) Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device
KR100712561B1 (ko) 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
JP3315339B2 (ja) 半導体素子の製造方法並びに半導体素子へのプロービング方法およびその装置
JPH07105419B2 (ja) 電気的相互接続装置
JP5918205B2 (ja) 試験装置及びその試験方法
US7172431B2 (en) Electrical connector design and contact geometry and method of use thereof and methods of fabrication thereof
US7382143B2 (en) Wafer probe interconnect system
EP0304868A2 (en) Multiple lead probe for integrated circuits in wafer form
KR100384287B1 (ko) 반도체 장치 제조방법
US7102372B2 (en) Apparatus and method for testing conductive bumps
JP2976322B2 (ja) プローブ装置
JP2545648B2 (ja) プローバ
JP2002098736A (ja) 半導体デバイス試験装置
JPH07321168A (ja) プローブカード
JP5294982B2 (ja) 電気的接続装置
JPH11260871A (ja) プローブ装置
JP2004245671A (ja) プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法
JPH06308155A (ja) プローブ装置
JP3103957B2 (ja) プローブ装置
JPH07318587A (ja) プローブカード
JP2006105801A (ja) プローブカード装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees