JP5918205B2

JP5918205B2 - 試験装置及びその試験方法

Info

Publication number: JP5918205B2
Application number: JP2013254872A
Authority: JP
Inventors: ▲薛▼淦浩; 楊之光
Original assignee: Princo Corp
Current assignee: Princo Corp
Priority date: 2012-12-17
Filing date: 2013-12-10
Publication date: 2016-05-18
Anticipated expiration: 2033-12-10
Also published as: KR20140079283A; CN103869235A; EP2743708A3; US20140167803A1; TW201425952A; EP2743708A2; TWI490508B; US9182443B2; JP2014119450A

Description

本発明は、試験基板及びその試験方法に関し、特に、高密度ウェハレベル試験（fine pitch）に適用される試験基板及びその試験方法に関する。

集積回路（Integrated Circuit）技術の発展につれて、積集度が迅速に発展、それに応じてパッケージ技術も絶えずにこれまでにない斬新な技術レベルに達している。数多く斬新なパッケージ技術の中でも、ウェハレベルパッケージ（WLP，Wafer Level Packaging or CSP，Chip Scale Package）は、ICチップパッケージの方法の1つであり、象徴性のある革命的な技術突破と見られる一環でもある。ウェハレベルパッケージ後、ICチップのサイズと結晶粒の本来のサイズと同じであるので、業界でウェハレベルチップサイズパッケージ（WLCSP，Wafer Level Chip Scale Package）とも呼ばれている。ウェハレベルパッケージは、直接にウェハ上に行うパッケージであっても、或いは、そのいずれかの形式のパッケージであっても、現在、ICチップ又は結晶粒等の被試験素子が外に電気的に接続する半田、バンプ又はパッド接点の数がますます多くなり、サイズがますます小さくなるだけでなく、現在の電子製品の体積が縮小し続けるという設計トレンドに合致するために、これらの半田、バンプ接点の間の距離も同様に縮減（fine pitch）されてきている。従来のウェハレベルに応用されるプロービング技術は、水平式カード及び垂直式プローブカードの形式の発展にほかならず、これらの半田、バンプ接点の数がますます多くなり、サイズ及びその間のピッチが縮減していることに合致するために、プローブカードのプローブ数が増えるとともに、プローブの間のピッチもそれに応じて縮小する必要がある。プローブの材料として、通常タングスタン（W）、ベリリウム銅（BeCu）、パラジウム（Pd）合金（Palladium alloy）等が採用される。プローブカードの形式が水平式であっても、垂直式であっても、半田、バンプ接点が縮小していると、プロービング技術の採用は技術上の困難と欠点に当面する。

まず、プロービング技術を採用する際に、電気的試験における接触抵抗の要求を満たすために、プローブが半田、バンプ接点の酸化層を突き刺し、パッドの表面に試験プローブ痕（probe mark）を形成できることは必要である一方、半田、バンプ接点の構造を傷付けないことはきわめて困難になる。プローブカードの試験プローブをパッドと確実に接触させるために、このような試験プローブ痕は試験における必然な現象である。また、試験プローブ痕に対する観察によると、試験プローブ痕が小さすぎると、接触不良が生じ、試験が失敗してしまう一方、試験プローブ痕が大きすぎると、パッドの表面を傷付け、接合面に細孔が生じ、後の接合プロセスにおいて接合不良が発生し、ひいてはパッドの表面が傷付くと酸化物が発生し、接合面を酸化させ、接合強度が低下してしまう。

したがって、今、産業においてプローブの材料及び構造を絶えずに改良しても、これも依然として半導体試験産業における1つの基本的で主な課題である。半田、バンプ接点が縮小していると、ダメージの割合がそれに応じて向上する。試験後の歩留まりを確保するために、さらにプロービング後の製品を検査するための光学的検出機構及びプロセスを増加する必要もあり、コストと負担が無駄に増える。

なお、半田、バンプ接点は平面を有するパッドとは異なり、縮小していると、構造上には十分に平坦な表面がなくなり、再びプローブによりプロービングすることは根本からきわめて不可能な技術である。したがって、高密度ウェハレベルの微細ピッチ（fine pitch）試験に適用される試験装置及びその試験方法を開発する必要がある。

本発明の主な目的は、プローブカードによるプロービングの方式によって電気的接続点（半田、バンプ接点）に対し試験を行う必要がなく、高密度ウェハレベル微細ピッチ（fine pitch）の試験に適用され、電気的試験点及び電気的接続点（半田、バンプ接点）を傷付けずに、電気的試験点及び電気的接続点の外観、形状又は構造の完全性を維持できるとともに、電気的試験における接触抵抗の要求を満足できる試験装置及びその試験方法を提供することにある。

本発明に係る試験装置は、
表面に少なくとも1つの電気的接続点を有するチップと位置合わせ可能なフレームと、
フレーム内に固定された多層基板と、
少なくとも1つの電気的接続点と対応して多層基板の上面に形成されており、少なくとも1つの電気的接続点と接触し、チップに対し電気的試験を行うための少なくとも１つの電気的試験点とを備える。

本発明によれば、チップに対し電気的試験を行う際に、少なくとも１つの電気的接続点と少なくとも１つの電気的試験点の接触面積が１μｍ^２よりも大きい。また、少なくとも１つの電気的接続点の接触面積内の表面構造を完全に維持でき、試験プローブ痕が生じにくい。少なくとも１つの電気的接続点と少なくとも１つの電気的試験点は、電気的試験の後に、構造が完全に維持される。なお、本発明において、少なくとも１つの電気的接続点と少なくとも１つの電気的試験点の高さが１００μｍよりも小さい。

本発明によれば、少なくとも１つの電気的接続点は少なくとも１つの電気的試験点との接触抵抗が5ｏｈｍ以下であってもよく、最も好ましくは１ｏｈｍ以下であってもよい。また、少なくとも１つの電気的接続点がバンプであってもよい。不活性金属又は貴金属により、少なくとも１つの電気的接続点の表面及び少なくとも１つの電気的試験点の表面を形成かつ被覆してもよい。

本発明に係る試験装置は、フレームと多層基板との間に設置された弾性支持体を更に備える。少なくとも１つの電気的接続点と少なくとも１つの電気的試験点が接触し、それに外力が加えられると、弾性支持体が多層基板に支持力を提供できる。或いは、本発明に係る試験装置は、少なくとも１つの電気的試験点と対応して多層基板の下面に形成された少なくとも１つの支持凸点を更に備えてもよい。同様に多層基板に支持力を提供できる。

また、多層基板は、エッジを溶接することでフレーム内に固着してもよい。或いは、フレームは、多層基板をフレーム内に挟持するための複数の挟持部材又は多層基板をフレーム内に固定するための持板と下挟持板を更に備えてもよい。

本発明は、前記試験装置の試験方法をも提供した。前記試験装置の試験方法は、
前記多層基板の上面に形成された少なくとも１つの電気的試験点を有する多層基板を提供するステップと、
少なくとも１つの電気的接続点と少なくとも１つの電気的試験点を対応的に接触させるようにチップを移動させるステップと、
チップに対し電気的試験を行うステップとを備える。

本発明に係る試験装置及び試験方法は、従来技術のようにプローブカードによるプロービングの方式により、電気的接続点（半田、バンプ接点）に対し試験を行う必要がないので、チップ又はウェハ上の電気的接続点（半田、バンプ接点）を傷付けずに、電気的試験点及び電気的接続点の外観、形状又は構造の完全性を維持できる利点がある。また、微細ピッチ（fine pitch）の技術発展に合わせて、高密度ウェハレベル微細ピッチ（fine pitch）の試験に適用することもできる。同時に、電気的試験における接触抵抗の要求を満足できる利点もある。

図１は、本発明に係る試験装置の第１の実施例を示す断面模式図である。図２は、本発明に係る試験装置の第２の実施例を示す断面模式図である。図３は、本発明に係る試験装置が挟持することで多層基板を固定する簡単な模式図である。図４は、本発明に係る試験装置が挟持板によって多層基板を固定することを示す簡単な模式図である。図５は、本発明に係る試験方法を示すフローチャートである。

本発明の図１を参照する。図１は、本発明に係る試験装置の第１の実施例を示す断面模式図である。この実施例において、本発明に係る試験装置は、チップ２００又は切断されていない複数のチップ２００を有するウェハに対し、電気的試験を行うためのものである。本発明に係る試験装置は、フレーム１００と、多層基板５００と、多層基板５００の上面に形成された少なくとも１つの電気的試験点６００と、弾性支持体７００とを備える。

本発明に係る多層基板５００の製作方法は、例えば、まず、仮載置板に交互に複数の金属層及び複数の誘電層を形成して、多層基板を製作する。誘電層は、例えば、ポリイミド（Polyimide）を材料として、回転塗布法（Spin Coating）により形成することができる。金属層は、金属リフトオフプロセス（Metal Lift Off）により形成される。本発明に採用される多層基板の単一層の厚さは２０μｍ、ひいては１０μｍより小さくてもよく、かつ誘電層には単一な材質が採用されるので、多層基板の各層の間の応力の一致性が高く、多層基板が仮載置板から分離した後、反りが発生する問題を回避できる。

次に、多層基板５００の上面に電気的試験点６００を形成する。図１に示すように、チップ２００の表面に、例えば試験後にフリップチップパッケージを行うためのマイクロバンプ（MB，micro bump）である少なくとも１つの電気的接続点３００を有し、例えば、マイクロバンプボンディング（MBB，micro bump bonding）によりチップ２００（ベアチップ，Die）をパッケージする。したがって、多層基板５００の上面に形成された電気的試験点６００は、チップ２００の表面の電気的接続点３００と位置合わせして形成された。これらの電気的試験点６００は、電気的接続点３００と接触し、チップ２００に対し電気的試験を行うためのものである。しかし、周知のように、多層基板５００自身は外部の回路、及びチップに対し試験を行うための電気的試験システム（図１には図示せず）に電気的に接続される。

なお、図１に示すように、電気的試験点６００は、バンプ（bump）又は金属パッド（pad）であってもよく、電気的接続点３００もバンプ（bump）又は金属パッド（pad）であってもよい。電気的接続点３００は金属パッド（pad）であると、電気的試験点６００はバンプ（bump）であり、両方を接触させて電気的試験を行ってもよい。或いは、電気的接続点３００はバンプ（bump）であると、電気的試験点６００は金属パッド（pad）であり、両方を接触させて電気的試験を行ってもよい。両方ともバンプ（bump）であり、両方を接触させて電気的試験を行ってもよい。

また、上述のように、本発明に係る試験装置は、チップ２００又は切断されていない複数のチップ２００を有するウェハに対し電気的試験を行うためのものである。フレーム１００内に形成された面積は、電気的試験が行われるチップの面積よりも大きく、チップ２００がフレーム１００内と位置合わせできればよい。本発明に係るフレーム１００の形状は、矩形、直方形又は円形等であってもよいが、特に限定されていない。

多層基板５００がフレーム１００内に固定され、電気的試験点６００を有する面を上に向け、外部回路及び電気的試験システムに電気的に接続されると、チップ２００に対し電気的試験を行うことができる。そして、チップ２００の電気的接続点３００を有する面を下に向け、チップ２００を移動させ、電気的接続点３００と電気的試験点６００を接触させ、図に示すようにチップ２００に所定の外力Ｆを加える。注意すべきことに、加えられた所定の外力Ｆは、電気的接続点３００と電気的試験点６００の接触面積を1μｍ^２よりも大きくし、電気的接続点３００が電気的試験点６００に接触時の接触抵抗を5ｏｈｍ以下、最も好ましくは1ｏｈｍ以下にすることができる。そして、本発明は微細ピッチ（fine pitch）の高密度ウェハレベルパッケージに応用されることが多いので、電気的接続点３００と電気的試験点６００の高さが１００μｍよりも小さい。

また、通常、業界で使用される電気的接続点３００は体積の小さいバンプである。本発明によれば、更に酸化防止できる低活性表面を提供するために、電気的接続点３００の表面に金属４００である不活性金属又は貴金属、例えば金（Au）、白金（Pt）を形成しておき、電気的接続点３００の表面を被覆する。電気的試験点６００の表面にも、不活性金属又は貴金属、例えば金（Au）、白金（Pt）を形成しておき、その表面を被覆してもよい。従って、有効的に電気的接続点３００を外部環境に隔離する低活性表面は形成して、酸化防止ができる。或いは、直接に不活性金属又は貴金属で電気的試験点６００を製作してもよい。

上述した表面に不活性金属又は貴金属を形成することの目的は、電気的接続点３００と電気的試験点６００の両方の表面に酸化層がないのを確保することにあり、したがって、電気的接続点３００と電気的試験点６００の両方を接触させる時に、従来技術のように所要の電性接触を得るには、機械的に酸化層を破壊しなければならない必要がない。したがって、酸化しにくい導電材料のいずれも本発明の当該表面被覆層（不活性金属又は貴金属）とすることができる。これにより、酸化層を機械的に破壊するプロセスを必要とすることなく、本発明における電気的接続点３００と電気的試験点６００の表面の構造完全性を維持できる。

したがって、本発明によれば、金と金を接触させる試験装置を採用すると、プローブカードによるプロービングの方式のように半田、バンプ接点を傷付けることはない。したがって、微細ピッチ（fine pitch）の技術発展に合致した、高密度ウェハレベル微細ピッチ（fine pitch）に適用される電気的試験である。また、従来のプロービング技術のように試験の有効性を確保するために大きな外力を加え、電気的接続点３００（半田、バンプ接点）の酸化層を突き刺す必要はない。本発明によれば、電気的接続点３００及び電気的試験点６００の外観、形状又は構造完全性を維持できるだけでなく、電気的接続点３００及び電気的試験点６００の両方の接触面積内における表面構造も完全に維持でき、試験プローブ痕が生じにくいとともに、電気的接続点３００の形状も電気的試験点６００の形状も電気的試験が行われた後に構造完全性が維持される。即ち、電気的接続点３００と電気的試験点６００の接触面積が1μｍ^２よりも大きく、接触抵抗が5ｏｈｍ以下、最も好ましくは1ｏｈｍ以下である利点を実現できる。本発明における試験を行うための多層基板５００は、従来技術の試験プローブと比べると、電気的試験点６００は電気的接続点３００を突き刺す必要がないので、繰り返して使用される回数は大幅に向上し、さらに使用寿命も大幅に延長した。

また、実際の応用において、上述した金属４００の厚さ範囲が１０nm〜１００nmの間であれば、電気的接続点３００と電気的試験点６００の間の良好な電性接触を確保できるが、それ以上であってもよく、錫バンプの応用について、金属４００は、後の熱処理（thermal process）、例えばリフロープロセス（reflow）によって、自然に錫を材料として形成された電気的接続点３００又は電気的試験点６００に溶け込み可能であり、かつそれが占める成分割合が極めて低いので、後の半田接合プロセスを影響することはない。

なお、図１に示すように、本発明に係る試験装置が含む弾性支持体７００は、フレーム１００と多層基板５００との間に設置されており、電気的接続点３００と電気的試験点６００が接触し、それに外力Ｆが加えられる時に、多層基板５００に支持力を提供するためのものである。弾性支持体７００の材料及び形状は特に制限されなく、多層基板５００に対する支持効果を発揮できればよい。

本発明の図２を参照する。図２は本発明に係る試験装置の第2の実施例を示す断面模式図である。本発明の第２の実施例の試験装置は、フレーム１００と、多層基板５００と、多層基板５００の上面に形成された少なくとも１つの電気的試験点６００’と、少なくとも１つの支持凸点８００とを備える。

本発明の第１の実施例と同様に、まず、仮載置板上に交互に複数の金属層及び複数の誘電層を形成して、多層基板を製作する。誘電層は、ポリイミド（Polyimide）を材料として、回転塗布法（Spin Coating）により形成することができる。金属層は、金属リフトオフプロセス（Metal Lift Off）により形成される。本発明に採用される多層基板の単一層の厚さは２０μｍ、ひいては１０μｍより小さくてもよい。誘電層には単一な材質が採用されるので、多層基板の各層の間の応力の一致性が高く、多層基板が仮載置板から分離した後、反りが発生することを回避できる。次に、多層基板５００の上面に電気的試験点６００’を形成する。図２に示すように、チップ２００の表面に、例えば試験後にフリップチップパッケージを行うためのマイクロバンプ（MB，micro bump）である少なくとも１つの電気的接続点３００’を有し、例えば、マイクロバンプボンディング（MBB，micro bump bonding）によりチップ２００（ベアチップ，Die）をパッケージする。したがって、多層基板５００の上面に形成された電気的試験点６００’は、チップ２００表面の電気的接続点３００’と位置合わせして形成された。

上述のように、本発明に係る試験装置は、チップ２００又は切断されていない複数のチップ２００を有するウェハに対し電気的試験を行うためのものである。フレーム１００内に形成された面積は、電気的試験が行われるチップの面積よりも大きく、チップ２００がフレーム１００内と位置合わせできればよい。本発明に係るフレーム１００の形状は、矩形、直方形又は円形等であってもよいが、特に限定されていない。

本発明によれば、更に酸化防止できる低活性表面を提供するために、電気的接続点３００’の表面に金属４００である不活性金属又は貴金属、例えば金（Au）、白金（Pt）を形成しておき、電気的接続点３００'の表面を被覆する。電気的試験点６００’'の表面にも、不活性金属又は貴金属、例えば金（Au）、白金（Pt）を形成しておき、その表面を被覆してもよい。従って、有効的に電気的接続点３００’を外部環境に隔離する低活性表面は形成して、酸化防止ができる。或いは、直接に不活性金属又は貴金属で電気的試験点６００’を製作してもよい。

上述した表面に不活性金属又は貴金属を形成することの目的は、電気的接続点３００’と電気的試験点６００’の両方の表面に酸化層がないのを確保することにあり、したがって、電気的接続点３００’と電気的試験点６００’の両方を接触させる時に、従来技術のように所要の電性接触を得るには、機械的に酸化層を破壊しなければならない必要がない。したがって、酸化しにくい導電材料のいずれも本発明の当該表面被覆層（不活性金属又は貴金属）とすることができる。これにより、酸化層を機械的に破壊するプロセスを必要とすることなく、本発明における電気的接続点３００’と電気的試験点６００’の表面の構造完全性を維持できる。そして、本発明は微細ピッチ（fine pitch）の高密度ウェハレベルパッケージに応用されることが多いので、電気的接続点３００’と電気的試験点６００’の高さが１００μｍよりも小さい。図２に示すように、本発明第２の実施例は、支持凸点８００を備える。支持凸点８００は、形成位置が多層基板５００の下面（電気的試験点６００’が形成された面とは反対する表面）であり、かつ電気的試験点６００’と位置合わせして形成された。電気的接続点３００’と電気的試験点６００’が接触し、それに外力Ｆが加えられる時に、多層基板５００に支持力を提供する。支持凸点８００の材料及び形状は特に制限されなく、多層基板５００特に電気的試験点６００’に対する支持効果を発揮できればよい。

試験方法は第１の実施例に示すように、多層基板５００がフレーム１００内に固定され、電気的試験点６００’を有する面を上に向け、外部回路及び電気的試験システムに電気的に接続されると、チップ２００に対し電気的試験を行うことができる。そして、チップ２００の電気的接続点３００’を有する面を下に向け、チップ２００を移動させ、電気的接続点３００’と電気的試験点６００’を接触させ、図に示すようにチップ２００に所定の外力Ｆを加える。注意すべきことに、加えられた所定の外力Ｆは、電気的接続点３００’と電気的試験点６００’の接触面積を1μｍ^２よりも大きくし、かつ電気的接続点３００’と電気的試験点６００’の接触抵抗を5ｏｈｍ以下、最も好ましくは1ｏｈｍ以下にすることができる。したがって、本発明によれば、金と金を接触させる試験装置を採用すると、プローブカードによるプロービングの方式のように半田、バンプ接点を傷付けることはない。したがって、微細ピッチ（fine pitch）の技術発展に合致した、高密度ウェハレベル微細ピッチ（fine pitch）に適用される電気的試験である。それに、従来のプロービング技術のように試験の有効性を確保するために大きな外力を加え、電気的接続点３００’（半田、バンプ接点又は金属パッド）の酸化層を突き刺す必要はない。本発明によれば、電気的接続点３００’及び電気的試験点６００’の外観、形状又は構造完全性を維持できるだけでなく、電気的接続点３００’及び電気的試験点６００’の両方の接触面積内における表面構造も完全に維持でき、試験プローブ痕が生じにくいとともに、電気的接続点３００’の形状も電気的試験点６００’の形状も電気的試験が行われた後に構造の完全性が維持される。即ち、電気的接続点３００’と電気的試験点６００’の接触面積が1μｍ^２よりも大きく、接触抵抗が5ｏｈｍ以下、最も好ましくは1ｏｈｍ以下である利点を実現できる。本発明における試験を行うための多層基板５００は、従来技術の試験プローブと比べると、電気的試験点６００’は電気的接続点３００’を突き刺す必要がないので、繰り返して使用される回数は大幅に向上し、さらに使用寿命も大幅に延長した。

なお、上述のように、本発明に係る電気的接続点３００’と電気的試験点６００’は、バンプ又は金属パッドであってもよい。電気的接続点３００’と電気的試験点６００’はバンプの形状であると、本発明の図に示すように、半円球状又は平面金属パッドであってもよいが、これに限定されず、柱状、ブロック状、凸字状、頂部が球状をなす錐体等であってもよく、試験プローブ痕が生じにくく、接触面積が1μｍ^２よりも大きく、高さが１００μｍよりも小さく、接触抵抗が5ｏｈｍ以下、最も好ましくは1ｏｈｍ以下であるという前記条件を実現できればよい。

本発明の図３と図４を参照する。図３は、本発明に係る試験装置が挟持するように多層基板を固定する簡単な模式図である。図４は、本発明に係る試験装置が挟持板によって多層基板を固定することを示す簡単な模式図である。図１及び図２に示す第１、第２の実施例に述べたように、多層基板５００は、固定接点９００を介してフレーム１００内に固定された。図１及び図２に示すように、多層基板５００は、そのエッジを溶接することでフレーム１００内に固着することができる。或いは、図３に示すように、本発明のフレーム１００は複数の挟持部材１０２を更に備えてもよい。挟持部材は、多層基板５００をフレーム１００内に挟持するとともに、多層基板５００が受ける張力を調整可能な締結ネジ１０８及び調整バネ１１０を含む。或いは、図４に示すように、本発明のフレーム１００は、上挟持板１０４と下挟持板１０６を更に備えて、多層基板５００をフレーム１００内に固定する。下挟持板１０６は、フレーム１００内に固定すための吸着孔１１２を有し、真空吸着（suction）により、更にしっかりと多層基板５００を挟持できる。

本発明の図１乃至図５を参照する。図５は、本発明に係る試験方法を示すフローチャートである。本発明の試験装置を採用する試験方法は、
多層基板５００の上面に形成された少なくとも１つの電気的試験点６００を有する多層基板５００を提供するステップと、
チップ２００を移動させ、電気的接続点３００と電気的試験点６００を接触させるステップと、
チップ２００に対し電気的試験を行うステップとを備える。

チップ２００に対し電気的試験を行う際に、チップに所定の外力Ｆが加えられる。本発明によれば、多層基板５００により、チップ２００に対し電気的試験を行い、多層基板５００自身が追従変形可能な弾性が大きいので、電気的接続点３００と電気的試験点６００との間の、チップ２００を載置する基板の反りによる複数の電気的接続点３００の間の高さ差異を直接に補償できる。即ち、試験対象を問わず、チップ２００又は他のいずれの電気的接続点３００の高さの差異が大きい被試験対象であっても、本発明によれば、多層基板５００で電気的試験を行うと、認められる電気的接続点３００の誤差の程度は従来技術と比べるとはるかに大きいので、他の補償手段を考える必要はほとんどない。

また、上述したように、本発明によれば、電気的接続点３００と電気的試験点６００の間の接触面積が1μｍ^２よりも大きく、両方の接触抵抗が5ｏｈｍ以下、ひいては1ｏｈｍ以下であることが可能である。前記電気的試験が行われた後、電気的接続点３００と電気的試験点６００は構造が完全に維持でき、電気的接続点３００と電気的試験点６００の両方の接触面積内の表面構造も完全に維持できる。

また、多層基板５００を提供するステップの前に、酸化防止できる低活性表面を提供するために、不活性金属又は貴金属４００により、電気的接続点３００又は電気的試験点６００の表面を形成又は被覆するステップを更に備えてもよい。

本発明において、チップ２００に対し電気的試験を行うステップの後に、不活性金属又は貴金属４００を電気的接続点３００に溶け込ませるようにチップ２００に対し熱処理、例えばリフローを行うプロセスを更に備えてもよい。

また、チップ２００に対し電気的試験を行うステップにおいて、多層基板５００に支持力を提供するために、多層基板５００を提供するステップの前に、フレームと多層基板５００の間に弾性支持体７００を設置するステップを更に備えてもよい。

或いは、チップ２００に対し電気的試験を行うステップにおいて、多層基板５００に支持力を提供するために、多層基板５００を提供するステップの前に、少なくとも１つの電気的試験点６００と対応して、多層基板５００の下面に少なくとも１つの支持凸点８００を形成するステップを更に備えてもよい。

なお、多層基板５００を提供するステップにおいて、多層基板５００をフレーム１００内に固定するステップを更に備え、多層基板５００のエッジは溶接によりフレーム１００内に固着された。例えば、多層基板５００のエッジを溶接することで固定接点９００を形成することにより実現する。

フレーム１００は、複数の挟持部材１０２又は上下挟持板１０４、１０６を更に備えてもよく、多層基板をフレーム内に固定するステップは、多層基板５００を挟持しフレーム１００に固定することにより実現できる。

要するに、本発明に係る試験装置及び試験方法は、従来のプロービング技術と大きく異なり、金と金を接触させる電気的試験を採用するので、チップ又はウェハ上の半田又はバンプ接点を傷付けることはない。また、より優れた接触抵抗値を有している。なお、プローブも要らないので、高密度ウェハレベルの微細ピッチ（fine pitch）の試験により好適である。

本発明は好ましい実施例に基づいて以上のように開示されたが、それは本発明を限定するためのものではない。本発明の属する技術の分野における通常の知識を有する者は、本発明の要旨と範囲を逸脱しない限り、各種の変更や修飾を施してもよい。したがって、本発明の保護範囲は添付される特許請求の範囲により限定されるものに準じるべきである。

１００フレーム
１０２挟持部材
１０４上挟持板
１０６下挟持板
１０８締結ネジ
１１０調整バネ
１１２吸着孔
２００チップ
３００電気的接続点
４００金属
５００多層基板
６００電気的試験点
７００弾性支持体
８００支持凸点
９００固定接点
Ｆ所定の外力

Claims

試験方法であって、少なくとも１つの電気的接続点を有するチップに対し電気的試験を行う試験方法であって、
不活性金属又は貴金属によって、前記少なくとも１つの電気的接続点の表面を厚さ範囲が１０ｎｍから１００ｎｍの間で形成又は被覆するステップと、
上面に形成された少なくとも１つの電気的試験点を有する多層基板を提供するステップと、
前記少なくとも１つの電気的接続点と前記少なくとも１つの電気的試験点を対応的に接触させるように前記チップを移動させるステップと、
前記チップに対し電気的試験を行うステップと、
前記チップに対し電気的試験を行うステップの後に、前記不活性金属又は前記貴金属を前記少なくとも１つの電気的接続点に溶け込ませるように前記チップに対し熱処理を行うステップと、を備えることを特徴とする試験方法。
前記少なくとも１つの電気的接続点と前記少なくとも１つの電気的試験点は、前記電気的試験が行われた後に構造が完全に維持されることを特徴とする請求項１に記載の試験方法。
前記少なくとも１つの電気的接続点の前記接触面積内における表面は構造が完全に維持されることを特徴とする請求項１に記載の試験方法。
前記チップに対し電気的試験を行うステップにおいて、前記多層基板に支持力を提供するために、前記多層基板を提供するステップの前に、前記フレームと前記多層基板との間に弾性支持体を設置するステップを更に備えることを特徴とする請求項１に記載の試験方法。
前記チップに対し電気的試験を行うステップにおいて、前記多層基板に支持力を提供するために、前記多層基板を提供するステップの前に、前記少なくとも１つの電気的試験点と対応して、前記多層基板の下面に少なくとも１つの支持凸点を形成するステップを更に備えることを特徴とする請求項１に記載の試験方法。
前記多層基板を提供するステップにおいて、複数の挟持部材によって、前記多層基板を前記フレーム内に挟持することを更に備えることを特徴とする請求項１に記載の試験方法。
これらの挟持部材は、前記多層基板を前記フレーム内に固定するための上挟持板と下挟持板を更に備えることを特徴とする請求項６に記載の試験方法。