KR101169687B1 - 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법 - Google Patents

반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법 Download PDF

Info

Publication number
KR101169687B1
KR101169687B1 KR1020100100738A KR20100100738A KR101169687B1 KR 101169687 B1 KR101169687 B1 KR 101169687B1 KR 1020100100738 A KR1020100100738 A KR 1020100100738A KR 20100100738 A KR20100100738 A KR 20100100738A KR 101169687 B1 KR101169687 B1 KR 101169687B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
melting point
solder pattern
bump
test
Prior art date
Application number
KR1020100100738A
Other languages
English (en)
Other versions
KR20120039182A (ko
Inventor
김종훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100100738A priority Critical patent/KR101169687B1/ko
Publication of KR20120039182A publication Critical patent/KR20120039182A/ko
Application granted granted Critical
Publication of KR101169687B1 publication Critical patent/KR101169687B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

반도체 칩 실장용 범프는 반도체 칩 몸체의 본딩패드 상에 형성된 금속필라; 상기 금속필라 상에 형성되며 제1 용융점을 갖는 제1 솔더패턴; 및 상기 제1 솔더패턴 상에 형성되며 상기 제1 용융점보다 낮은 제2 용융점을 갖는 제2 솔더패턴;을 포함한다.

Description

반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법{BUMP FOR MOUNTING SEMICONDUCTOR CHIP AND SEMICONDUCTOR CHIP INCLUDING THE SAME AND ELECTRICAL TEST METHOD THEREOF}
본 발명은 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법에 관한 것이다.
최근 들어, 반도체 소자 제조 기술의 개발에 따라, 단시간 내에 보다 많은 데이터를 처리하기에 적합한 반도체 소자를 갖는 반도체 패키지들이 개발되고 있다.
반도체 패키지는 순도 높은 실리콘으로 이루어진 웨이퍼 상에 반도체 칩을 제조하는 반도체 칩 제조 공정, 반도체 칩의 전기적 특성을 검사하는 테스트 공정 및 양품 반도체 칩을 패키징하는 패키징 공정 등을 통해 제조된다.
상기 테스트 공정은 웨이퍼 레벨에서 각 반도체 칩의 동작 여부 및 동작 스피드 등을 테스트하는 공정을 말한다. 즉, 종래에는 각 반도체 칩의 본딩패드에 테스트 장치의 프로브를 접촉시키는 것에 의해 웨이퍼 레벨에서 각 반도체 칩의 전기적 특성을 검사하는 테스트 공정을 진행해 왔다.
그러나, 최근에는 반도체 설계 기술 및 공정 기술의 발달에 따라 반도체 칩의 본딩패드의 피치가 점점 작아지고 있는 상황이나 테스트 장치의 기술적 한계로 프로브의 피치를 줄이는 데 한계를 보이고 있는 상황이다.
이러한 이유로, 반도체 칩의 본딩패드에 프로브를 접촉할 시, 본딩패드에 데미지가 가해지는 문제가 종종 발생하고 있다. 이러한 데미지는 후속으로 진행되는 패키징 공정, 특히 와이어 본딩 공정 등과 같은 공정에서 본딩패드 부분에 크랙을 발생하는 등의 이유로 공정 불량을 야기할 수 있다.
이러한 문제를 개선하기 위해 프로브를 본딩패드에 접촉시키는 단계시, 프로브와 본딩패드의 접촉 강도를 줄이고 있으나, 이는 결국 프로브와 본딩패드의 완벽한 접촉이 이루어지지 못하게 되는 요인으로 작용하게 되고, 그 결과 반도체 칩의 전기적 특성을 검사하는 테스트 공정의 신뢰성이 저하될 수밖에 없는 문제로 귀결된다.
본 발명은 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 칩 실장용 범프는 반도체 칩 몸체의 본딩패드 상에 형성된 금속필라; 상기 금속필라 상에 형성되며 제1 용융점을 갖는 제1 솔더패턴; 및 상기 제1 솔더패턴 상에 형성되며 상기 제1 용융점보다 낮은 제2 용융점을 갖는 제2 솔더패턴;을 포함한다.
상기 제1 용융점은 180 ~ 320도의 범위를 갖는 것을 특징으로 한다.
상기 제2 용융점은 50 ~ 170도의 범위를 갖는 것을 특징으로 한다.
기 제1 솔더패턴은 금(Au), 안티몬(Sb), 은(Ag) 및 구리(Cu) 중 어느 하나를 포함하는 것을 특징으로 한다.
상기 제2 솔더패턴은 비스무트(Bi) 및 인듐(In) 중 어느 하나를 포함하는 것을 특징으로 한다.
상기 금속필라은 구리(Cu), 은(Ag), 금(Au) 및 니켈(Ni) 중 어느 하나를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 반도체 칩은 본딩패드를 구비한 반도체 칩 몸체; 및 상기 반도체 칩 몸체의 본딩패드 상에 형성된 금속필라, 상기 금속필라 상에 형성되며 제1 용융점을 갖는 제1 솔더패턴 및 상기 제1 솔더패턴 상에 형성되며 상기 제1 용융점보다 낮은 제2 용융점을 갖는 제2 솔더패턴을 포함하는 범프;를 포함한다.
상기 본딩패드와 상기 금속 패턴 사이에 형성된 UBM층을 더 포함하는 것을 특징으로 한다.
상기 반도체 칩 몸체의 일면을 덮으며, 상기 범프를 노출시키는 개구를 갖는 스트레스 버퍼층을 더 포함하는 것을 특징으로 한다.
상기 스트레스 버퍼층은 폴리머로 이루어진 것을 특징으로 한다.
본 발명의 일 실시예에 따른 반도체 칩의 전기적 테스트 방법은 테스트 패드들을 갖는 테스트 보드 상에 각각 본딩패드가 형성된 반도체 칩 몸체 및 상기 반도체 칩 몸체의 본딩패드 상에 형성된 금속필라, 상기 금속필라 상에 형성되며 제1 용융점을 갖는 제1 솔더패턴 및 상기 제1 솔더패턴 상에 형성되며 상기 제1 용융점보다 낮은 제2 용융점을 갖는 제2 솔더패턴을 포함하는 범프를 구비한 반도체 칩들을 상기 테스트 패드들과 제2 솔더패턴들이 각각 일대일 접촉하도록 배치하는 단계; 상기 반도체 칩들 및 테스트 보드를 제2 용융점으로 가열하여 상기 각 범프를 각 테스트 패드에 접속시키는 단계; 상기 테스트 보드를 이용하여 각 반도체 칩들을 테스트하는 단계; 및 상기 테스트 보드를 제2 용융점으로 재가열하여 테스트가 완료된 상기 반도체 칩들을 상기 테스트 보드로부터 떼어내는 단계;를 포함한다.
상기 제2 용융점은 50 ~ 170도의 범위를 갖는 것을 특징으로 한다.
상기 제2 솔더패턴은 비스무트(Bi) 및 인듐(In) 중 어느 하나를 포함하는 것을 특징으로 한다.
본 발명은 테스트 신뢰성을 향상시킬 수 있는 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩을 제작할 수 있다.
또한, 본 발명은 테스트 신뢰성을 향상시킬 수 있는 반도체 칩의 전기적 테스트 방법을 제공한다.
도 1은 본 발명의 일 실시예에 따른 반도체 칩 실장용 범프를 나타낸 단면도이다.
도 2는 도 1의 A 부분을 나타낸 확대 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 칩 실장용 범프를 나타낸 단면도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 칩을 나타낸 단면도이다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 반도체 칩의 전기적 테스트 방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법에 대해 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 칩 실장용 범프를 나타낸 단면도이고, 도 2는 도 1의 A 부분을 나타낸 확대 단면도이다. 도 3은 본 발명의 다른 실시예에 따른 반도체 칩 실장용 범프를 나타낸 단면도로, 보다 구체적으로는 도 1의 B 부분을 나타낸 확대 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 칩 실장용 범프(130)는 금속필라(132), 제1 솔더패턴(134) 및 제2 솔더패턴(136)을 포함한다.
금속필라(132)는 반도체 칩 몸체(110)의 본딩패드(112) 상에 형성될 수 있다. 상기 금속필라(132)는 구리(Cu), 은(Ag) 및 금(Au) 중 어느 하나를 포함할 수 있으며, 이들 중, 구리로 형성하는 것이 바람직하다.
이때, 상기 반도체 칩 몸체(110)는 본딩패드(112)가 형성된 일면(110a) 및 상기 일면(110a)에 대향하는 타면(110b)을 갖는다. 상기 반도체 칩 몸체(110)는 내부에 형성된 회로층(도시안함)을 더 구비할 수 있다. 이에 더불어, 상기 반도체 칩 몸체(110)는 본딩패드(112)와 금속필라(132) 사이에 형성된 UBM층(under bump metallurgical layer, 114)을 더 가질 수 있다. 이러한 UBM층(114)은 본딩패드(112)와 금속필라(132) 사이에 배치되어 이들의 접속 신뢰성을 향상시키는 기능을 하며, 단일막 또는 적층막으로 이루어질 수 있다.
제1 솔더패턴(134)은 금속필라(132) 상에 형성되며 180 ~ 320도 범위의 제1 용융점을 갖는다. 이때, 제1 솔더패턴(134)은 금(Au), 안티몬(Sb), 은(Ag) 및 구리(Cu) 중 어느 하나를 포함할 수 있다. 바람직하게, 상기 제1 솔더패턴(134)은 금, 안티몬, 은 및 구리 중 어느 하나 이상을 소량 첨가하는 것에 의해 형성될 수 있다. 이때, 상기 금, 안티몬, 은 및 구리는 납의 전도성을 향상시키기 위한 목적으로 첨가된다.
제2 솔더패턴(136)은 제1 솔더패턴(134) 상에 형성되며 제1 용융점보다 낮은 제2 용융점을 갖는다. 이러한 제2 용융점은 50 ~ 170도의 범위에서 선택될 수 있다. 이때, 제2 솔더패턴(136)은 비스무트(Bi) 및 인듐(In) 중 어느 하나를 포함할 수 있다. 바람직하게, 상기 제2 솔더패턴(136)은 비스무트 및 인듐 중 어느 하나 이상을 소량 첨가하는 것에 의해 형성될 수 있다. 이때, 상기 비스무트 및 인듐은 납의 용융점을 낮추기 위한 목적으로 첨가된다.
이러한 제1 솔더패턴(134)의 두께와 제2 솔더패턴(136)의 두께는 동일한 두께를 갖거나, 서로 상이한 두께를 가질 수 있다. 바람직하게, 제1 솔더패턴(134)은 제2 솔더패턴(136)의 두께보다 두꺼운 두께를 갖도록 형성한다.
전술한 범프(130)는 반도체 칩 몸체(110)의 본딩패드(112) 상에 금속필라(132), 제1 솔더패턴(134) 및 제2 솔더패턴(136)이 순차적으로 적층된 구조를 갖는다. 이러한 범프(130)는 리플로우 공정시 온도 조절을 통해 제1 솔더패턴(134)에 비해 낮은 온도에서 용융되며 외부로 노출된 제2 솔더패턴(136)만을 선택적으로 용융시킬 수 있게 된다.
한편, 도 3을 참조하면, 본 발명의 다른 실시예와 같이, 반도체 칩 실장용 범프(130)는 제1 솔더패턴(134) 및 제2 솔더패턴(136)을 포함할 수 있다. 본 발명의 다른 실시예에 따른 반도체 칩 실장용 범프(130)는 일 실시예에 따른 반도체 칩 실장용 범프(도 2의 130)와 다르게 금속필라(도 2의 132)을 구비하지 않는다. 이와 같이, 제1 솔더패턴(134) 및 제2 솔더패턴(136)으로 이루어진 범프(130)는 금속필라을 형성하지 않아도 되므로, 일 실시예에 비해 제조 공정이 단순해질 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 칩을 나타낸 단면도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 칩(100)은 반도체 칩 몸체(110) 및 범프(130)를 포함한다. 이에 더불어, 상기 반도체 칩(100)은 스트레스 버퍼층(160)을 더 포함할 수 있다.
반도체 칩 몸체(110)는 본딩패드(112)가 형성된 일면(110a) 및 상기 일면(110a)에 대향하는 타면(110b)을 가지며, 내부에 형성된 회로층(116)을 포함할 수 있다. 회로층(116)은 데이터를 저장하기 위한 데이터 저장부(도시안함) 및 상기 데이터 저장부에 저장된 데이터를 처리하기 위한 데이터 처리부(도시안함)를 포함할 수 있다. 상기 본딩패드(112)는 데이터 저장부 및/또는 데이터 처리부와 전기적으로 연결될 수 있다.
이에 더불어, 상기 반도체 칩 몸체(110)는 본딩패드(112)와 범프(130) 사이에 형성된 UBM층(under bump metallurgical layer, 114)을 더 가질 수 있다. 이러한 UBM층(114)은 본딩패드(112)와 범프(130) 사이에 배치되어 이들의 접속 신뢰성을 향상시키는 기능을 하며, 단일막 또는 적층막으로 이루어질 수 있다.
범프(130)는 금속필라(132), 제1 솔더패턴(134) 및 제2 솔더패턴(136)으로 이루어질 수 있다. 이와 다르게, 상기 범프(130)는 제1 솔더패턴(134) 및 제2 솔더패턴(136)으로 이루어질 수 있다.
금속필라(132)는 UBM층(114) 상에 형성될 수 있다. 상기 금속필라(132)는 구리(Cu), 은(Ag) 및 금(Au) 중 어느 하나를 포함할 수 있으며, 이들 중, 구리로 형성하는 것이 바람직하다.
상기 제1 솔더패턴(134)은 금속필라(132) 상에 형성되며 180 ~ 320도 범위의 제1 용융점을 갖는다. 이때, 제1 솔더패턴(134)은 금(Au), 안티몬(Sb), 은(Ag) 및 구리(Cu) 중 어느 하나를 포함할 수 있다.
상기 제2 솔더패턴(136)은 제1 솔더패턴(134) 상에 형성되며 제1 용융점보다 낮은 제2 용융점을 갖는다. 이러한 제2 용융점은 50 ~ 170도의 범위에서 선택될 수 있다. 이때, 제2 솔더패턴(136)은 비스무트(Bi) 및 인듐(In) 중 어느 하나를 포함할 수 있다.
스트레스 버퍼층(160)은 반도체 칩 몸체(110)의 일면(110a)을 덮도록 형성되며, 상기 범프(130)를 노출시키는 개구(도시안함)를 갖는다. 이러한 스트레스 버퍼층(160)은, 예를 들면, 폴리머를 포함할 수 있으며, 외부 충격이나 진동으로부터 범프(130) 및 반도체 칩 몸체(110)를 보호한다.
이하, 본 발명의 일 실시예에 따른 반도체 칩의 전기적 테스트 방법에 대해 설명하도록 한다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 반도체 칩의 전기적 테스트 방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도이다.
도 5a를 참조하면, 테스트 패드(212)를 갖는 테스트 보드(210) 상에 반도체 칩(100)들을 배치한다. 이러한 반도체 칩(100)들은, 예를 들면, 다이 어태치 장치(200)를 이용한 다이 어태치 공정에 의해 테스트 보드(210) 상에 순차적으로 배치될 수 있다.
도면으로 상세히 제시하지는 않았지만, 상기 테스트 보드(210)는 테스트 내장 회로를 갖는 기판 또는 테스트 단자를 갖는 인터포저를 포함할 수 있다. 상기 테스트 보드(210)가 테스트 내장 회로를 갖는 기판일 경우, 상기 테스트 보드(210)는 상면에 범프(130)와 접속되는 테스트 패드(212)를 구비하며, 내부에 상기 반도체 칩(100)들을 테스트하기 위한 테스트 내장 회로를 가질 수 있다.
이와 다르게, 상기 테스트 보드(210)가 테스트 단자를 갖는 인터포저일 경우, 상기 테스트 보드(210)는 상면에 제1 면적을 갖도록 형성되며 상기 범프(130)와 접속되는 테스트 패드(212) 및 상기 상면에 대향하는 하면에 제1면적보다 넓은 제2 면적으로 형성되며, 프로브와 접촉되는 테스트 단자(도시안함)를 가질 수 있다. 이때, 상기 프로브를 매개로 상기 반도체 칩(100)들을 테스트할 수 있게 된다.
상기 반도체 칩(100)들은 각각 본딩패드(112)가 형성된 반도체 칩 몸체(110) 및 상기 반도체 칩 몸체(110)의 본딩패드(112) 상에 형성된 금속필라(132), 상기 금속필라(132) 상에 형성되며 제1 용융점을 갖는 제1 솔더패턴(134) 및 상기 제1 솔더패턴(134) 상에 형성되며 상기 제1 용융점보다 낮은 제2 용융점을 갖는 제2 솔더패턴(136)을 포함한 범프(130)를 갖는다.
이때, 상기 제1 솔더패턴(134)은 금(Au), 안티몬(Sb), 은(Ag) 및 구리(Cu) 중 어느 하나를 포함할 수 있다. 그리고, 상기 제2 솔더패턴(136)은 비스무트(Bi) 및 인듐(In) 중 어느 하나를 포함할 수 있다. 이에 더불어, 상기 각 반도체 칩(100)들은 본딩패드(112)와 금속필라(132) 사이에 형성된 UBM층(114)을 더 포함할 수 있다.
전술한 테스트 패드(212)들을 갖는 테스트 보드(210) 상에 반도체 칩(100)들을 배치하는 단계시, 상기 테스트 보드(210)의 테스트 패드(212)들과 반도체 칩(100)들의 제2 솔더패턴(136)들이 각각 일대일 대응되도록 접촉하는 것이 바람직하다.
다음으로, 도 5b를 참조하면, 상기 반도체 칩(100)들 및 테스트 보드(210)를 50 ~ 170도의 범위를 갖는 제2 용융점으로 가열하여 제2 솔더패턴(136)을 용융시킨 상태에서 열 압착 공정을 수행하여 각 범프(130)를 테스트 패드(212)에 접속시킨다. 전술한 공정으로, 상기 범프(130)의 최하부에 배치되는 제2 솔더패턴(136)이 테스트 패드(212)에 직접 맞닿도록 접속된다.
다음으로, 상기 테스트 보드(210)를 이용하여 반도체 칩(100)들을 테스트한다. 이러한 테스트 공정을 통해 양품 반도체 칩(100)과 불량 반도체 칩(100)을 선별하게 된다.
도 5c를 참조하면, 상기 테스트 보드(210)를 60 ~ 170도의 범위를 갖는 제2 용융점으로 재가열하여 테스트가 완료된 반도체 칩(100)들을 테스트 보드(210)로부터 떼어낸다. 상기 테스트가 완료된 반도체 칩(100)들은, 예를 들면, 다이 어태치 장치(200)를 통해 테스트 보드(210)로부터 순차적으로 떼어낼 수 있다.
이와 같이, 제2 용융점으로 가열하게 되면, 제1 솔더패턴(134)들은 용융되지 않고 제2 솔더패턴(136)들만 선택적으로 용융되어 테스트 보드(210)로부터 반도체 칩(100)을 떼어내더라도 제1 솔더패턴(134)들에는 손상이 가해지지 않게 된다. 따라서, 반도체 칩(100)들을 테스트 보드(210)로부터 떼어내는 것이 용이해진다. 이때, 용융된 제2 솔더패턴(136)들은 일부가 테스트 패드(212)에 잔류하거나 제1 솔더패턴(134)들에 녹아 들어갈 수 있으나, 그 양이 적어 후속 공정에 영향을 미치지 않게 된다.
이상으로, 본 발명의 일 실시예에 따른 반도체 칩의 전기적 테스트 공정이 완료된다. 전술한 반도체 칩의 전기적 테스트 공정을 통해 양품으로 판정된 반도체 칩들은 패키지용 기판 또는 모듈 기판에 부착하는 패키징 공정을 수행하게 되고, 불량으로 판정된 반도체 칩들은 별도로 분류하여 폐기 처분하거나 리페어 공정을 수행하게 된다.
지금까지 살펴본 바와 같이, 본 실시예에서는 서로 다른 용융점을 갖는 솔더패턴들을 포함한 범프를 갖는 반도체 칩을 테스트 보드에 붙인 후 테스트 공정을 완료하고 나서 떼어내는 방식으로 이루어지므로 테스트 공정이 단순해질 뿐만 아니라 테스트 신뢰성을 향상시킬 수 있게 된다.
이상, 전술한 본 발명의 실시예에서는 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (13)

  1. 반도체 칩 몸체의 본딩패드 상에 형성된 금속필라;
    상기 금속필라 상에 형성되며, 180 ~ 320도 범위의 제1 용융점을 갖는 제1 솔더패턴; 및
    상기 제1 솔더패턴 상에 형성되며, 상기 제1 용융점보다 낮은 제2 용융점을 갖는 제2 솔더패턴;
    을 포함하는 반도체 칩 실장용 범프.
  2. 삭제
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제2 용융점은 50 ~ 170도의 범위를 갖는 것을 특징으로 하는 반도체 칩 실장용 범프.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제1 솔더패턴은 금(Au), 안티몬(Sb), 은(Ag) 및 구리(Cu) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 칩 실장용 범프.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제2 솔더패턴은 비스무트(Bi) 및 인듐(In) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 칩 실장용 범프.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 금속필라는 구리(Cu), 은(Ag), 금(Au) 및 니켈(Ni) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 칩 실장용 범프.
  7. 본딩패드를 구비한 반도체 칩 몸체; 및
    상기 반도체 칩 몸체의 본딩패드 상에 형성된 금속필라, 상기 금속필라 상에 형성되며 180 ~ 320도 범위의 제1 용융점을 갖는 제1 솔더패턴 및 상기 제1 솔더패턴 상에 형성되며 상기 제1 용융점보다 낮은 제2 용융점을 갖는 제2 솔더패턴을 포함하는 범프;
    를 포함하는 반도체 칩.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 본딩패드와 상기 금속 패턴 사이에 형성된 UBM층을 더 포함하는 것을 특징으로 하는 반도체 칩.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 반도체 칩 몸체의 일면을 덮으며, 상기 범프를 노출시키는 개구를 갖는 스트레스 버퍼층을 더 포함하는 것을 특징으로 하는 반도체 칩.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제 9 항에 있어서,
    상기 스트레스 버퍼층은 폴리머로 이루어진 것을 특징으로 하는 반도체 칩.
  11. 테스트 패드들을 갖는 테스트 보드 상에 각각 본딩패드가 형성된 반도체 칩 몸체 및 상기 반도체 칩 몸체의 본딩패드 상에 형성된 금속필라, 상기 금속필라 상에 형성되며 180 ~ 320도 범위의 제1 용융점을 갖는 제1 솔더패턴 및 상기 제1 솔더패턴 상에 형성되며 상기 제1 용융점보다 낮은 제2 용융점을 갖는 제2 솔더패턴을 포함하는 범프를 구비한 반도체 칩들을 상기 테스트 패드들과 제2 솔더패턴들이 각각 일대일 접촉하도록 배치하는 단계;
    상기 반도체 칩들 및 테스트 보드를 제2 용융점으로 가열하여 상기 각 범프를 각 테스트 패드에 접속시키는 단계;
    상기 테스트 보드를 이용하여 각 반도체 칩들을 테스트하는 단계; 및
    상기 테스트 보드를 제2 용융점으로 재가열하여 테스트가 완료된 상기 반도체 칩들을 상기 테스트 보드로부터 떼어내는 단계;
    를 포함하는 반도체 칩의 전기적 테스트 방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서,
    상기 제2 용융점은 50 ~ 170도의 범위를 갖는 것을 특징으로 하는 반도체 칩의 전기적 테스트 방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서,
    상기 제2 솔더패턴은 비스무트(Bi) 및 인듐(In) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 칩의 전기적 테스트 방법.
KR1020100100738A 2010-10-15 2010-10-15 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법 KR101169687B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100100738A KR101169687B1 (ko) 2010-10-15 2010-10-15 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100100738A KR101169687B1 (ko) 2010-10-15 2010-10-15 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법

Publications (2)

Publication Number Publication Date
KR20120039182A KR20120039182A (ko) 2012-04-25
KR101169687B1 true KR101169687B1 (ko) 2012-08-06

Family

ID=46139597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100100738A KR101169687B1 (ko) 2010-10-15 2010-10-15 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법

Country Status (1)

Country Link
KR (1) KR101169687B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354967B2 (en) 2016-09-29 2019-07-16 Samsung Electronics Co., Ltd. Metal pillar in a film-type semiconductor package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117476850A (zh) * 2022-07-22 2024-01-30 厦门市芯颖显示科技有限公司 一种发光元件、背板及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891526B1 (ko) 2007-06-26 2009-04-06 주식회사 하이닉스반도체 반도체 칩 테스트 방법 및 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891526B1 (ko) 2007-06-26 2009-04-06 주식회사 하이닉스반도체 반도체 칩 테스트 방법 및 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354967B2 (en) 2016-09-29 2019-07-16 Samsung Electronics Co., Ltd. Metal pillar in a film-type semiconductor package
US10867948B2 (en) 2016-09-29 2020-12-15 Samsung Electronics Co., Ltd. Metal pillar in a film-type seconductor package

Also Published As

Publication number Publication date
KR20120039182A (ko) 2012-04-25

Similar Documents

Publication Publication Date Title
US7663250B2 (en) Wafer level package and manufacturing method thereof
US8445322B2 (en) Method of fabricating semiconductor package
US7382049B2 (en) Chip package and bump connecting structure thereof
US10453815B2 (en) Methods and apparatus for solder connections
JP5342422B2 (ja) 半導体装置およびその製造方法
US20080054434A1 (en) Semiconductor stack package for optimal packaging of components having interconnections
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
JP2002217227A (ja) 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法
JP5918205B2 (ja) 試験装置及びその試験方法
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
US7387910B2 (en) Method of bonding solder pads of flip-chip package
US20070001284A1 (en) Semiconductor package having lead free conductive bumps and method of manufacturing the same
KR101169687B1 (ko) 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법
TWI518855B (zh) 可置換故障晶片之模組基板，具有該基板之半導體模組，以及用以製造此半導體模組之方法
JP2013038302A (ja) 半導体装置
JP5666366B2 (ja) 半導体装置の製造方法
US20090200362A1 (en) Method of manufacturing a semiconductor package
JP2010093106A (ja) 半導体装置およびその製造方法
US6632996B2 (en) Micro-ball grid array package tape including tap for testing
JP2011119505A (ja) 半導体装置の実装方法
WO2009145196A1 (ja) 半導体チップ、中間基板および半導体装置
Luo et al. Effects of bonding parameters on the drop impact reliability of microbumps in chip on chip interconnection
TWI387079B (zh) 半導體封裝結構及其製造方法
JP2009238984A (ja) 半導体装置およびその製造方法
JP2013175664A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee