TWI387079B - 半導體封裝結構及其製造方法 - Google Patents

半導體封裝結構及其製造方法 Download PDF

Info

Publication number
TWI387079B
TWI387079B TW097101595A TW97101595A TWI387079B TW I387079 B TWI387079 B TW I387079B TW 097101595 A TW097101595 A TW 097101595A TW 97101595 A TW97101595 A TW 97101595A TW I387079 B TWI387079 B TW I387079B
Authority
TW
Taiwan
Prior art keywords
wafer
layer
package structure
semiconductor package
conductive portion
Prior art date
Application number
TW097101595A
Other languages
English (en)
Other versions
TW200933848A (en
Inventor
Hsiang Ming Huang
An Hong Liu
Yi Chang Lee
Hao Yin Tsai
Shu Ching Ho
Original Assignee
Chipmos Technologies Inc
Chipmos Technologies Bermuda
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc, Chipmos Technologies Bermuda filed Critical Chipmos Technologies Inc
Priority to TW097101595A priority Critical patent/TWI387079B/zh
Publication of TW200933848A publication Critical patent/TW200933848A/zh
Application granted granted Critical
Publication of TWI387079B publication Critical patent/TWI387079B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體封裝結構及其製造方法
本發明係關於一種半導體封裝結構及其製造方法；特別是一種具有緩衝層之半導體封裝結構及其製造方法。
隨著工業的進步，半導體晶片已成為現今電子產品中不可或缺的零組件之一，其通常提供了控制或邏輯運算功能。由於製程技術的不斷進步，半導體晶片日漸小型化，封裝尺寸亦逐漸縮小。
傳統以打線接合(Wire Bonding)方式，將半導體晶片與其他元件相接合的電子封裝技術，早已不敷需求，取而代之的是以凸塊(Bump)或錫球(Solder Ball)作為半導體晶片與其他元件接合的覆晶接合技術，可節省傳統銲線佔據較大面積的缺點。其中一種較先進的製程為晶圓級晶片尺寸封裝(wafer level chip scale package，以下簡稱WLCSP)技術。
WLCSP通常會先對半導體晶片進行一晶片探針測試(chip probing)之步驟，也就是利用測試探針，直接對於每一顆晶粒(die)之襯墊(pad)上進行測試。然而，晶粒之襯墊經過測試之後，會遺留有探針痕跡，此探針痕跡在鍍錫球(solder balls)或形成線路重新分配層(redistribution layer，RDL)時，會在襯墊上產生空隙，而對襯墊與錫球或線路重新分配層之間的結合造成不良影響，甚至造成脫落；此外，亦會造成襯墊與錫球或線路重新分配層之間的接觸阻抗增加，以上皆不利於封裝產品的可靠度。
進行前述之測試後，針對有問題的晶粒可進行雷射修補，其雖可達到修復之目的，但也會在半導體晶片上局部產生雷射窗(laser windows)，晶片使用一段時間之後，極可能在雷射窗位置處產生氧化現象，不利於半導體封裝結構之長久操作。
此外，當WLCSP上板至電路板上時，由於WLCSP與電路板的熱膨脹係數(coefficient of thermal expansion，以下簡稱CTE)不同，經過製程中反覆高低溫操作後所產生的熱應力，將容易造成錫球的失效。
綜上所述，如何形成可靠度較佳之半導體封裝結構，即成為此領域之產業亟需努力的目標。
本發明之一目的在於提供一種半導體封裝結構及其製造方法，於晶片探針測試時，本發明不採用直接對襯墊進行測試之方式，而改以對錫球或凸塊進行測試，故不會在襯墊上形成探針痕跡。而於錫球或凸塊上遺留的探針痕跡，則可以於後續的迴焊(reflow)製程中順勢去除，故不會對元件之間的結合及阻抗產生不良影響。
本發明之另一目的在於提供一種半導體封裝結構及其製造方法，該半導體封裝結構具有一緩衝層，此緩衝層形成於晶片之主動面上，可至少局部包覆凸塊或錫球，使得半導體封裝結構更能承受於製程中因為各元件熱膨脹係數不同所產生的熱應力，避免半導體封裝結構中出現空隙而造成錫球失效。此緩衝層更可填補因為修補半導體封裝結構時所產生之雷射窗，以避免其產生氧化。
為達上述目的，本發明揭露一種半導體封裝結構，包含一晶片、一導電部及一緩衝層。該晶片具有至少一襯墊；該導電部形成於該晶片上，與該至少一襯墊電性連接，俾使該半導體封裝結構透過該導電部與一電路板電性連接；該緩衝層，形成於該晶片之一主動面上，且局部包覆於該導電部。
本發明更揭露一種製造前述半導體封裝結構之方法，包含下列步驟：檢測一晶片之一主動面，以及形成一緩衝層於該晶片上。
為讓本發明之上述目的、技術特徵、和優點能更明顯易懂，下文係以較佳實施例配合所附圖式進行詳細說明。
以下將透過實施例來揭露本發明之半導體封裝結構及其製造方法，其具有一緩衝層，適可填補在雷射修補時所造成的雷射窗，並可避免因半導體封裝結構之各元件因熱膨脹係數不同所造成之不良影響。本發明的實施例並非用以限制本發明須在如實施例所述之任何特定的環境、應用或特殊方式方能實施。因此，關於實施例之說明僅為闡釋本發明之目的，而非用以限制本發明。須說明者，以下實施例及圖式中，與本發明非直接相關之元件已省略而未繪示；且圖式中各元件間之尺寸關係僅為求容易瞭解，非用以顯示實際比例。
本發明之一實施例如第1圖所示，係為一半導體封裝結構1及與其電性連接之電路板2之示意圖，半導體封裝結構1包含晶片10、導電部11及緩衝層12。其中，晶片10具有襯墊100，而導電部11形成於晶片10上，一端與晶片10之襯墊100電性連接，而另一端係與電路板2上之襯墊20電性連接，使半導體封裝結構1與電路板2可透過導電部11形成電性連接。緩衝層12形成於晶片10之一主動面101上，且至少局部包覆導電部11。在本實施例中，導電部11可為凸塊、錫球或其組合，而緩衝層12係為一可靠度增進層(reliability enhanced layer)，其材料可選自：B階段膠(B－stage gel)、底部填充劑(underfill)、不導電膠(Non conductive paste,NCP)及聚醯亞胺(polyimide)，上述材料之熱膨脹係數(coefficient of thermal expansion)較佳係介於3.5~50 ppm之間，而模量(modulus)需低於5Gpa，但不以此為限。
於本實施例之其中一種實施態樣中，晶片10更可包含一保護層102、一重新分配層103、雷射窗104及一凸塊下金屬層(under bump metal)105，保護層102用以覆蓋襯墊100及重新分配層103，而由於重新分配層103可使導電部11不需遷就襯墊100之位置設置，故保護層102在覆蓋襯墊100及重新分配層103之同時，可在適當位置形成有一開口，局部暴露出重新分配層103，並供導電部11設置，使得導電部11可對應電性連接至襯墊100。而保護層102覆蓋於襯墊100及重新分配層103後，便可形成晶片10之主動面101。
此外，凸塊下金屬層105係至少形成於重新分配層103與導電部11間，俾使導電部11透過凸塊下金屬層105與重新分配層103電性連接，其中凸塊下金屬層105之材料可選自下列群組：鈦化鎢(TiW)、鈦銅鎳(Ti－Cu－Ni)、鉻銅鎳(Cr－Cu－Ni)、鈦金鉑(Ti－Au－Pt)及鉻金鈀(Cr－Au－Pd)，但不以此為限；而該重新分配層103具有一阻抗值，該阻抗值係具有阻抗匹配，典型狀況為，該阻抗值可為75歐姆、50歐姆或28歐姆等等阻抗值，但並不以此為限。藉此，該重新分配層103可於傳導電流時，確保較佳傳導特性。須注意的是，視實際之結構設計，導電部11亦可不透過重新分配層103及凸塊下金屬層105，而直接與晶片10之襯墊100電性連接，同樣可達到電性連接之目的，在此不作限定。
若在製程中需要以雷射光修復持定晶粒，則勢必會在主動面101上局部形成有雷射窗(laser window)104。本發明之特色在於，緩衝層12適可填充於雷射窗104中，避免晶片10未來於雷射窗104位置產生氧化現象。第2圖所示為本實施例之另一種實施態樣，緩衝層12更可填滿於電路板2與半導體封裝結構1之間，並完全包覆導電部11。
綜上所述，在本實施例中，本發明之半導體封裝結構藉由緩衝層12之使用，可填補在修補半導體封裝結構時所形成之雷射窗104，並保護半導體封裝結構內部之元件；此外，更可提供導電部11足夠之支撐效果，可避免因半導體封裝結構之各元件熱膨脹係數不同，而造成半導體封裝結構產生缺陷。
本發明之另一實施例如第3圖所示，其係為製造前述半導體封裝結構之方法，為方便說明，可一併參考第1圖及第2圖。本實施例係用以將具有襯墊100、重新分配層103、保護層102及凸塊下金屬層105之晶片10進行一封裝製程，其中該保護層102係覆蓋於該襯墊100及重新分配層103上。
本實施例之製造方法包含下列步驟。首先，執行步驟301檢測晶片10之主動面101，以辨識該晶片10之主動面101上之一受損部位。須說明的是，步驟301所進行之檢測，乃針對導電部11進行，故探針痕跡僅會形成於導電部11(即凸塊、錫球或其組合)上，而不會在襯墊100上形成，不至於影響襯墊100之導電性及結合力。
然後可選擇性地執行步驟302，針對受損部分進行修補，例如以雷射光進行修補；如前所述，若進行雷射光修補將可能會於上形成雷射窗104。
接下來執行步驟303，形成緩衝層12於晶片10上；緩衝層12至少局部包覆導電部11，並填充於前述雷射窗104中，避免氧化現象之產生。較佳地，該緩衝層12係為一可靠度增進層(REL)，且可完全包覆該導電部11。
然後執行步驟304，迴焊(reflow)晶片10，以固化該緩衝層12；此迴焊步驟亦可同時具有將錫塊轉化為錫球、並消除探針痕跡之效果。最後，執行步驟305，將該半導體封裝結構上板至電路板2，便可完成封裝製程。須說明的是，藉由本實施例所描繪之步驟，便可形成前述之半導體封裝結構之所有操作及功能，在此不另贅述。
上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之範疇。任何熟悉此技術者可輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利範圍應以申請專利範圍為準。
1．．．半導體封裝結構
10．．．晶片
100．．．襯墊
101．．．主動面
102．．．保護層
103．．．重新分配層
104．．．雷射窗
105．．．凸塊下金屬層
11．．．導電部
12．．．緩衝層
2．．．電路板
20．．．襯墊
第1圖係為本發明實施例之示意圖；第2圖係為本發明實施例中，另一實施態樣之示意圖；以及第3圖係為本發明之另一實施例之流程圖。
1．．．半導體封裝結構
10．．．晶片
100．．．襯墊
101．．．主動面
102．．．保護層
103．．．重新分配層
104．．．雷射窗
105．．．凸塊下金屬層
11．．．導電部
12．．．緩衝層
2．．．電路板
20．．．襯墊

Claims (13)

  1. 一種半導體封裝結構，包含：一晶片，具有至少一襯墊；一導電部，形成於該晶片上，與該至少一襯墊電性連接，使該半導體封裝結構藉由該導電部與一電路板電性連接；以及一緩衝層，形成於該晶片之一主動面上，且至少局部包覆於該導電部，其中，該晶片於該主動面上形成有一雷射窗(laser window)，該緩衝層適可至少局部填充於該雷射窗中；其中該晶片更包含一保護層，以形成該晶片之該主動面，該保護層對應該至少一襯墊形成有至少一開口，供該導電部設置，該導電部透過該開口，與該至少一襯墊電性連接。
  2. 如請求項1所述之半導體封裝結構，其中該緩衝層係為一可靠度增進層(reliability enhanced layer,REL)。
  3. 如請求項2所述之半導體封裝結構，其中該可靠度增進層之材料係選自下列群組：B階段膠(B-stage gel)、底部填充劑(underfill)、不導電膠(Non conductive paste,NCP)及聚醯亞胺(polyimide)。
  4. 如請求項1所述之半導體封裝結構，其中該晶片更包含一重新分配層(Redistribution Layer,RDL)，與該至少一襯墊電性連接，且透過該至少一開口與該導電部電性連接，該重新分配層具有一阻抗值，該阻抗值係具有阻抗匹配。
  5. 如請求項4所述之半導體封裝結構，其中該重新分配層之材 料可選自下列群組：鋁、金及銅。
  6. 如請求項4所述之半導體封裝結構，其中該晶片更包含一凸塊下金屬層(under bump metal,UBM)，係至少形成於該重新分配層與該導電部間，以電性連接該導電部與該重新分配層，其中該凸塊下金屬層之材料可選自下列組合：鈦化鎢(TiW)、鈦銅鎳(Ti-Cu-Ni)、鉻銅鎳(Cr-Cu-Ni)、鈦金鉑(Ti-Au-Pt)及鉻金鈀(Cr-Au-Pd)。
  7. 如請求項4所述之半導體封裝結構，其中該保護層係覆蓋該至少一襯墊及該重新分配層。
  8. 如請求項1所述之半導體封裝結構，其中該導電部係選自下列群組：凸塊、錫球及其組合。
  9. 如請求項1所述之半導體封裝結構，其中該緩衝層係填滿於該電路板與該晶片之間，並完全包覆該導電部。
  10. 一種製造半導體封裝結構之方法，包含下列步驟：檢測一晶片之一主動面；以及形成一緩衝層，該緩衝層包覆於該晶片上且至少局部包覆該晶片之一導電部，該緩衝層更至少局部填充該雷射光修補所產生之一雷射窗，其中該導電部具一錫塊；回焊(reflow)該晶片，以部份固化(partially cure)該緩衝層，且將該導電部所具之該錫塊轉化為一錫球。
  11. 如請求項10所述之方法，其中該檢測步驟，包含下列步驟：辨識該晶片之主動面上之一受損部位；以及修補該受損部位。
  12. 如請求項11所述之方法，其中該修補步驟，係透過一雷射光修補。
  13. 如請求項10所述之方法，其中該形成一緩衝層之步驟，係形成一可靠度增進層。
TW097101595A 2008-01-16 2008-01-16 半導體封裝結構及其製造方法 TWI387079B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW097101595A TWI387079B (zh) 2008-01-16 2008-01-16 半導體封裝結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097101595A TWI387079B (zh) 2008-01-16 2008-01-16 半導體封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TW200933848A TW200933848A (en) 2009-08-01
TWI387079B true TWI387079B (zh) 2013-02-21

Family

ID=44866081

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097101595A TWI387079B (zh) 2008-01-16 2008-01-16 半導體封裝結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI387079B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW473896B (en) * 2001-03-20 2002-01-21 Chipmos Technologies Inc A manufacturing process of semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW473896B (en) * 2001-03-20 2002-01-21 Chipmos Technologies Inc A manufacturing process of semiconductor devices

Also Published As

Publication number Publication date
TW200933848A (en) 2009-08-01

Similar Documents

Publication Publication Date Title
US10950507B2 (en) Electrical testing method of interposer
TWI646644B (zh) Semiconductor device
US8198737B2 (en) Method of forming wire bonds in semiconductor devices
WO2021004438A1 (zh) 一种芯片失效定位方法
JP5918205B2 (ja) 試験装置及びその試験方法
WO2012035688A1 (ja) 半導体装置、半導体装置ユニット、および半導体装置の製造方法
US8742776B2 (en) Mechanisms for resistivity measurement of bump structures
JP4343177B2 (ja) 半導体装置
JP2002090422A (ja) 半導体装置及びその製造方法
Singh et al. Pd-coated Cu wire bonding technology: Chip design, process optimization, production qualification and reliability test for high reliability semiconductor devices
US11756911B2 (en) Metal pad modification
TWI387079B (zh) 半導體封裝結構及其製造方法
Han et al. Copper wire bond pad/IMC interfacial layer crack study during HTSL (high temperature storage life) test
Waidhas et al. Study of the board level reliability performance of a large 0.3 mm pitch wafer level package
JP3794162B2 (ja) 半導体装置の製造方法
KR101169687B1 (ko) 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법
TWI410636B (zh) 探針卡
CN101488482A (zh) 半导体封装结构及其制造方法
JP2004311535A (ja) チップサイズパッケージ半導体装置
Gan et al. Wearout reliability-based characterization in memory packaging
WO2024036910A1 (zh) 检测封装芯片性能的结构及方法
JP5856581B2 (ja) 半導体装置の製造方法
Lee et al. Optimization of copper pillar bump design for fine pitch flip-chip packages
JP2024132808A (ja) 半導体装置、検査装置及び検査方法
Liu et al. Investigation of BPSG profile and FAB size Cu stud bumping process by modeling and experiment