JP2004311535A - チップサイズパッケージ半導体装置 - Google Patents

Abstract

【課題】パッケージ裏面に電極を有しながらも実装後の接続状態を容易に確認できるチップサイズパッケージ半導体装置を提供する。
【解決手段】ＩＣチップ１を搭載したパッケージ基板２の裏面に複数の実装用電極３が形成されたチップサイズパッケージ半導体装置を、パッケージ基板２の裏面における実装用電極３よりも外周領域に、実装用電極３とそれぞれ電気的に導通したモニター用電極６を備えた構成とする。これにより、従来のようなバウンダリースキャン回路を要することなく、モニター用電極６を通じての電気的チェックのみで接続状態を確認できる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＣチップを搭載したパッケージ基板の裏面に複数の実装用電極が形成されたチップサイズパッケージ半導体装置に関する。
【０００２】
【従来の技術】
近年、電子機器の小型軽量化が進み、搭載されるＬＳＩ（以下、ＩＣチップという）のパッケージも小型・薄型化が進んでいる。そのような状況下、機器の小型化に大きく寄与するパッケージの一つとして、チップサイズパッケージの採用が多く見られるようになっている。
【０００３】
チップサイズパッケージ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ；ＣＳＰ）は、チップサイズと同等か或いはわずかに大きいパッケージの総称であり、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型などがある。これらはいずれも、パッケージの裏面にバンプと呼ばれる微小なボール状あるいは柱状のはんだ塊を実装用電極として格子状に配置することでパッケージ面積の縮小を図っている。パッケージがチップサイズと同等サイズであるチップサイズパッケージ半導体装置では、フラットパッケージ半導体装置に比較して約４分の１のパッケージ面積となる。
【０００４】
図６（ａ）（ｂ）は、一般的なＢＧＡ型のチップサイズパッケージ半導体装置を示す。ＩＣチップ１を搭載したパッケージ基板２の裏面に複数のボール状はんだ塊が実装用電極３として配置されていて、図７に示すように、ボード基板４（回路基板）に形成された実装パターン５に対して実装用電極３で接合される。
【０００５】
しかし、このようなチップサイズパッケージ半導体装置は、実装用電極３がパッケージ基板２の裏面に形成されているという構造上、ボード基板４への実装後に電極接続状態を目視で確認することは難しい。電気的に接続チェックするためには、検査対象のＩＣチップ１内に予めバウンダリースキャン回路が形成され、かつボード基板４上の他のＩＣチップにもバウンダリースキャン回路が形成されている必要があり、現実的には実施は困難である。そのためＸ線装置等の透過装置を使用しているのが現状であり、容易な確認方法とは言い難い。
【０００６】
このため、例えば特許文献１に、ＩＣパッケージの側面に導電性の測定用ピンを貫通させた絶縁性の枠体を周回し、ＩＣチップの裏面に半田バンプと電気的に接続された第１の電極パッドと別途の第２の電極パッドを形成し、第１の電極パッドと第２の電極パッドとの間、第２の電極パッドと測定用ピンとの間をワイヤボンディングにて電気的に接続したものが提案されており、測定用ピンを通じて電気的検査を行うことで、実装用の電気接点への損傷が防止されている。
【０００７】
【特許文献１】
特開平１０−１３５２８１号公報
【０００８】
【発明が解決しようとする課題】
上記したＩＣパッケージは、ＩＣパッケージ自体の周縁部に電気測定用端子たる第１および第２の電極パッドを設け、その周りに測定用ピンが貫通した枠体を設ける構成なので、面積の増大と工程の複雑化が伴ってしまい、また測定用ピンを多数に必要な場合にはパッケージ化が困難であるという問題がある。
【０００９】
本発明は上記問題点を解決するもので、パッケージ裏面に電極を有しながらも実装後の接続状態を容易に確認できる、簡易な構造のチップサイズパッケージ半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明のＣＳＰ半導体装置は、パッケージ基板の裏面の実装用電極部分の周囲や、パッケージ基板がＩＣチップよりも大きい場合にはチップの周囲のチップ搭載面に、実装用電極と電気的に接続された電極、あるいは実装用電極の一部を設けることで、これらの電極を通じて接続状態を確認できるようにしたものである。
【００１１】
すなわち、請求項１記載の発明は、ＩＣチップを搭載したパッケージ基板の裏面に複数の実装用電極が形成されたチップサイズパッケージ半導体装置であって、前記パッケージ基板の裏面における実装用電極よりも外周領域に、実装用電極とそれぞれ電気的に導通したモニター用電極が形成されたことを特徴とする。
【００１２】
請求項２記載の発明は、ＩＣチップを搭載したパッケージ基板の裏面に複数の実装用電極が形成されたチップサイズパッケージ半導体装置であって、前記ＩＣチップよりも大きく形成された前記パッケージ基板のチップ搭載面に、前記実装用電極とそれぞれ電気的に導通したモニター用電極が形成されたことを特徴とする。
【００１３】
上記した請求項１，２記載の構成によれば、実装後の接続状態の確認を、従来のようなバウンダリースキャン回路を要することなく、モニター用電極を通じて、したがって実装用電極に接触せずに、電気的チェックのみで行なえる。
【００１４】
また、パッケージ基板の空いたスペース上に電極を設けるので、ＩＣの組立てには新たな工程の追加が不要であり、面積の増大も発生しない。電極の形状も自由であり、たとえば小さな電子部品を実装できる電極形状とし、チップサイズパッケージ基板上に部品ごと実装することも可能である。
【００１５】
さらに、測定ピンを設けた枠体を周回させる従来の技術に比べて電極を多数に形成することができる。多ピンになるほどチップサイズパッケージ基板は大きくなるので、膨大なピン数になっても対応が可能である。
【００１６】
請求項３記載の発明は、請求項２記載のチップサイズパッケージ半導体装置において、パッケージ基板のチップ搭載面のモニター用電極が、実装用電極として使用可能に構成されたことを特徴とする。
【００１７】
請求項４記載の発明は、ＩＣチップを搭載したパッケージ基板の裏面に複数の実装用電極が形成されたチップサイズパッケージ半導体装置であって、前記ＩＣチップよりも大きく形成された前記パッケージ基板のチップ搭載面に実装用電極の一部が形成されたことを特徴とする。
【００１８】
上記した請求項３，４記載の構成によれば、多数の実装用電極を要し、その電極数によりパッケージサイズが決まるような場合に、パッケージ基板の裏面に配置する実装用電極の数を減少させることができ、接続不良を起こしにくくすること、また基板サイズを抑えることが可能となる。
【００１９】
請求項５記載の発明は、請求項４記載のチップサイズパッケージ半導体装置において、入力専用の実装用電極がパッケージ基板のチップ搭載面に形成されたことを特徴とするもので、電気的接続検査が困難な入力専用の電極の検査が容易になる。
【００２０】
請求項６記載の発明は、請求項３〜請求項５のいずれかに記載のチップサイズパッケージ半導体装置において、パッケージ基板のチップ搭載面の電極が、ワイヤボンディング用電極として使用されることを特徴とするもので、回路基板に形成されたこの半導体装置用の実装パターン以外の信号供給部から信号を供給可能となる。
【００２１】
請求項７記載の発明は、請求項３〜請求項５のいずれかに記載のチップサイズパッケージ半導体装置において、パッケージ基板のチップ搭載面の電極が、ＩＣ、抵抗、容量等の表面実装部品の実装パターンとして構成されたことを特徴とするもので、従来はパッケージ基板の裏面の実装用電極により回路基板を通じて接続していた小さな表面実装部品をパッケージ基板上に配置することが可能になり、その接続状態の確認も容易に行なえる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
（実施の形態１）
図１は本発明の実施の形態１におけるチップサイズパッケージ半導体装置（以下、ＣＳＰ半導体装置と呼ぶ）の構成を示す。このＣＳＰ半導体装置は先に図６を用いて説明した従来のＣＳＰ半導体装置とほぼ同様の構成を有しているので、従来のものと同様の作用を有するものに図６と同じ符号を付して説明する。
【００２３】
図１（ａ）に示すように、ＩＣチップ１がパッケージ基板２に搭載されており、パッケージ基板２は、ＩＣチップ１よりも幾分大きな寸法にセラミックあるいは樹脂により形成され、図１（ｂ）に示すように裏面に複数のボール状実装用電極３が形成されていて、これらの実装用電極３の一部あるいは全部でＩＣチップ１に電気的に接続している。
【００２４】
この実施の形態１のＣＳＰ半導体装置が従来のものと相違するのは、パッケージ基板２の裏面の実装用電極３よりも外周領域、つまりパッケージ基板２の裏面の周縁部に、実装用電極３にそれぞれ電気的に接続された複数のモニター用電極６が形成されている点である。モニター用電極６の数は、ここでは実装用電極３と同数としているが、電気的に接続確認したい実装用電極３のみに対応する数としてもよい。
【００２５】
図１（ｃ）は、このＣＳＰ半導体装置を前述したようなボード基板４（図７参照）に実装した状態を示す。モニター用電極６がパッケージ基板２の裏面とはいえ周縁部にあるので、図示したように、モニター用電極６に対して検査装置からの検査用端子７を容易に接触させることができる。そしてそのモニター用電極６を通じて、実装後の接続状態、たとえば実装パターン５に対する実装用電極３の接続不良や半田ショートなどを電気的にチェックできる。
【００２６】
つまり、実装後の接続状態の確認を、Ｘ線装置等の透過装置を使用せずに、また予めバウンダリースキャン回路を設けることなく、電気的チェックのみで実施可能である。
【００２７】
なお、実装用電極３の数によっては、ＩＣチップ１と同等の寸法のパッケージ基板２であっても、実装用電極３の外周領域にモニター用電極６を形成可能である。
（実施の形態２）
図２は本発明の実施の形態２におけるＣＳＰ半導体装置の構成を示す。
【００２８】
この実施の形態２のＣＳＰ半導体装置は、上記した実施の形態１のＣＳＰ半導体装置と概ね同様の構成を有しており、図２（ａ）（ｂ）に示すように、ＩＣチップ１がそれよりも幾分大きな寸法のパッケージ基板２に搭載され、このパッケージ基板２の裏面に複数のボール状実装用電極３が形成されている。
【００２９】
この実施の形態２のＣＳＰ半導体装置が実施の形態１のものと相違するのは、パッケージ基板２のチップ搭載面におけるＩＣチップ１の外周側に、実装用電極３とそれぞれ電気的に接続された複数のモニター用電極８が形成されている点である。
【００３０】
図２（ｃ）は、このＣＳＰ半導体装置をボード基板４に実装した状態を示す。モニター用電極８がパッケージ基板２のチップ搭載面にあるので、図示したように、モニター用電極８に対して検査用端子７を容易に接触させることができる。そしてそのモニター用電極８を通じて、実装用電極３の接続状態、すなわち実装パターン５に対する接続不良や半田ショートなどを電気的にチェックできる。
【００３１】
この実施の形態２のＣＳＰ半導体装置の構成は、モニター用電極８を配置するための面積をパッケージ基板２の裏面に確保できない場合に特に好都合である。（実施の形態３）
図３は本発明の実施の形態３におけるＣＳＰ半導体装置の構成を示す。
【００３２】
この実施の形態３のＣＳＰ半導体装置は、上記した実施の形態１のＣＳＰ半導体装置と概ね同様の構成を有しており、図３（ａ）（ｂ）に示すように、ＩＣチップ１がそれよりも幾分大きな寸法のパッケージ基板２に搭載され、このパッケージ基板２の裏面に、複数のボール状実装用電極３が形成されている。
【００３３】
この実施の形態３のＣＳＰ半導体装置が実施の形態１のものと相違するのは、パッケージ基板２のチップ搭載面にも、すなわちＩＣチップ１の外周側にも、ＩＣチップ１と電気的に接続された複数の実装用電極９が形成されている点である。
【００３４】
このような構成によれば、多数の実装用電極を要し電極数によりパッケージサイズが決まるような場合に、電極数を確保しながらもパッケージサイズを抑制できる。パッケージ基板２の裏面に配する電極数は低減されるため、接触不良も起こりにくい。
【００３５】
ただし、入力専用の実装用電極９をチップ搭載面に配置し、出力専用の実装用電極９を裏面に配置する。このことにより、従来は電気的接続検査が困難であった入力専用の実装用電極９の接続状態を実施の形態１と同様にして容易に確認可能である。
【００３６】
つまり、従来、出力となる電極は、接続先となる他の部品の端子にて出力信号の変化を確認することにより、実装パターンと電極の電気的接続検査が可能であったのに対し、入力専用の電極は、ＩＣチップ側から信号を変化させることができず、また電極自体が裏面にあるため直接信号観測もできず、検査困難であった。しかし上記したようにチップ搭載面に入力専用の（モニター用の）実装用電極９を配置することで、直接信号観測できるようになり、入力専用電極の接続状況を容易に確認可能となる。
【００３７】
実施の形態２で説明したモニター用電極８を実装用電極として使用することもできる。
チップ搭載面の実装用電極９（モニター用電極８）は、たとえば開口面積５０×５０μｍ^２以上とするなど、ワイヤボンディングに適した形状とすることができる。それにより、図４に示すように、このＣＳＰ半導体装置用の実装パターン以外の信号供給部（図示せず）にワイヤボンディングによって接続することが可能になり、信号供給部から信号を供給可能となる。ワイヤボンディングした実装用電極９（モニター用電極８）は、目視によって接続確認できる。
【００３８】
また、チップ搭載面の実装用電極９（モニター用電極８）を、図５に示すような部品実装用パターン１０として形成してもよい。それにより、従来はパッケージ基板２の裏面の実装用電極３によりボード基板４を通じて接続していた小さな実装部品１１を、パッケージ基板２上に配置することが可能になり、その接続状態は目視によって、あるいは電気的に容易に確認できる。
【００３９】
【発明の効果】
以上のように、ＩＣチップを搭載したパッケージ基板の裏面の周縁部分や、パッケージ基板がＩＣチップよりも大きい場合にはチップ搭載面の周縁部分に、実装用電極と電気的に接続されたモニター用電極を設けることで、このモニター用電極を通じて、実装後の接続状態を容易に確認可能となる。
【００４０】
また、チップ搭載面のモニター用電極を実装用電極として使用するか、チップ搭載面に実装用電極の一部を配置することで、パッケージ基板の裏面に配置する実装用電極の数を減少させることができ、接続不良の発生や基板サイズを抑えることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるＣＳＰ半導体装置の構成を示す（ａ）上面図、（ｂ）下面図、（ｃ）一部拡大断面図
【図２】本発明の実施の形態２におけるＣＳＰ半導体装置の構成を示す（ａ）上面図、（ｂ）下面図、（ｃ）一部拡大断面図
【図３】本発明の実施の形態３におけるＣＳＰ半導体装置の構成を示す（ａ）上面図、（ｂ）下面図、（ｃ）一部拡大断面図
【図４】図３のＣＳＰ半導体装置をワイヤボンディングした状態を示す説明図
【図５】図３のＣＳＰ半導体装置上への小さな部品の実装を示す説明図
【図６】従来のＣＳＰ半導体装置の構成を示す（ａ）上面図、（ｂ）下面図
【図７】図６のＣＳＰ半導体装置のボード基板への実装を示す説明図
【符号の説明】
１ ＩＣチップ
２ パッケージ基板
３ 実装用電極
４ ボード基板
５ 実装パターン
６ モニター用電極
７ 検査装置の端子
８ モニター用電極
９ 実装用電極
１０ 部品実装用パターン
１１ 実装部品

Claims (7)

1. ＩＣチップを搭載したパッケージ基板の裏面に複数の実装用電極が形成されたチップサイズパッケージ半導体装置であって、
   前記パッケージ基板の裏面における実装用電極よりも外周領域に、実装用電極とそれぞれ電気的に導通したモニター用電極が形成されたチップサイズパッケージ半導体装置。
2. ＩＣチップを搭載したパッケージ基板の裏面に複数の実装用電極が形成されたチップサイズパッケージ半導体装置であって、
   前記ＩＣチップよりも大きく形成された前記パッケージ基板のチップ搭載面に、前記実装用電極とそれぞれ電気的に導通したモニター用電極が形成されたチップサイズパッケージ半導体装置。
3. パッケージ基板のチップ搭載面のモニター用電極が、実装用電極として使用可能に構成された請求項２記載のチップサイズパッケージ半導体装置。
4. ＩＣチップを搭載したパッケージ基板の裏面に複数の実装用電極が形成されたチップサイズパッケージ半導体装置であって、
   前記ＩＣチップよりも大きく形成された前記パッケージ基板のチップ搭載面に実装用電極の一部が形成されたチップサイズパッケージ半導体装置。
5. 入力専用の実装用電極がパッケージ基板のチップ搭載面に形成された請求項４記載のチップサイズパッケージ半導体装置。
6. パッケージ基板のチップ搭載面の電極が、ワイヤボンディング用電極として使用される請求項３〜請求項５のいずれかに記載のチップサイズパッケージ半導体装置。
7. パッケージ基板のチップ搭載面の電極が、ＩＣ、抵抗、容量等の表面実装部品の実装パターンとして構成された請求項３〜請求項５のいずれかに記載のチップサイズパッケージ半導体装置。

Images