CN102800653A - 使用伪连接的中介层测试 - Google Patents

使用伪连接的中介层测试 Download PDF

Info

Publication number
CN102800653A
CN102800653A CN2011103322944A CN201110332294A CN102800653A CN 102800653 A CN102800653 A CN 102800653A CN 2011103322944 A CN2011103322944 A CN 2011103322944A CN 201110332294 A CN201110332294 A CN 201110332294A CN 102800653 A CN102800653 A CN 102800653A
Authority
CN
China
Prior art keywords
pseudo
substrate
pad
tsv
solder projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103322944A
Other languages
English (en)
Other versions
CN102800653B (zh
Inventor
陆湘台
林志贤
洪伟硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102800653A publication Critical patent/CN102800653A/zh
Application granted granted Critical
Publication of CN102800653B publication Critical patent/CN102800653B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种互连元件包括衬底、以及穿透该衬底的有源衬底通孔(TSV)。有源金属连接件形成在衬底上，并且电连接至有源TSV。伪焊盘和伪焊料凸块中的至少一种形成在互连元件的表面上。伪焊盘位于衬底上方，并且电连接至有源TSV和有源金属连接件。伪焊料凸块位于衬底下方，并且电连接至有源金属连接件。伪焊盘和伪焊料凸块是末端开路的。本发明还提供一种使用伪连接的中介层测试。

Description

使用伪连接的中介层测试
技术领域
本方法涉及一种互连元件，具体来说涉及一种带有伪部件的互连元件。
背景技术
在三维集成电路中，中介层(inerposer)用于接合位于其上方的器件。中介层通常是无源中介层，其中，在中介层中没有诸如晶体管的有源器件形成。衬底通孔(TSV)用于在中介层的一侧和相对侧之间形成电连接。另外，在中介层的一侧或者两侧上可以存在有金属布线层，该金属布线层用于将中介层的表面上的焊料凸块电连接至TSV，并且用于将焊料凸块电互连。
通常，由于在中介层接合至其他封装元件之前，中介层中的连接通常是开路连接，因此难以有效地测试中介层。尽管可以形成附加测试结构，并将其附接到中介层以提供回路，但是这样会由于形成了具有回路结构的附加器件而产生了成本。
发明内容
为了解决本发明的技术问题，根据本发明的一个方面，提供了一种电路结构，包括：互连元件，该互连元件包括：衬底；有源衬底通孔(TSV)，穿透所述衬底；有源金属连接件，位于所述衬底上方，并且电连接至所述有源TSV；以及
伪焊盘和伪焊料凸块中的至少一种，位于所述互连元件的表面上，其中，所述伪焊盘位于所述衬底上方，并且电连接至所述有源TSV和所述有源金属连接件，其中，所述伪焊料凸块位于所述衬底下方，并且电连接至所述有源金属连接件，并且其中，所述伪焊盘和所述伪焊料凸块是末端开路的。
在该电路结构中，其中，所述互连元件包括所述伪焊盘。
在该电路结构中，其中，所述互连元件包括所述伪焊盘，并且该电路结构进一步包括：封装元件，接合至所述互连元件，其中，所述封装元件和所述伪焊盘位于所述互连元件的相同侧，并且其中，所述封装元件没有覆盖所述伪焊盘。
在该电路结构中，进一步包括：封装元件，接合至所述互连元件，其中，所述封装元件和所述伪焊料凸块位于所述互连元件的相同侧上，其中，所述互连元件包括所述伪焊料凸块，所述伪焊料凸块在物理上位于所述互连元件的所述衬底和所述封装元件之间，并且其中，所述伪焊料凸块没有电连接至所述封装元件中的任何导电部件。
在该电路结构中，进一步包括：封装元件，接合至所述互连元件，其中，所述封装元件和所述伪焊料凸块位于所述互连元件的相同侧上，其中，所述互连元件包括所述伪焊料凸块，所述伪焊料凸块在物理上位于所述互连元件的所述衬底和所述封装元件之间，并且其中，所述伪焊料凸块没有电连接至所述封装元件中的任何导电部件，该电路结构进一步包括：伪TSV，位于所述衬底中，并且电连接在所述伪焊料凸块和所述有源金属连接件之间。
在该电路结构中，进一步包括：封装元件，接合至所述互连元件，其中，所述封装元件和所述伪焊料凸块位于所述互连元件的相同侧上，其中，所述互连元件包括所述伪焊料凸块，所述伪焊料凸块在物理上位于所述互连元件的所述衬底和所述封装元件之间，并且其中，所述伪焊料凸块没有电连接至所述封装元件中的任何导电部件，该电路结构进一步包括：伪再分布线(RDL)，将所述伪焊料凸块连接至所述有源TSV，其中，所述伪RDL和所述有源金属连接件位于所述衬底的相对侧上。
在该电路结构中，其中，所述伪焊盘和所述伪焊料凸块中的至少一种被配置为当所述电路结构通电时不能传导任何电流穿过所述伪焊盘和所述伪焊料凸块中的所述至少一种。
在该电路结构中，其中，所述互连元件包括所述伪焊盘，并且不包括所述伪焊料凸块，并且其中，所述互连元件进一步包括：伪TSV，位于所述衬底中，其中，所述衬底是半导体衬底；重掺杂区域，位于所述衬底中，其中，所述有源TSV和所述伪TSV中的每一个都电连接至所述重掺杂区域之一；以及附加伪焊盘，电连接至所述伪TSV。
根据本发明的另一个方面，提供了一种电路结构，包括：中介层，在所述中介层中没有有源器件，其中，所述中介层包括：衬底；有源衬底通孔(TSV)和伪TSV，穿透所述衬底；有源金属连接件，将所述有源TSV和所述伪TSV电互连；伪焊盘，被配置为用作所述衬底的第一面上的探针焊盘，其中，所述伪焊盘电连接至所述有源金属连接件；以及伪焊料凸块，位于所述衬底的第二面上，并且电连接至所述有源TSV和所述有源金属连接件，其中，所述伪焊盘和所述伪焊料凸块位于所述中介层的相对面上；第一封装元件，接合至所述中介层的所述第一面；以及第二封装元件，接合至所述中介层的所述第二面，其中，所述伪焊料凸块位于所述中介层和所述第二封装元件之间，并且没有电连接至所述封装元件内的导电部件。
在该电路结构中，其中，所述第一封装元件的尺寸小于所述中介层，并且其中，所述伪焊盘没有被所述第一封装元件覆盖。
在该电路结构中，其中，所述第一封装元件的尺寸小于所述中介层，并且其中，所述伪焊盘没有被所述第一封装元件覆盖，并且所述电路结构进一步包括：模塑料，位于所述伪焊盘正上方，并且接触所述伪焊盘。
在该电路结构中，其中，所述第一封装元件的尺寸小于所述中介层，并且其中，所述伪焊盘没有被所述第一封装元件覆盖，并且所述电路结构进一步包括：模塑料，位于所述伪焊盘正上方，并且接触所述伪焊盘，并且所述的电路结构进一步包括：伪再分布线(RDL)，将所述伪焊料凸块连接到所述有源TSV，其中，所述伪RDL和所述有源金属连接件位于所述衬底的相对侧上。
在该电路结构中，其中，所述第一封装元件的尺寸小于所述中介层，并且其中，所述伪焊盘没有被所述第一封装元件覆盖，并且所述电路结构进一步包括：模塑料，位于所述伪焊盘正上方，并且接触所述伪焊盘，并且所述的电路结构，进一步包括：伪TSV，位于所述衬底中，并且电连接在所述伪焊料凸块和所述有源金属连接件之间。
根据本发明的又一个方面，提供了一种方法：形成中介层，包括：在所述中介层的衬底中形成有源衬底通孔(TSV)；在所述有源TSV上方形成电连接至所述有源TSV的金属连接件；形成电连接至所述金属连接件的伪焊盘；以及形成电连接至所述金属连接件的伪焊料凸块，其中，所述伪焊料凸块和所述伪焊盘位于所述衬底的相对侧上；以及对所述伪焊盘和所述伪焊料凸块之一实施第一探测，从而找出所述中介层中有缺陷的连接。
在该方法中，进一步包括：将第一封装元件接合至所述中介层，其中，所述第一封装元件和所述伪焊料凸块位于所述衬底的相对侧上，并且其中，在所述接合的步骤之后执行所述第一探测的步骤。
在该方法中，进一步包括：将第一封装元件接合至所述中介层，其中，所述第一封装元件和所述伪焊料凸块位于所述衬底的相对侧上，并且其中，在所述接合的步骤之后执行所述第一探测的步骤，该方法进一步包括：在所述封装元件上施加模塑料，其中，在施加所述模塑料之后，所述伪焊盘是末端开路的。
在该方法中，进一步包括：在所述第一探测的步骤之后，将第二封装元件接合至所述中介层，其中，所述伪焊料凸块位于所述衬底和所述第二封装元件之间，并且其中，在所述接合步骤之后，所述伪焊料凸块是末端开路的。
在该方法中，进一步包括：在所述衬底中形成伪TSV，并且所述伪TSV连接在所述金属连接件和所述伪焊料凸块之间。
在该方法中，进一步包括：形成再分布线(RDL)，其中，所述金属连接件和所述RDL位于所述衬底的相对侧上，并且其中，所述RDL将所述金属连接件和所述伪焊料凸块互连。
在该方法中，进一步包括：在所述衬底中形成伪TSV；在所述衬底中形成重掺杂区域，并且所述重掺杂区域电连接至所述有源TSV和所述伪TSV；利用所述伪焊盘，并且利用连接至所述伪TSV的附加伪焊盘实施第二探测；以及在实施所述第二探测的步骤之后，实施研磨，从而从所述衬底去除所述重掺杂区域。
附图说明
为了全面理解本公开及其优点，现在结合附图进行以下描述作为参考，其中：
图1示出了根据实施例的互连元件的横截面图，其中，该互连元件包括伪焊盘、伪衬底通孔(TSV)、以及伪焊料凸块；
图2示出了包括如图1中所示出的互连元件和接合至该互连元件相对侧的附加封装元件的封装；
图3示出了图2中示出的封装件的示意性俯视图；
图4和图5是根据实施例的互连元件的透视图；
图6示出了根据可选实施例的互连元件的横截面图，其中，互连元件包括将伪焊料凸块连接到有源TSV的再分布线；
图7示出了包括如图6中所示出的互连元件和接合至该互连元件相对侧的附加封装元件的封装；
图8和图9是包括伪再分布线的互连元件的透视图；
图10示出了根据各个可选实施例的互连元件的透视图，其中，重掺杂区域形成在半导体元件中的衬底中，并且其中，重掺杂区域电连接至伪TSV和有源TSV；
图11示出了包括重掺杂区域的互连元件的横截面图；
图12示出了包括图11中的互连元件的封装结构的形成过程中的中间阶段，其中，附加封装元件接合至互连元件；并且
图13示出了图12中的封装结构的俯视图。
具体实施方式
下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。
根据实施例提供了用于测试互连元件可靠性的结构及实施该测试的方法。然后论述了实施例的变化和实施过程。在各个附图和实施例的整个实施过程中，相似的参考标号表示相似的部件。
图1示出了互连元件12的横截面图，该互连元件12被配置为在主表面12A和主表面12B之间形成电连接，其中，主表面12A和12B是互连元件12的相对表面。在实施例中，互连元件12是中介层，因此，在下文中，该互连元件12可选地称为中介层12，然而，该互连元件12还可以是其他类型的互连元件，比如封装衬底。互连元件12包括衬底14，该衬底14可以由诸如硅的半导体材料形成，然而，还可以使用其他常用的半导体材料、导电材料、或者介电材料。中介层12可以是在其中没有有源器件(比如晶体管)形成的无源中介层。
TSV 20(包括20A和20B)形成在衬底14中，并且穿透了衬底14。金属连接件22(包括金属线和通孔)可以形成在衬底的一侧或者两侧上，并且电连接至TSV 20。在整个描述中，可以在将字母“A”后缀于有源部件，该有源部件起到了传导电压和传导电流的作用。有源部件可以包括有源金属线/通孔、有源TSV、有源焊料凸块、等等。在图1中，存在有源TSV 20A、有源金属连接件22A、有源焊料凸块26A、以及有源焊盘28A。
可以将字母“B”后缀于伪部件，该伪部件用于测试有源部件。伪部件可以包括伪金属线/通孔22B、伪TSV 20B、伪焊料凸块26B、伪焊盘28B、等等。如果将伪部件移除，并不会影响所得到的封装结构的运行。而且，在包括互连元件12的封装结构的运行期间，当封装件10(图2)的封装过程结束时，并且当为了使封装件10运行而对其供电时，没有电流能够流过伪部件。例如，由于伪焊盘28B和伪焊料凸块26B是末端开路的(openended)(无论是否有金属部件与其相连接)，因此，没有电流流过伪焊盘28B。
为了测试互连元件12，形成伪TSV 20B、伪焊盘28B、伪金属连接件22B、伪焊料凸块26B以及接触伪焊料凸块(如果有的话)的相应伪接合焊盘(未示出)，并且将这些部件电连接至有源TSV 20A、有源焊盘28A、有源金属连接件22A、以及有源焊料凸块26A。有源焊盘28A和伪焊盘28B形成在互连元件12的正面12A上。有源焊料凸块26A和伪焊料凸块26B形成在互连元件12的背面12B上。可以使用包括探针27的探针板来通过伪焊料凸块26B(如果伪焊料凸块26B没有形成在伪接合焊盘上，则通过伪接合焊盘)实施背面探测(backside probing)。虚线和箭头示出了背面探测的电流路径。可以发现，可以通过两个伪焊料凸块26B之间的背面探测发现互连元件12中有缺陷的连接(包括短路和开路连接)。可选地，可以在一个伪焊料凸块26B和一个有源凸块26A之间实施背面探测。例如，可以通过将探针27与伪焊盘28B相接触，从而通过该伪焊盘28B实施正面探测。类似地，可以通过正面探测发现两个伪焊盘28B之间的有缺陷的连接。
图2示出了封装件10的横截面图，该封装件10包括接合至封装元件30和32的互连元件12。封装元件30和32中的每一个都可以是器件管芯、封装衬底、中介层(interposer)、印刷电路板、等等。在实施例中，每个伪焊盘28B都是末端开路的，这说明该伪焊盘28B没有连接至包括封装元件30的任何上层封装元件中的其他导电部件。类似地，每个伪焊料凸块26B都是末端开路的，这说明该伪焊料凸块26B没有连接至包括封装元件32的任何下层封装元件中(或者穿透该下层封装元件)的其他导电部件。例如，在图2中，在封装件10完成之后，位于互连元件12和封装元件32之间的伪焊盘28B-1是末端开路的，并且没有连接至任何其他金属部件。在随后的封装工艺期间，可以通过模塑料29覆盖伪焊盘28B-1，并且该伪焊盘28B-1可能与该模塑料29物理接触。类似地，位于衬底14和封装元件32之间的伪焊料凸块26B-1没有电连接至封装元件32中的任何部件。可选地，示例性伪焊盘28B-2和伪焊料凸块26B-2可以接合至封装元件30和32中的可选金属部件34。然而，通过“X”标记标出的金属部件34是末端开路的，显示出电连接在“X”标记的位置上停止，并且在封装件10的正常运行期间没有电流流过金属部件34。在元件12、30、和32接合之后，仍可以通过金属部件34实施附加探测。
图3示出了示例性封装件10的示意性俯视图。在实施例中，在封装元件30接合至互连元件12之后，一些或者所有伪焊盘28B没有被封装元件30覆盖。因此，在接合之后，仍可以对伪焊盘28B实施正面探测来寻找互连元件12中有缺陷的连接，以及互连元件12和封装元件30和/或32之间有缺陷的连接。由于伪焊盘28B未被封装元件30覆盖，因此，如果形成了模塑料29(未在图3中示出，请参考图2)，则该模塑料29可以覆盖并且可能物理接触伪焊盘28B，或者位于伪焊盘28B上方并且与该伪焊盘28B物理接触的任何伪焊料凸块。可选地，如伪焊盘28B-2所示，封装元件30可以覆盖伪焊盘28B。
图4和图5是示例性互连元件12的透视图。在图4中，示出了伪焊盘28B，该伪焊盘28B电连接至有源连接件22A、伪连接件22、以及有源TSV20A。在图4中，尽管没有示出封装元件30(请参考图2)，但是，当使用伪焊盘28B实施探测(通过探针27标出)时，该封装元件30可以接合至互连元件12，也可以不接合至该互连元件12。在图5中，示出了伪TSV 20B，该TSV 20B电连接至有源金属连接件22A、伪互连件22B、以及有源TSV20A。在图5中，尽管没有示出封装元件32(请参考图2)，但是，当通过伪焊料凸块26B实施探测(通过探针27标出)时，该封装元件32可以接合至互连元件12，也可以不接合至该互连元件12。
图6示出了根据各个可选实施例的互连元件12的横截面图。除非另有说明，以下可选实施例中的参考标号表示图1至图5中所示出的实施例中的相似元件。在该实施例中，忽略了伪TSV 20B中的一个(或者一些)及相应连接的伪金属布线22B。而形成再分布线(RDL)36来将伪焊料凸块26B(在其正上方不具有相应的伪TSV)电连接到有源TSV 20A中的一个。因此，仍可以通过伪焊料凸块26B来实施背面探测，并且可以通过伪焊盘28B来实施正面探测。当在衬底14的两侧形成金属布线时，可以使用该实施例，从而可以形成RDL 36而不会产生附加制造成本。
图7示出了在图6中的互连元件12与封装元件30和32相接合之后的封装件。而且，还可以使用图3中表示图7中示出的结构的俯视图。该实施例的细节可以基本上与图2和图3中所示出的相同，并且在此处没有重复。根据实施例的伪焊盘28B可以被封装元件30覆盖，或者可以不被封装元件30覆盖，并且可以与模塑料(未在图7中示出，请参考图2)相接触。
图8和图9是图6和图7中所示出的示例性互连元件12的透视图。在图8中，形成伪焊料凸块26B，并且该伪焊料凸块26B通过RDL 36电连接至有源TSV 20A之一和伪TSV 20B之一，该RDL 36位于衬底14的背面。尽管没有示出封装元件32(请参考图7)，但是，当使用伪焊料凸块26B实施探测(通过探针27标出)时，该封装元件32可以接合至互连元件12，也可以不接合至该互连元件12。在图9中，示出了伪焊料凸块26B，该伪焊料凸块26B通过RDL 36电连接至两个有源TSV 20A。尽管没有示出封装元件32(请参考图7)，但是，当通过伪焊料凸块26B实施探测时，该封装元件32可以接合至互连元件12，也可以不接合至该互连元件12。
图10至图13示出了根据各个可选实施例的在形成封装结构中的中间阶段。参考图10，在制造互连元件12期间，并且在互连元件12的背面上形成诸如焊料凸块26A和26B等等(图1和图6)的背面元件之前，可以形成重掺杂区域40。在实施例中，可以实施P+离子注入，从而在衬底14中形成重掺杂p型(P+)区域40。仍在互连元件12的正面上形成伪焊盘28B，并且该伪焊盘28B用于探测(通过探针27示出)。
图11示出了图10中所示出的结构的横截面图。为了测试目的附加了伪TSV 20B。伪TSV 20B和有源TSV 20A电连接至下层P+离子注入区域40，并且与该P+离子注入区域40物理接触。在衬底14是诸如硅衬底的半导体衬底的实施例中，寄生电阻器42存在于P+离子注入区域40之间，并且寄生电阻器42的电阻值与P+离子注入区域40之间的距离有关。通过利用伪焊盘28B进行探测，可以探测伪焊盘28和P+离子注入区域40之间的金属连接，并且可以发现有缺陷的连接。可以将伪TSV 20B和相应的P+离子注入区域40附加到所选位置，从而使得电阻器42的电阻值可以落入期望范围内。
可以在将封装元件30接合至互连元件12之前或者之后实施图10和图11中所示出的探测步骤。例如，图12示出了互连元件12的接合，其中，该互连元件12与封装元件30相接合。此时，还没有对衬底14实施背面研磨。图13示出了互连元件12和封装元件30的俯视图。如图13所示，伪焊盘28B中的一些或者所有都可以不被封装元件30覆盖。因此，可以通过暴露出的伪焊盘28来实施探测，甚至是在将封装元件30接合至互连元件12之后。在随后的步骤中，如图12所示，可以从底面在衬底14(图12)上实施背面研磨。通过研磨移除P+离子注入区域40。接下来，可以在衬底14的背面上形成接合焊盘，并且可以形成有源和伪焊料凸块26。所得到的结构可以基本上与图1和图6中的相同。
通过使用实施例，不需要为了测试互连元件12中的连接而形成回路器件。转而在互连元件12内形成伪TSV、伪焊料凸块、伪焊盘、和/或伪金属连接件。因此，形成测试结构不再需要额外成本。另外，测试结构可以用于测试与封装工艺的过程有关的连接。
根据实施例，一种互连部件包括衬底和穿透衬底的TSV。有源金属连接件形成在衬底上方，并且电连接至有源TSV。伪焊盘和伪焊料凸块中的至少一种形成在互连元件的表面上。伪焊盘位于衬底上方，并且电连接至有源TSV和有源金属连接件。伪焊料凸块位于衬底下方，并且电连接至有源金属连接件。伪焊盘和伪焊料凸块是末端开路的。
根据其他实施例，一种电路结构，包括中介层，在中介层中没有有源器件。中介层包括衬底，和有源TSV和穿透衬底的伪TSV。有源金属连接件将有源TSV和伪TSV电互连。伪焊盘，被配置为用作衬底的第一面上的探针焊盘，其中，伪焊盘电连接至有源金属连接件。伪焊料凸块位于衬底的第二面上，并且电连接至有源TSV和有源金属连接件，其中，伪焊盘和伪焊料凸块位于中介层的相对面上。第一封装元件，接合至中介层的第一面。第二封装元件，接合至中介层的第二面。伪焊料凸块位于中介层和第二封装元件之间，并且没有电连接至封装元件内的导电部件。
根据另外的其他实施例，一种方法包括形成中介层，形成中介层包括在中介层的衬底中形成TSV；在有源TSV和伪TSV上方形成电连接至有源TSV和伪TSV的金属连接件。形成中介层的步骤还包括形成电连接至金属连接件的伪焊盘和伪焊料凸块，其中，伪焊料凸块和伪焊盘位于衬底的相对侧上。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (10)

1.一种电路结构，包括：
互连元件，包括：
衬底；
有源衬底通孔(TSV)，穿透所述衬底；
有源金属连接件，位于所述衬底上方，并且电连接至所述有源TSV；以及
伪焊盘和伪焊料凸块中的至少一种，位于所述互连元件的表面上，其中，所述伪焊盘位于所述衬底上方，并且电连接至所述有源TSV和所述有源金属连接件，其中，所述伪焊料凸块位于所述衬底下方，并且电连接至所述有源金属连接件，并且其中，所述伪焊盘和所述伪焊料凸块是末端开路的。
2.根据权利要求1所述的电路结构，其中，所述互连元件包括所述伪焊盘，所述电路结构进一步包括：封装元件，接合至所述互连元件，其中，所述封装元件和所述伪焊盘位于所述互连元件的相同侧，并且其中，所述封装元件没有覆盖所述伪焊盘。
3.根据权利要求1所述的电路结构，进一步包括：封装元件，接合至所述互连元件，其中，所述封装元件和所述伪焊料凸块位于所述互连元件的相同侧上，其中，所述互连元件包括所述伪焊料凸块，所述伪焊料凸块在物理上位于所述互连元件的所述衬底和所述封装元件之间，并且其中，所述伪焊料凸块没有电连接至所述封装元件中的任何导电部件。
4.根据权利要求3所述的电路结构，进一步包括：
伪TSV，位于所述衬底中，并且电连接在所述伪焊料凸块和所述有源金属连接件之间。
5.根据权利要求3所述的电路结构，进一步包括：
伪再分布线(RDL)，将所述伪焊料凸块连接至所述有源TSV，其中，所述伪RDL和所述有源金属连接件位于所述衬底的相对侧上。
6.根据权利要求1所述的电路结构，其中，所述互连元件包括所述伪焊盘，并且不包括所述伪焊料凸块，并且其中，所述互连元件进一步包括：
伪TSV，位于所述衬底中，其中，所述衬底是半导体衬底；
重掺杂区域，位于所述衬底中，其中，所述有源TSV和所述伪TSV中的每一个都电连接至所述重掺杂区域之一；以及
附加伪焊盘，电连接至所述伪TSV。
7.一种电路结构，包括：
中介层，在所述中介层中没有有源器件，其中，所述中介层包括：
衬底；
有源衬底通孔(TSV)和伪TSV，穿透所述衬底；
有源金属连接件，将所述有源TSV和所述伪TSV电互连；
伪焊盘，被配置为用作所述衬底的第一面上的探针焊盘，其中，所述伪焊盘电连接至所述有源金属连接件；以及
伪焊料凸块，位于所述衬底的第二面上，并且电连接至所述有源TSV和所述有源金属连接件，其中，所述伪焊盘和所述伪焊料凸块位于所述中介层的相对面上；
第一封装元件，接合至所述中介层的所述第一面；以及
第二封装元件，接合至所述中介层的所述第二面，其中，所述伪焊料凸块位于所述中介层和所述第二封装元件之间，并且没有电连接至所述封装元件内的导电部件；
其中，所述第一封装元件的尺寸小于所述中介层，并且其中，所述伪焊盘没有被所述第一封装元件覆盖，
所述电路结构进一步包括：模塑料，位于所述伪焊盘正上方，并且接触所述伪焊盘；
所述电路结构进一步包括：伪再分布线(RDL)，将所述伪焊料凸块连接到所述有源TSV，其中，所述伪RDL和所述有源金属连接件位于所述衬底的相对侧上。
8.一种方法：
形成中介层，包括：
在所述中介层的衬底中形成有源衬底通孔(TSV)；
在所述有源TSV上方形成电连接至所述有源TSV的金属连接件；
形成电连接至所述金属连接件的伪焊盘；以及
形成电连接至所述金属连接件的伪焊料凸块，其中，所述伪焊料凸块和所述伪焊盘位于所述衬底的相对侧上；以及
对所述伪焊盘和所述伪焊料凸块之一实施第一探测，从而找出所述中介层中有缺陷的连接。
9.根据权利要求8所述的方法，进一步包括：将第一封装元件接合至所述中介层，其中，所述第一封装元件和所述伪焊料凸块位于所述衬底的相对侧上，并且其中，在所述接合的步骤之后执行所述第一探测的步骤；
所述方法进一步包括：在所述封装元件上施加模塑料，其中，在施加所述模塑料之后，所述伪焊盘是末端开路的。
10.根据权利要求8所述的方法，进一步包括：在所述第一探测的步骤之后，将第二封装元件接合至所述中介层，其中，所述伪焊料凸块位于所述衬底和所述第二封装元件之间，并且其中，在所述接合步骤之后，所述伪焊料凸块是末端开路的。
CN201110332294.4A 2011-05-27 2011-10-25 使用伪连接的中介层测试 Expired - Fee Related CN102800653B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/118,129 US8664540B2 (en) 2011-05-27 2011-05-27 Interposer testing using dummy connections
US13/118,129 2011-05-27

Publications (2)

Publication Number Publication Date
CN102800653A true CN102800653A (zh) 2012-11-28
CN102800653B CN102800653B (zh) 2015-08-26

Family

ID=47199717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110332294.4A Expired - Fee Related CN102800653B (zh) 2011-05-27 2011-10-25 使用伪连接的中介层测试

Country Status (2)

Country Link
US (1) US8664540B2 (zh)
CN (1) CN102800653B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869203A (zh) * 2012-12-07 2014-06-18 财团法人工业技术研究院 中介层测试装置及其方法
CN105051878A (zh) * 2013-03-07 2015-11-11 吉林克斯公司 具有牺牲凸块的封装完整度监视器
CN108682666A (zh) * 2018-04-11 2018-10-19 上海华虹宏力半导体制造有限公司 集成电路芯片内部电路节点测试结构及其引出测试方法
CN110581417A (zh) * 2018-06-07 2019-12-17 奥特斯奥地利科技与系统技术有限公司 用于电气装置结构之间的短电气连接的变形层
CN112786530A (zh) * 2019-11-01 2021-05-11 美光科技公司 封装焊料tsv插入互连
US11587912B2 (en) 2019-11-01 2023-02-21 Micron Technology, Inc. High density pillar interconnect conversion with stack to substrate connection
US11631644B2 (en) 2019-11-01 2023-04-18 Micron Technology, Inc. High density pillar interconnect conversion with stack to substrate connection

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502705B (zh) * 2009-08-19 2015-10-01 Xintec Inc 晶片封裝體及其製造方法
US8618647B2 (en) * 2011-08-01 2013-12-31 Tessera, Inc. Packaged microelectronic elements having blind vias for heat dissipation
US9040986B2 (en) 2012-01-23 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit having a resistance measurement structure and method of use
US8664768B2 (en) * 2012-05-03 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer having a defined through via pattern
KR102013770B1 (ko) * 2012-08-30 2019-08-23 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US9082761B2 (en) 2013-06-01 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Polymer layers embedded with metal pads for heat dissipation
US9691686B2 (en) * 2014-05-28 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor device
KR102287754B1 (ko) 2014-08-22 2021-08-09 삼성전자주식회사 칩 적층 반도체 패키지
KR101697603B1 (ko) 2014-12-08 2017-01-19 삼성전자주식회사 반도체 패키지
US9536808B1 (en) * 2015-06-16 2017-01-03 Macronix International Co., Ltd. Photo pattern method to increase via etching rate
US9711458B2 (en) 2015-11-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method for chip package
US9831193B1 (en) * 2016-05-31 2017-11-28 Texas Instruments Incorporated Methods and apparatus for scribe street probe pads with reduced die chipping during wafer dicing
US10163800B2 (en) * 2016-07-08 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy feature in passivation layer
KR102344320B1 (ko) * 2017-08-11 2021-12-28 삼성전자주식회사 더미 콘택을 갖는 반도체 소자
KR20200047930A (ko) * 2018-10-26 2020-05-08 삼성전자주식회사 테스트 패드를 포함하는 반도체 패키지
KR20200136580A (ko) 2019-05-28 2020-12-08 삼성전자주식회사 반도체 패키지
KR20210005436A (ko) * 2019-07-05 2021-01-14 삼성전자주식회사 반도체 패키지
KR20220033655A (ko) 2020-09-09 2022-03-17 삼성전자주식회사 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
JP2004311535A (ja) * 2003-04-03 2004-11-04 Matsushita Electric Ind Co Ltd チップサイズパッケージ半導体装置
CN1602548A (zh) * 2001-11-08 2005-03-30 自由度半导体公司 半导体封装器件及其制造和测试方法
CN100372109C (zh) * 1998-12-28 2008-02-27 富士通株式会社 晶片级封装及其制造方法以及由其制造半导体器件的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598523B2 (en) 2007-03-19 2009-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures for stacking dies having through-silicon vias
US7776627B2 (en) * 2007-07-03 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible structures for interconnect reliability test
KR101361828B1 (ko) * 2007-09-03 2014-02-12 삼성전자주식회사 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100372109C (zh) * 1998-12-28 2008-02-27 富士通株式会社 晶片级封装及其制造方法以及由其制造半导体器件的方法
CN1602548A (zh) * 2001-11-08 2005-03-30 自由度半导体公司 半导体封装器件及其制造和测试方法
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
JP2004311535A (ja) * 2003-04-03 2004-11-04 Matsushita Electric Ind Co Ltd チップサイズパッケージ半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869203A (zh) * 2012-12-07 2014-06-18 财团法人工业技术研究院 中介层测试装置及其方法
CN105051878A (zh) * 2013-03-07 2015-11-11 吉林克斯公司 具有牺牲凸块的封装完整度监视器
CN105051878B (zh) * 2013-03-07 2017-11-28 吉林克斯公司 具有牺牲凸块的封装完整度监视器
CN108682666A (zh) * 2018-04-11 2018-10-19 上海华虹宏力半导体制造有限公司 集成电路芯片内部电路节点测试结构及其引出测试方法
CN110581417A (zh) * 2018-06-07 2019-12-17 奥特斯奥地利科技与系统技术有限公司 用于电气装置结构之间的短电气连接的变形层
CN110581417B (zh) * 2018-06-07 2022-09-30 奥特斯奥地利科技与系统技术有限公司 用于电气装置结构之间的短电气连接的变形层
CN112786530A (zh) * 2019-11-01 2021-05-11 美光科技公司 封装焊料tsv插入互连
US11587912B2 (en) 2019-11-01 2023-02-21 Micron Technology, Inc. High density pillar interconnect conversion with stack to substrate connection
US11631644B2 (en) 2019-11-01 2023-04-18 Micron Technology, Inc. High density pillar interconnect conversion with stack to substrate connection
US11973062B2 (en) 2019-11-01 2024-04-30 Micron Technology, Inc. High density pillar interconnect conversion with stack to substrate connection

Also Published As

Publication number Publication date
CN102800653B (zh) 2015-08-26
US20120298410A1 (en) 2012-11-29
US8664540B2 (en) 2014-03-04

Similar Documents

Publication Publication Date Title
CN102800653A (zh) 使用伪连接的中介层测试
CN103063886B (zh) 用于探测集成电路的探针卡
CN104851814B (zh) 集成电路封装件及其形成方法
US8344749B2 (en) Through carrier dual side loop-back testing of TSV die after die attach to substrate
CN103151337A (zh) 测试探测结构
CN102782839A (zh) 用于硅通孔(tsv)的电测试的系统和方法
CN104779238B (zh) 一种晶圆接合质量的检测结构及检测方法
CN102456668A (zh) 用于三维集成电路(3dic)的穿透硅通孔(tsv)的测试结构
EP2790027B1 (en) Two-step interconnect testing of semiconductor dies
CN103681588A (zh) 封装基板及其制法
CN105870074A (zh) 电子封装件及其制法
US9869697B2 (en) Wiring substrate with filled vias to accommodate custom terminals
US8580581B2 (en) Substrate for electronic device, stack for electronic device, electronice device, and method for manufacturing the same
KR20180044987A (ko) 정전기 방전(esd) 보호를 포함하는 집적 회로(ic) 패키지
CN102983106B (zh) 层叠封装结构和系统级封装结构的封装和功能测试
CN105845597A (zh) 用于硅通孔叠层芯片的测试方法
CN108074905A (zh) 电子装置及其制法与基板结构
CN103050478B (zh) 用于3dic封装件合格率分析的探针焊盘设计
US8717059B2 (en) Die having wire bond alignment sensing structures
US8912810B2 (en) Contactor with multi-pin device contacts
TW201724450A (zh) 具有水平和垂直互連的微電子封裝
KR101143637B1 (ko) 내부 연결 구조를 포함하는 반도체 소자
CN106960824B (zh) 封盖结构和包含封盖结构的半导体装置封装
CN104851875A (zh) 具有硅通孔的半导体结构及其制作方法和测试方法
US20100289130A1 (en) Method and Apparatus for Vertical Stacking of Integrated Circuit Chips

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150826